JP5614582B2 - 圧電ブザー駆動回路 - Google Patents

Description

本発明は、他励型圧電ブザーの駆動回路に関するものである。

他励型圧電ブザーは電圧駆動であり、十分な音圧を得るためには高い電圧が必要である。

その実現には鳴動用パルスをトランスにて昇圧する手法が多く用いられている。

電源電圧の２倍の電圧が供給されるプッシュプール回路によるブザー駆動回路も多く用いられている。

予め昇圧型レギュレータを用いて昇圧した電圧を、トランジスタなどでスイッチングしてブザーに加える手法もある。

トランスを用いると鳴動用パルスに同期した高い電圧を容易に発生させることができるが、効率は悪く、形状も大きくなるため機器の小型・薄型化を実現する際の障害となる。

トランスやプッシュプール回路による鳴動回路は、電源電圧の低下に伴ってブザーに印加される電圧が大きく低下するため、電池駆動の機器にとって一定の音圧を維持するのが難しい。

昇圧型レギュレータＩＣを用いた昇圧回路を用いると、小型部品で電源電圧によらず一定の高い電圧を発生させることができるが、ブザーの駆動回路とは独立して昇圧を行うと、ブザー鳴動中のオフ時間でもスイッチングレギュレータが動作するために消費電力が多くなってしまう。

上記課題を解決するために本発明では、昇圧型レギュレータを鳴動用パルスにより駆動した昇圧回路の電圧入力端と昇圧電圧出力端の間に抵抗を挿入することで、低消費電力かつ小型・薄型で安定した音圧を得られる、部品点数の少ない圧電ブザー駆動回路を提供するものである。

鳴動用パルスによって駆動した昇圧型レギュレータＩＣの出力に接続された放電用抵抗を、鳴動用パルスに従ってスイッチングし、高い音圧が得られる圧電ブザー回路を提供するものである。

請求項１の記載によれば、昇圧回路に加えて、抵抗一点を接続するのみで圧電ブザーを駆動できるため、回路構造の単純化を実現する。

請求項２の記載によれば、鳴動用パルスのみで動作の制御が可能で且つ低消費電力でありながら、高い音圧が実現する。

本発明の第１の実施例を示す回路図。 本発明の第１の動作を示す図。 本発明の第２の実施例を示す回路図。 本発明の第２の動作を示す図

以下、図面を参照しつつ本発明の実施例ついて詳述する。

先ず図１は本発明である他励式圧電ブザー駆動回路の第１の実施例を示す回路図である。同図において２は鳴動用パルスＰ１により駆動される昇圧型レギュレータにより構成される昇圧回路、３は放電抵抗である。

鳴動用パルスＰ１は圧電ブザー５に加えられる電圧の周波数と等しく、マイクロコンピュータやその他の発振回路などから供給される。

昇圧型レギュレータＩＣ１は、鳴動用バルスＰ１がＨｉの期間に動作する。

圧電ブザー５には、昇圧回路２で昇圧された電圧Ｖ１が加えられる。

Ｖ１は昇圧型レギュレータＩＣ１の内部基準電圧Ｖｒｅｆと分圧抵抗Ｒ１とＲ２との比によって決まる電圧であり、

が電源電圧によらず加えられる。

昇圧回路２に含まれる昇圧型レギュレータは鳴動用パルスＰ１に従って駆動するため、圧電ブザー５が鳴動中でも、鳴動用パルスＰ１がＬＯＷレベルのときには昇圧動作が止まり、消費電力が抑制される。

しかし、圧電ブザー５はコンデンサの性質をもつために電荷を貯めてしまい、昇圧回路２の電圧出力をそのまま繋いだだけでは鳴動しない。

従って、圧電ブザー５に貯まる電荷を放電するための素子または回路を備える必要がある。

圧電ブザー５に貯まってしまう電荷を放電するために負荷抵抗を接続する場合、圧電ブザー５に並列に取り付けてしまうと、負荷抵抗には待機時でもＥ−Ｖｆの電圧が加わることになるため、無駄な消費電流が生じてしまう（ＶｆはダイオードＤ１の順方向降下電圧）。

そこで負荷抵抗３が昇圧回路の電圧出力と電圧入力との間に接続されると、待機時にはＥ＝Ｖ１となるため電流が消費されないが、昇圧回路が動き出すとＶ１＞Ｅとなって負荷として機能し、圧電ブザー５には図２ｂに示すような電圧が印加される。

放電抵抗３を用いると圧電ブザー駆動回路は非常に単純に構成できるが、圧電ブザー５に加えられる電圧はなだらかに変化する上、最大電位差は電源電圧Ｅの分だけ小さくなるため音圧が劣る。

図３に示すように、圧電ブザー５に貯まる電荷を鳴動パルスＰ１に従って放電するスイッチング回路４を用いると、圧電ブザーに加えられる電圧は急峻に変化し、最大電位差もＶ１にすることができるため、高い音圧で圧電ブザー５を鳴動することができる。

スイッチング回路４は、ｎｐｎトランジスタＴｒ１およびｐｎｐトランジスタＴｒ２がともにオンした場合に、抵抗Ｒ５を経由して圧電ブザー５の電荷を放電する。

トランジスタＴｒ１は、鳴動用パルスＰ１をダイオードＤ２およびコンデンサＣ１で整流したベース電圧Ｖ２（図４ｂ参照）によってオンする。

トランジスタＴｒ１がオンすると、トランジスタＴｒ２のエミッタ電圧がＨｉレベルになり、トランジスタＴｒ２のベースに加えられる鳴動パルスＰ１がＬＯＷレベルの期間に、圧電ブザー５の電荷が放電される。

従って鳴動用パルスＰ１が供給され続けている状態で、鳴動用パルスＰ１がＬＯＷレベルの期間にのみ、トランジスタＴｒ１とＴｒ２がともにオンとなり放電動作が行われ、図４ｃのような鳴動用パルスＰ１と同期した、最大電位差Ｖ１をもつスイッチングされた電圧がブザー５に加えられる。

スイッチング回路４をオンするには、鳴動用パルスＰ１が供給され続ける必要があるため、待機時には鳴動用パルスＰ１が常時ＬＯＷになるが、Ｌ１、Ｄ１、Ｒ５を経由して流れる電流がなくなり、低消費電力である昇圧回路２の特性を十分に活かすことができる。

１ 電源
２ 昇圧回路
３ 放電抵抗
４ スイッチング回路
５ 他励型圧電ブザー
Ｐ１ 鳴動用パルス
Ｖ１ 圧電ブザー 印加電圧
Ｖ２ スイッチング回路 Ｔｒ１ベース電圧

Claims (2)

1. 鳴動用パルスに従って駆動される昇圧回路を備えた他励型圧電ブザー駆動回路において、昇圧回路の入出力間に抵抗を接続することにより圧電ブザーに蓄積される電荷を放電することを特徴とした他励型圧電ブザー駆動回路。
2. 鳴動用パルスのレベルによって動作・待機を切り替えられる昇圧回路を備えた他励型圧電ブザー駆動回路において、前記昇圧回路の出力には圧電ブザーに蓄積された電荷を放電するための放電抵抗と第一のスイッチ回路と第二のスイッチ回路が直列に接続され、前記第一のスイッチ回路は、前記鳴動用パルスのレベルがＬＯのとき閉じ、前記第二のスイッチ回路は、前記鳴動用パルスを整流して得られる直流電圧によって閉じ、前記昇圧回路は、前記第一のスイッチ回路が閉じている期間は待機状態になることを特徴とする他励型圧電ブザー駆動回路。

Images