JP5611753B2

JP5611753B2 - フラッシングキャンセラ回路

Info

Publication number: JP5611753B2
Application number: JP2010227522A
Authority: JP
Inventors: 隆男住谷
Original assignee: Piaa株式会社; Ｐｉａａ株式会社; 上越電子工業株式会社
Priority date: 2010-10-07
Filing date: 2010-10-07
Publication date: 2014-10-22
Anticipated expiration: 2030-10-07
Also published as: JP2012081798A

Description

本発明は、発光ダイオードが点滅してしまうフラッシングを防止するためのフラッシングキャンセラ回路に関する。

近年、車両にはヘッドライトや方向指示器等の白熱電球の断線を検出する装置が搭載されている。この断線検出装置は、白熱電球へパルス電流を供給することで白熱電球の断線を検出するものである。ところが、断線検出装置を搭載した車両において、白熱電球を省電力に優れた発光ダイオードに交換すると、断線検出の為のパルス電流で発光ダイオードが点滅してしまう。そこで、この点滅を防止するために点滅防止回路であるフラッシングキャンセラ回路が必要であった（例えば、特許文献１参照）。

ここで、図２及び図３を参照して従来のフラッシングキャンセラ回路の動作を説明する。

図２に示すように、従来のフラッシングキャンセラ回路はトランジスタを３個使用して構成されており、入力信号端子９、１０から入ってくるフラッシングパルスは、抵抗器１１とコンデンサ１２によって構成される積分回路によってキャンセルされ、トランジスタ１５をオフ状態に保っている。

これにより、トランジスタ１８がオン状態になるため、トランジスタ２０はオフ状態が保たれて入力信号端子９、１０から入ってくるフラッシングパルスは発光ダイオード２２へ供給されずに発光ダイオード２２の点滅が防止される。

次に、発光ダイオード２２の点灯時の動作について説明すると、入力信号端子９、１０から入ってくるパルスは連続パルスなので、抵抗器１１とコンデンサ１２によって構成される積分回路で直流分が蓄えられ、トランジスタ１５がオン状態になる。これによってトランジスタ１８がオフとなり、トランジスタ２０は抵抗器１９からのベース電流によってオン状態になる。このため入力信号端子９、１０から入ってくる連続パルスがトランジスタ２０と抵抗器２１を通って発光ダイオード２２に供給されて点灯する。

この場合に発光ダイオード２２の点灯遅延は、抵抗器１１とコンデンサ１２によって構成される積分回路の時定数によって決まり、数ｍ秒の遅れで点灯するので、人の目には分からないほど早く点灯する。

次に、図３に示す従来のフラッシングキャンセラ回路について説明すると、図３に示す従来のフラッシングキャンセラ回路ではトランジスタ１個を使用し、サーミスタ２５の特性を利用してフラッシングパルスをキャンセルしている。

入力信号端子２３、２４からのフラッシングパルスはサーミスタ２５を通り、トランジスタ２８をオン状態にする。このときサーミスタ２５の抵抗値は抵抗器２６と略同じになっているので、入力信号端子２３、２４からのフラッシングパルスの電流はサーミスタ２５を通り、トランジスタ２８に流れる。この電流によってトランジスタ２８がオン状態になるので、フラッシングパルスは発光ダイオード２９に供給されずにトランジスタ２８の側へ流れて発光ダイオード２９は点灯しない。

次に、発光ダイオード２９の点灯時の動作について説明する。入力信号端子２３、２４から連続パルスが入ってくると、サーミスタ２５が温まって抵抗値が抵抗器２６の３〜４倍になる。このためトランジスタ２８のベース電流が非常に小さくなり、トランジスタ２８はオン状態からオフ状態に変わる。これにより、連続パルスは発光ダイオード２９に供給されて発光ダイオード２９が点灯する。

上述したように、従来では図２及び図３に示すようなフラッシングキャンセラ回路を用いてフラッシングパルスによる発光ダイオードの点滅を防止していた。

特開２０１０−１０５５９０号公報

しかしながら、上述した図２に示す従来のフラッシングキャンセラ回路では、トランジスタ１５、１８、２０の３個が必要で、それに付随して他の部品点数も多くなってしまうという問題点があった。

最近の製品は、部品の大きさを小さくし、更に部品を搭載するスペースも小さくする傾向があるため、図２に示す従来の回路では部品を小さくしても部品点数が多くなるので、省スペース化及びコストダウンを実現することは困難であった。

また、図３に示す従来のフラッシングキャンセラ回路では、サーミスタ２５の温度が徐々に上がることによってサーミスタ２５の抵抗値が徐々に大きくなり、それによってトランジスタ２８がオフされて発光ダイオード２９が点灯する。したがって、サーミスタ２５の温度特性によって発光ダイオード２９が点灯するまでに時間がかかり、目で見て分かる程度の遅延が生じてしまうという問題点があった。また、フラッシングキャンセラ回路の周囲が高温になっていると、サーミスタ２５の抵抗値が大きくなるので、入力信号端子２３、２４からのフラッシングパルスの電流がそのまま発光ダイオード２９に流れ、発光ダイオード２９を点滅させてしまうという問題点もあった。

そこで、本発明は、上述した実情に鑑みて提案されたものであり、部品点数を減らして省スペース化及びコストダウンを実現することができ、遅延を生じさせることのないフラッシングキャンセラ回路を提供することを目的とする。

本発明に係るフラッシングキャンセラ回路は、フラッシングパルスが発光ダイオードに流れることをキャンセルするフラッシングキャンセラ回路であって、フラッシングパルスをキャンセルする積分回路と、積分回路によってオンオフされて発光ダイオードに流れる電流をスイッチングする駆動トランジスタとを備え、駆動トランジスタ以外にトランジスタを備えていないことを特徴とする。

本発明に係るフラッシングキャンセラ回路によれば、駆動トランジスタ１個だけで回路を構成しているので、部品点数を減らすことができ、これによって小さなスペース内に搭載することが可能になるとともにコストダウンを実現することができる。また、積分回路を用いているので、発光ダイオードを点灯させるときの点灯速度を速くすることができ、遅延を防止することができる。さらに、サーミスタを用いていないので、周囲温度による影響を受けることを防止できる。

本発明を適用した一実施形態に係るフラッシングキャンセラ回路の構成を示す回路図である。従来のフラッシングキャンセラ回路の構成を示す回路図である。従来のフラッシングキャンセラ回路の構成を示す回路図である。

以下、本発明を適用した一実施形態について図面を参照して説明する。

［フラッシングキャンセラ回路の構成］
図１は本実施形態に係るフラッシングキャンセラ回路の構成を示す回路図である。

図１に示すように、本実施形態に係るフラッシングキャンセラ回路１００は、電源に接続された入力端子１と、接地されている共通端子やＣＯＭＭＯＮ端子等を含む出力端子２とに接続されており、入力端子１に一端が接続された第１抵抗３と、第１抵抗３の他端と出力端子２との間に接続された第２抵抗４と、入力端子１からの電流をスイッチングする駆動トランジスタ５と、第１抵抗３と第２抵抗４との接続点と出力端子２との間に接続されたコンデンサ６と、駆動トランジスタ５に一端が接続された第３抵抗７と、第３抵抗７の他端と出力端子２との間に接続された発光ダイオード８とを備えている。

ここで、本実施形態に係るフラッシングキャンセラ回路１００は、断線検出をするためのフラッシングパルスが発光ダイオード８に流れることをキャンセルするための回路であり、第１抵抗３と第２抵抗４とコンデンサ６とによって積分回路を構成している。

この積分回路は、フラッシングパルスが入力されたときにはコンデンサ６でフラッシングパルスを吸収してキャンセルする機能を有しており、発光ダイオード８を点灯させるための連続パルスが入力されたときには駆動トランジスタ５をオンする役割をしている。

駆動トランジスタ５は発光ダイオード８に流れる電流をスイッチングしており、第１抵抗３の一端にコレクタ端子が接続され、第１抵抗３と第２抵抗４との接続点にベース端子が接続され、第３抵抗７を介して発光ダイオード８にエミッタ端子が接続されている。

［フラッシングキャンセラ回路の動作］
本実施形態に係るフラッシングキャンセラ回路１００は、入力端子１にフラッシングパルスが入力されると、第１抵抗３と第２抵抗４とコンデンサ６とから構成される積分回路によってフラッシングパルスをキャンセルする。

具体的に説明すると、入力端子１から入力されるフラッシングパルスの電流はコンデンサ６に流れ込み、パルスの直流分がコンデンサ６に蓄えられる。このとき、コンデンサ６に蓄えられた電荷によって第２抵抗４の両端に電圧を発生させるが、フラッシングパルスは約０．５秒に１回で、そのパルス幅は数ｍ秒のパルスなので、第２抵抗４に発生する電圧が駆動トランジスタ５をオンさせる閾値まで達する前に第２抵抗４の電圧は下がってしまう。したがって、フラッシングパルスでは駆動トランジスタ５をオンさせることができないので、フラッシングパルスが発光ダイオード８へ流れることはなく、積分回路によってキャンセルされることになる。

ここで、上述したように積分回路でフラッシングパルスをキャンセルするので、フラッシングパルスのパルス幅及びパルスの直流分によって駆動トランジスタ５がオンされることがないように、積分回路の時定数と駆動トランジスタ５の閾値とを設計しておかなければならない。

次に、発光ダイオード８の点灯時の動作について説明する。発光ダイオード８を点灯させるための連続パルスが入力端子１に入力されると、連続パルスは直流分を含んでいてコンデンサ６に十分に電荷が蓄えられる。これにより、積分回路を構成する第２抵抗４の両端に電圧が発生し、この電圧が駆動トランジスタ５をオン状態にするための閾値を超えるので、駆動トランジスタ５がオンされる。このとき、第１抵抗３は駆動トランジスタ５のベース電流を決める働きも兼ねているので、第１抵抗３の抵抗値に応じてベース電流が流れることになる。

このようにして駆動トランジスタ５がオンされると、連続パルスは駆動トランジスタ５を通じて発光ダイオード８に供給されて発光ダイオード８が点灯する。

［実施形態の効果］
以上詳細に説明したように、本発明を適用した一実施形態に係るフラッシングキャンセラ回路によれば、駆動トランジスタ５以外にトランジスタを備えていないので、部品点数を減らすことができ、これによって省スペース化が可能になるとともにコストダウンすることができる。また、積分回路を用いているので、発光ダイオード８を点灯させるときの点灯速度を速くすることができ、遅延を防止することができる。さらに、サーミスタを用いていないので、周囲温度による影響を防止することができる。

なお、上述の実施の形態は本発明の一例である。このため、本発明は、上述の実施の形態に限定されることはなく、この実施の形態以外の形態であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計などに応じて種々の変更が可能であることは勿論である。

１入力端子
２出力端子
３第１抵抗
４第２抵抗
５駆動トランジスタ
６コンデンサ
７第３抵抗
８発光ダイオード
１００フラッシングキャンセラ回路

Claims

フラッシングパルスが発光ダイオードに流れることをキャンセルするフラッシングキャンセラ回路であって、
前記フラッシングパルスをキャンセルする積分回路と、
前記積分回路によってオンオフされて前記発光ダイオードに流れる電流をスイッチングする駆動トランジスタとを備え、
前記駆動トランジスタ以外にトランジスタを備えていないことを特徴とするフラッシングキャンセラ回路。
前記積分回路は、
電源に一端が接続された第１抵抗と、
前記第１抵抗の他端と接地端との間に接続された第２抵抗と、
前記第１抵抗と前記第２抵抗との接続点と前記接地端との間に接続されたコンデンサとを備え、
前記駆動トランジスタは、前記第１抵抗の一端にコレクタ端子が接続され、前記第１抵抗と前記第２抵抗との接続点にベース端子が接続され、前記発光ダイオードにエミッタ端子が接続されていることを特徴とする請求項１に記載のフラッシングキャンセラ回路。