JP5611446B2 - データ処理システムおよびデータを処理するための方法 - Google Patents

Description

本発明は、複数のモジュールにおけるデータを処理するデータ処理システムのための回路装置に関する。本発明はさらに、データのモジュール処理のための相応する方法に関する。

従来技術
時間および位置に関するプロセスのための処理ユニット、例えばＣＰＵ（中央処理装置）をサポートするために、従来技術ではいわゆるタイマ（すなわちタイムエミッタユニット）が通常、用いられている。このようなタイムエミッタユニットはここで個別コンポーネントとして、または処理ユニットの周辺機器として構成されており、１つまたは複数のクロックに時間的に依存して信号検出および信号形成を行うための多かれ少なかれ重要な機能を提供する。

近年の技術では、処理ユニット、例えばマイクロコントローラ内で、タイムエミッタユニットを実現するための種々のアーキテクチャが使用されている。ここでは基本的に、２つのアーキテクチャ形態が区別される。

第１の形態は、タイムエミッタモジュールの純粋なハードウェア実装である。これは、処理ユニット、例えばＣＰＵによって操作および構成されなければならない。タイムエミッタモジュール自体はここで信号検出および特徴付けに用いられ、さらに、複雑性が低減されている出力信号を形成することができる。しかしこのようなタイムエミッタモジュールは一般的に、高い、いわゆる「割り込み負荷」によって特徴付けされる。なぜなら各処理ユニットのハードウェアに新たなパラメータが供給されなければならない、またはパラメータが相応のハードウェアからピックアップされなければならないからである。

このようなアーキテクチャの例は、Infinion社のGeneral Purpose Timer Array (GPTA)並びにRenesas^TMのAdvanced Timer Unit(ATU)である。

これとは異なり、第２のアーキテクチャ形態はある程度まで、各タイムエミッタユニットの、内部プログラミング可能性を許容する。ここではタイムエミッタユニットないしはタイムエミッタモジュール自体がプログラミングをデータとともに実施し、相応に入力ユニットおよび出力ユニットを操作する。このようにして実現されたアーキテクチャは、処理ユニット、すなわちメイン処理ユニットの上述した割り込み負荷を低減させる。これは、タイムエミッタユニットの多くの内部イベントが、タイムエミッタユニットの内部の処理ユニットによって処理されることによって行われる。すなわち、このようなアーキテクチャは、一種の小さいマイクロコントローラを、時間に関するデータの処理のために、各タイムエミッタユニット内に実装する。実装されたこの小さいマイクロコントローラは次に、比較的簡易に構成された入力ユニットおよび出力ユニットと組み合わせられる。しかしここで、このようなシステムは割込み待ち時間および割込みのシーケンシャルな処理によって制限されている、ということに言及しておく。すなわちマイクロコントローラは、複数の異なるタスクを処理する。これらのタスクは、割込み毎にこのマイクロコントローラに１つの要求を課し、この割込みが順次処理される（相応の待ち時間を伴う）。

上述したタイムエミッタユニットのよりシンプルな形態は例えば、Infinion社によってGPTA（General Purpose Timer Array）において、またはRenesasによって、相応するAdvanced Timer Unit（ATU）において実現される。上述したタイムエミッタユニットの若干複雑な第２の形態は例えば、Freescale^TMによって、Timer Processing Unit（TPU）において、またはTexas Instruments（TI）によって、High-End Timer（HET）において実現される。

ＤＥ１０２００７０４４８０３号では、複数の時間制御モジュールが時間ルーティングユニットＴＲＵを介して相互に接続されている。これらの時間制御モジュールはここで入力モジュールおよび出力モジュールであり得る。

従来技術において使用されているタイムエミッタユニットおよびその実装の上述した制限が原因で、手段を設けることが望ましい。これは一方では、データ処理時にメイン処理ユニットとみなされる相応の処理ユニットの割込み負荷を低減させ、他方ではできるだけ多くのプロセスを並行して、かつ時間に即してないしは適宜処理することを可能にする。しかも、発生している割り込みの数ないしは割込みソースの数によって制限されることはない。

発明の開示
これを背景にして、請求項１記載の回路装置および請求項８の特徴を有する相応の方法が提供される。

本発明と相応に設けられている回路装置は例えば、データ処理アーキテクチャ内に実装され、これによって、発生している割込み負荷を、データ処理システムで使用される処理ユニット、例えばＣＰＵまたはＡＴＵに対して低減させることができる。

本発明に相応して設けられている回路装置並びに本発明に相応している方法の適切な実施形態は、各従属請求項および明細書に記載されている。

発明の中核および利点
請求項１では、複数のモジュールにおけるデータを処理するデータ処理システムのための回路装置が提供される。ここで複数のモジュールにそれぞれ少なくとも１つのクロック、タイムベース、および少なくとも１つの別の物理量のベースが供給される。この回路装置はルーティングユニットを含んでいる。このルーティングユニットに複数のモジュールが結合されており、これを介して、複数のモジュール間で、タイムベース、および少なくとも１つの別の物理量のベースに基づいたデータが周期的に交換される。ここでは複数のモジュールの各々は次のように構成されている。すなわち自立して、かつ複数のモジュールのうちの他のモジュールに並行してデータを処理するように構成されている。周期的なデータ交換はここで、固定して設定された周期時間の後に、または最長周期時間の後に行われる。固定的な周期時間を設定するのが有利である。なぜならこの場合には、問い合わせが常に、一定の繰り返しレートで行われ、そうでない場合に生じるジッタが回避されるからである。データルーティングによる遅延は、一定の量として考慮される。しかし、有利には各可能な動作短縮が利用されるべきであり、最長時間だけが越えられるべきではないケースもある。このような場合には、この最長周期時間の遵守だけが保証されていればよい。

本発明によって提案された回路装置は、種々のプロセスを並行して処理することを可能にする。ここでは個々のモジュールは自立しており、相互に依存しないで、データ処理を行うことができる。個々のモジュールは自立して、時間に関するおよび／または位置に関するイベントによってトリガされる。

複数のモジュールは、本発明と相応に設定された回路装置の１つの可能な実施形態において、少なくとも１つの入力モジュール、１つの出力モジュールおよび１つの処理モジュールを有している。信号検出、信号出力および時間並びに位置に関するデータの処理のこれらのモジュールは本願発明では相互に、時間および位置に関するデータを交換するための中央ルーティングユニットを介して接続されている。すなわち、ルーティングユニットは、これらのモジュールおよびその信号の接続に用いられる。

さらに、この回路装置が、構成可能なクロックを提供するクロック処理のためのユニットと、現在の時間情報および位置情報を供給する、時間関連カウンタも位置関連カウンタも備えているタイムベースユニットとを含むことが可能である。

回路装置はさらに、別の物理量のベースを、少なくとも１つの入力信号の時間的に順次連続している入力信号値を用いて決定するように構成される。これは順次連続している一連の入力信号値から、次のものであると予期されている、少なくとも１つの入力信号の入力信号値までの時間間隔を決定し、所定数のパルスを有利には均等にこの時間間隔に配分し、このパルスの計数時に、別の物理量の値を決定し、これを別の物理量のベースとして提供することによって行われる。

さらに、回路装置の別の実施形態では、複数のモジュールの少なくとも一部が、回路装置の作動時間の間に、例えば外部の処理ユニット、例えばＣＰＵによって、相応のバスインタフェースを介して構成される。

さらに、中央ルーティングユニットが、割込みコントローラの機能を担うことが可能である。これは、データがソースから現在のものであるとマーキングされた場合にのみ、データがソースからシンクへ搬送されることによって行われる。目的地ないしはシンクは、ここで新たなデータが供給されるまでブロックするように設定されている。ルーティングユニットが、モジュール間で搬送されるべきデータの保持を許可し、これによって相応するデータの転送を所期のように制御することが可能である。通常は、存在する全てのデータシンクおよびデータソースが常に同じ優先度で扱われる。各データシンクには時間単位が割り当てられ、この時間単位において、相応に割り当てられているデータソースからのデータを要求する。データソースは、データが供給可能か否かを判断する；これらのデータは次に、使用可能な時間単位でピックアップされる。

さらに、本発明と相応に設定されている回路装置の別の実施形態では、中央ルーティングユニットによって、データのルーティング時に、１つのソースのデータを、複数のモジュールの１つまたは異るモジュールにおける複数のデータシンクに供給することが可能になる。これは一種のブロードキャスティングに相応する。通常は、データ読み出しのブロックが設定される。これはデータを一度だけソースから読み出すことを許可する。

本発明と相応に設定されたモジュールの並行した作動様式によって、多数の要求ないしは操作が短い時間内で処理される。現在必要ではない特定のモジュールをスイッチオフし、これによって電力消費に関した電力節約および温度低減を実現することができる。

本発明と相応に設定された中央ルーティングユニットは、さらに、複数のモジュールを柔軟に、かつ構成可能に相互に接続することを可能にする。さらにルーティングユニットを用いて、要求およびデータ送信をブロックすることによって、タイムエミッタモジュールに対する新たな割込みコンセプトが実現される。さらに、この種のルーティングユニットを設けることによって、特別な割込みコントローラを実装することなく、割込みを制御することが可能になる。これによって面積、ひいてはこれに伴うチップコストを節減することができる。

本発明はさらに、複数のモジュール内でデータを処理する方法に関する。ここで複数のモジュールの各モジュールに、少なくとも１つのクロック、タイムベースおよび少なくとも１つの別の物理量のベースが供給される。このタイムベースおよび／または別の物理量のベースに基づく複数のモジュールは、周期的に、中央ルーティングユニットを介してデータを相互に交換し、複数のモジュールの各モジュールは自立して、かつ、複数のモジュールのうちの他のモジュールに並行して、相応のデータを処理する。

本発明のさらなる利点および実施形態を明細書および添付図面に記載する。

上述した特徴および後述する特徴はそれぞれ示された組み合わせにおいてだけではなく、本発明の範囲を逸脱することなく、別の組み合わせにおいてまたは単独でも使用可能である、ということに留意されたい。

図１は、本発明によって提案された回路装置の可能な実施形態のブロック回路図を示している。

発明の実施形態
本発明を、実施形態に基づいて図示し、図面を参照して詳細に説明する。ここでは構造および機能において詳細な説明がなされる。

本発明によって提案された方法ないしは本発明に従って設けられた回路装置は例えば、時間および位置に関するプロセスに対する処理ユニットをサポートするために、データ処理システム内に実装される。

図１は、本発明によって提案された回路装置の実施形態を、ブロック回路図として示している。回路装置１００は、ここで複数の、以下で詳細に説明するモジュールを含んでいる。回路装置１００は、中央ルーティングユニット１０を含んでいる。これはＡＲＵ（Advanced Routing Unit）とも称される。さらに回路装置１００は、ＴＩＭ（Timer Input Module）とも称される入力モジュール１１と、ＡＴＯＭ（ARU Connected Timer Output Module）とも称される出力モジュール１２と、この場合には例えばＭＣＳ（Multi Channel Sequencer）である処理モジュール１４と、例えばＦＩＦＯ（First In, First Out）、Ｆ２ＡおよびＡＦＤである複数の記憶モジュール３０とを有している。これら全てのモジュールは中央ルーティングユニット１０に接続されている。このことはそれぞれ、ルーティングユニット１０の方向における、太い双方向矢印ないしは太い矢印によって、明示されている。

入力モジュール１１内では到来する信号５０＿３に、時間情報および別の物理的な情報が結合され、処理後および場合によっては緩衝記憶後に、図示されている出力ユニット１２または１３のうちの１つにおいて、出力信号５０＿２ないしは５０＿１を形成するために使用される。ここで出力ユニット１２は、中央ルーティングユニット１０に接続されている出力ユニットであり、ここでは、ＡＴＯＭ（ARU Connected Timer Output Module）とも称される。また出力ユニット１３は、ルーティングユニット１０に依存しない出力ユニットないしは出力モジュールである。

上述した別の物理量は例えばモータの角度であるが、別の物理量を表していてもよい。これは例えば質量、温度、流体のレベル、振動の位相位置、イベント（エッジ）の数または周期持続時間ないしは信号持続時間である。

ここに示されている回路装置１００はさらに、ＣＭＵ（Clock Management Unit）とも称されるクロック処理のためのユニット１５を含む。このユニット１５は構成可能なクロックを提供する。さらに回路装置１００は、時間関連カウンタも位置関連カウンタも備えているタイムベースユニット１６を含む。タイムベースユニットは、ＴＢＵ（Time Base Unit）とも称され、現在の時間情報および位置情報、例えば角度情報を提供する。上述した幾つかのモジュール、すなわち入力モジュール１１、出力モジュール１２および処理モジュール１４には、図示の結合によって、クロックおよびタイムベースが供給される。これらは、クロック処理のためのユニット１５ないしはタイムベースユニット１６によって供給される。個々のモジュールは、中央ルーティングユニット１０を介して、データを相互に交換する。個々のモジュール内には、さらに、いわゆるコンパレータが存在する。これは、局部的に、個々のモジュール内で、到来するデータを現在の時間および位置に対して調整するために用いられる。これによって最終的に、判断が行われ、この行われた判断が伝達される。これは例えば出力信号のスイッチングである。

図示された回路装置１００はさらに、分岐ユニット１７を有する。これは、ＢＲＣ（Broadcast Unit）とも称され、中央ルーティングユニット１０によるデータのルート時に、１つのソースからのデータが、１つまたは種々のモジュール内の複数のデータシンクにも供給されることを可能にする。なぜなら通常は、データ読み出しの阻止が設定されているからである。これはソースからのデータ読み出しを一度だけ許可する。

図示の回路装置１００は、さらにいわゆるＤＰＬＬ（Digital Phase Locked Loop）ユニット１８を含む。このユニットは、位置に関連する入力信号から、パルスを形成することができる。これは、タイムベースユニット１６におけるより細かく区分された位置情報を可能にする。これによって例えば、角度時計は回転角度のより細かい解像度を、相応する入力信号として示すことができる。さらに、ＤＰＬＬユニット１８内では、速度または回転数に関する情報が使用可能であり、いつ所定の位置に、時間アドバンスも含めて、達するのかが予測がされる。時間的なアドバンスを含める、とはここでは例えば駆動制御モジュールの慣性を考慮することを意味している。ＤＰＬユニット１８のための出力信号５０＿４は通常、入力ユニット２６を介して案内される。ここでこれは、中央ルーティングユニット１０との結合なく行われる。さらに、回路装置１００内に設けられているＭＡＰモジュール１９（Input Mapping Module）は、入力ユニット２６を介して入力されたこの入力信号を組み合わせる、または選択することができる。これはこの入力信号がＤＰＬＬユニット１８に供給される前に行われる。回路装置１００がＳＰＥモジュール２０（Sensor Pattern Evaluation）を設定し、これによって、その内部で、ＤＰＬＬユニット１８に対するこれらの入力信号が、例えば電動モータ（ＰＭＳＭ permanent magnet synchronous motor）を駆動制御するために、適切に組み合わせられる。このために例えば通常は、ＰＭＳＭは３つのセンサを使用する。これらのセンサは次のように配置されている。すなわち、このセンサで極変化は、常に、モータの異る角度位置でのみ生じ、同時には行われないように配置されている。これによって、２つの極変化の間に生じた角度が既知になる。センサが例えば、センサでの２つの極変換の間にモータが常に同じ角度で回転し、各極変化時に相応するセンサが自身の出力信号を変化させるように配置されるならば、これら３つのセンサ信号を排他的論理和（ＥＸＯＲ）を用いて１つの信号に組み合わせることができる。組み合わされた信号の各変化はこの場合には、最後の変化からモータの進んだ角度を示す。

さらに、回路装置１００はＣＭＰモジュール２１を設定することができる。これによって出力信号がビット毎に相互に比較される。さらに、ここに示された回路装置において設定されているモニターユニット２２は、外部のＣＰＵ（Central Processing Unit）が、例えば安全にクリチカルな用途に対する中央信号の容易な監視を行うことを可能にする。

割込みコンセントレータＩＣＭ２３（Interrupt Concentrator Module）によって、それぞれ矢印形状のシンボル３８によって示されている、個々のモジュールによって形成された割込み（IRQ）がグループにまとめられ、まとめて外部ＣＰＵに転送される。これは、ＣＰＵが、それほど多くの割込みを処理しなくてすむ、という利点を有している。

ＡＲＵ１０は、自身の自立した処理によって、ソースがデータを供給する場合に、僅かな割込みしか形成されない、または割込みが形成される必要がないようにする。

さらに、ここに示された回路装置１００内には、バスインタフェース２５が設けられている。ここでこれは通常、汎用性ハンドシェーキングインタフェースであり、これを介して、回路装置１００の全てのモジュールが、一般的に参照番号４０で表される自身の固有のインタフェースＡＥＩ（Handshake-Interface）を用いて、外部ＣＰＵによって構成される。バスインタフェース２５を介してデータも交換される。ルーティングユニット１０に接続されていない出力ユニット１３（ＴＯＭ）のために、例えば、バスインタフェース２５を用いて、出力モジュール１３の相応の出力側が、周期的なフローのために構成される。バス、例えばｕＣバスへの結合は矢印４５によって示されている。

図示されているモジュールの並行した作動様式によって、通常は多数の要求が、比較的短い時間内に処理される。現在は必要とされていない特定のモジュールを、電流節約のために、一時的にスイッチオフすることができる。

概括的かつ一般的に、データ処理は以下のように行われる。信号入力ユニット１１内に入力信号が供給される。これは入力ユニット１１内で、時間情報および別の物理情報と結合され、次に、ルーティングユニット１０に出力され、そこから、別のモジュール、例えば処理モジュール１４（ここではＭＣＳ）へ、そこでの処理のために転送される。処理された信号ないしは処理された値は、次に中央ルーティングユニット１０を介して、出力ユニット１２へと転送される。

回路装置のここに示された構造の付加的な特性として、少なくとも１つの入力信号が入力ユニット１１を介して直接的に、すなわち、中央ルーティングユニット１０を中間接続することなく、しかし場合によって間接的に、ＭＡＰモジュール９および／またはＳＰＥモジュール２０におけるさらなる処理を介して、デジタルＰＬＬ（ＤＰＬＬ）ユニット１８へと転送される。このような経路を介して、ＤＰＬＬユニット１８へと転送されたこの入力信号は例えば、特定の角度が、最後の入力信号から進んだことを伝達することができる。これはＤＰＬＬユニット１８によって、後続の入力信号が入力されるまでの持続時間を予測するために使用される。特性量としては、ここでは上述のように角度である必要はなく、別の物理量の変化値であってもよい。ＤＰＬＬユニット１８は、一連の入力イベントから、次の直接的にこれに続く入力イベントまでの持続時間を計算する。これは予測と称される。このようにして予測された時間間隔に基づいて、ＤＰＬＬユニット１８は所定数のパルスを出力し、これら複数のパルスをできるだけ均等に、この時間間隔に分配する。これらのパルスは、タイムベースユニット１６において計数され、これによって例えばアングルベースが特定され、これは全てのモジュールに供給される。

上述した、入力信号に割り当てられる値は、典型的に、入力イベントの時点でのタイムベースの値およびアングルベースの値である。この値は入力信号を特徴付け、中央ルーティングユニット１０に接続されている別のモジュール、例えば処理ユニット１４、ここではＭＣＳにおける計算を可能にする。さらに、これらの値は次に出力ユニット１２に転送され、伝送されたこの値に依存して、アングルベース値と関連して出力信号が形成される。

さらにＤＰＬＬユニット１８は、中央ルーティングユニット１０を介して、例えば処理ユニットＭＣＳ１４によって組み合わされた角度値および時間値を今後のイベントのために受信することができる。すなわち、例えば、それに対してＤＰＬＬユニット１８が、予期されるべき時間値を計算し、場合によっては、暫定時間、殊に慣性を減算し、ここから、トリガイベントに対する時間値および角度値を計算する角度値である。これらの計算されたデータは次に、中央ルーティングユニット１０を介して出力ユニット１２に出力される。この出力ユニットはこのトリガイベントを、計算された時点でまたは角度で、出力側での信号変化に変える。

１つの例は、内燃機関への燃料噴射である。この噴射は、内燃機関の特定の角度に対して設定されている。この角度は、回転数が公知である（さらにできるだけ一定である）場合には時間に換算される。付加的に、相応する噴射弁の慣性が考慮されるべきである。この慣性によって各噴射弁の開放までの特定の時間遅延が生じさせる。従って、噴射弁の駆動制御は既にこの時間ぶんだけ前にずらして行われるべきである。従って、ＤＰＬＬユニット１８はこの時間遅延を、上で計算した角度時間から導出し、計算された値を出力する。この計算された値は次に、出力モジュールＡＴＯＭ１２でのルーティングの後に、該当する時間に達すると、出力信号変換を生じさせる。

この予測値は回転数が変わると変化するので、入力値が新しくなる度に予測値が再計算されるのは有利である。この新たに計算された値は、ＤＰＬＬユニット１８の出力およびＡＲＵ１０を介したルーティング後の、これまでの比較値と代わる。

ここに示されたルーティングユニット１０は、モジュールを柔軟に構成し、相互に接続することを可能にする。さらに、ここに示された回路装置１００は、要求および中央ルーティングユニット１０によるデータ送信を阻止することによって、タイムエミッタモジュールに対する新たな割込みコンセプトを実現する。これは、データ準備時の割込みが省かれることによって行われる。中央ルーティングユニット１０のこの作用によってさらに、割込みコントローラを実装することなく、割込みを適切に制御することが可能になる。これは面積、ひいてはチップコストを低減させる。

本発明による装置１００においては、少なくとも１つの処理モジュール１４（例えばMulti Channel Sequencer, MCS）が配置され、時間も角度（または別の物理値）も、制御情報とともに、ＡＲＵ１０を介してルーティングされる。

Claims (8)

1. データ処理システムであって、
   ＣＰＵを有しており、
   さらに、複数のモジュール（１１、１２、１４、１８）においてデータを処理することによって前記ＣＰＵをサポートする回路装置（１００）を有しており、
   当該回路装置（１００）は、前記複数のモジュール（１１、１２、１４、１８）の各々に少なくとも１つのクロック、タイムベースおよび少なくとも１つの別の物理量の値を供給するように構成されており、
   さらに前記回路装置（１００）は、中央ルーティングユニット（１０）を含んでおり、当該中央ルーティングユニット（１０）には、前記複数のモジュール（１１、１２、１４、１８）が結合されており、当該中央ルーティングユニット（１０）を介して、前記複数のモジュール（１１、１２、１４、１８）間で、前記タイムベースおよび／または前記別の物理量の値に基づくデータが周期的に交換され、
   前記複数のモジュール（１１、１２、１４、１８）の各々は、自立して、かつ前記複数のモジュール（１１、１２、１４、１８）のうちの他のモジュールに対して並行して、データを処理するように構成されており、
   前記複数のモジュール（１１、１２、１４、１８）は、少なくとも１つの入力モジュール（１１）と１つの処理モジュール（１４）と１つの出力モジュール（１２）とを含んでおり、前記入力モジュール（１１）によって、処理されるべきデータが受信され、前記処理モジュール（１４）によって前記データが処理され、前記出力モジュール（１２）によって前記処理されたデータが送出され、
   前記複数のモジュール（１１、１２、１４、１８）の少なくとも一部は、前記回路装置（１００）の作動時間の間に前記ＣＰＵによって構成され、
   データが、当該データが前記複数のモジュール（１１、１２、１４、１８）のソースによって現在のものであるとマーキングされた場合にのみ、前記複数のモジュール（１１、１２、１４、１８）のソースから前記複数のモジュール（１１、１２、１４、１８）のシンクへと搬送されることによって、前記中央ルーティングユニット（１０）は割込みコントローラの機能を担う、
   ことを特徴とするデータ処理システム。
2. 前記回路装置（１００）はさらに、少なくとも、
   クロックを供給するクロック処理ユニット（１５）と、
   現在の時間情報および位置情報を供給するタイムベースユニット（１６）とを含んでいる、請求項１記載のデータ処理システム。
3. 前記回路装置（１００）はさらに、前記別の物理量の値を、少なくとも１つの入力信号の時間的に連続している入力信号値を用いて決定するように構成されており、
   当該決定は、一連の連続している入力信号値から、前記少なくとも１つの入力信号の、次に予期されている入力信号値までの時間間隔を決定し、当該時間間隔に所定数のパルスを分配し、当該パルスの計数時に、前記別の物理量の値を決定することによって行われる、請求項１または２項記載のデータ処理システム。
4. 前記回路装置（１００）はさらに、ＤＰＬＬユニット（１８）を有しており、当該ＤＰＬＬユニット（１８）は、前記少なくとも１つの入力信号の、次に予期されている入力信号値までの前記時間間隔を決定し、当該時間間隔に前記所定数のパルスを均等に分配するように構成されており、
   タイムベースユニット（１６）を有しており、当該タイムベースユニット（１６）は前記パルスを計数し、これによって角度の値を、前記別の物理量の値として提供するように構成されている、請求項３記載のデータ処理システム。
5. 前記中央ルーティングユニット（１０）は、データのルーティング時に、１つのソースのデータを、前記複数のモジュール（１１、１２、１４、１８）の１つまたは複数の異なるモジュール内の複数のデータシンクに供給するように構成されている、請求項１から４までのいずれか１項記載のデータ処理システム。
6. データ処理システム内の回路装置（１００）内の複数のモジュール（１１、１２、１４、１８）におけるデータを処理するための方法であって、
   前記複数のモジュール（１１、１２、１４、１８）においてデータを処理することによって前記データ処理システム内のＣＰＵをサポートし、
   前記複数のモジュール（１１、１２、１４、１８）の各々に少なくとも１つのクロック、タイムベースおよび少なくとも１つの別の物理量の値を供給し、
   前記複数のモジュール（１１、１２、１４、１８）間で、前記タイムベースおよび／または前記別の物理量の値に基づくデータを、中央ルーティングユニット（１０）を介して周期的に交換し、
   前記複数のモジュール（１１、１２、１４、１８）の各々は、自立して、かつ当該複数のモジュールのうちの他のモジュールに対して並行して、データを処理し、
   前記複数のモジュール（１１、１２、１４、１８）は、少なくとも１つの入力モジュール（１１）と１つの処理モジュール（１４）と１つの出力モジュール（１２）とを含んでおり、前記入力モジュール（１１）によって、処理されるべきデータを受信し、前記処理モジュール（１４）によって前記データを処理し、前記出力モジュール（１２）によって前記処理されたデータを送出し、
   前記複数のモジュール（１１、１２、１４、１８）の少なくとも一部分を、前記回路装置（１００）の作動時間の間に前記ＣＰＵによって構成し、
   データを、当該データが前記複数のモジュール（１１、１２、１４、１８）のソースによって現在のものとしてマーキングされた場合にのみ、前記複数のモジュール（１１、１２、１４、１８）のソースから前記複数のモジュール（１１、１２、１４、１８）のシンクへと搬送することによって、前記中央ルーティングユニット（１０）は割込みコントローラの機能を担う、
   ことを特徴とする、複数のモジュールにおけるデータを処理するための方法。
7. 前記別の物理量の値を、少なくとも１つの入力信号の時間的に連続している入力信号値を用いて決定し、
   連続している一連の入力信号値から、前記少なくとも１つの入力信号の、次に予期されている入力信号値までの時間間隔を決定し、当該時間間隔に所定数のパルスを均等に分配し、当該パルスの計数時に、前記別の物理量の値を決定することによって当該決定を行う、請求項６記載の方法。
8. 前記データのルーティング時に、１つのソースからのデータを、前記複数のモジュールの１つまたは複数の異なるモジュール内の複数のデータシンクに供給する、請求項６または７記載の方法。

Images