CN102822764B

CN102822764B - 用于处理数据的模块化结构

Info

Publication number: CN102822764B
Application number: CN201180017994.2A
Authority: CN
Inventors: E.贝尔; R.巴托洛梅; S.施密特; T.瓦格纳; A.亨佩尔; A.奥厄; D.托斯; T.林登克鲁茨; A.舍费尔; J.哈尼施; U.朔伊雷尔; A.默克; B.贝克
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2010-03-31
Filing date: 2011-03-16
Publication date: 2015-09-30
Anticipated expiration: 2031-03-16
Also published as: WO2011120803A2; JP2013524326A; JP5611446B2; WO2011120803A3; US20130227331A1; DE102010003521A1; US9342096B2; CN102822764A

Abstract

本发明涉及一种用于处理数据的系统的电路装置，该系统用于在多个模块（11，12,14,18）中处理数据，其中该电路装置（100）被配置为，向多个模块（11，12,14,18）中的每一个分别提供至少一个时钟、时基和至少一个其它物理参数的基础，该电路装置（100）还包括中央路由单元（10），多个模块（11，12,14,18）耦合到该中央路由单元并且经由该中央路由单元所述多个模块（11，12,14,18）可以周期性地相互交换基于所述时基和/或基于其他物理参数的基础的数据，并且所述多个模块（11，12,14,18）中的每一个都配置为，独立地以及与所述多个模块（11，12,14,18）中其它模块并行地处理数据。此外本发明还涉及一种对应的方法。

Description

用于处理数据的模块化结构

技术领域

本发明涉及一种用于处理数据的系统的电路装置，该系统用于在多个模块中处理数据。此外本发明涉及一种用于模块化地处理数据的对应方法。

背景技术

为了支持例如CPU（中央处理单元）的处理单元进行涉及时间和位置的过程，根据现有技术通常采用所谓的Timer，即定时器单元。这样的定时器单元在此可以构成为单个部件或者构成为处理单元的外设组件，并且在此与一个或多个时钟时间相关地提供用于接收信号和产生信号的或多或少重要的功能。

根据目前的现有技术，在例如微控制器中的处理单元中采用不同的体系架构来实现定时器单元。在此原则上可以区分两个体系架构变型。

第一变型涉及定时器模块的纯硬件实现，该定时器模块必须由例如CPU的处理单元操作和配置。于是定时器模块本身于是用于信号采集和表示特征，并且还能够产生具有有限复杂度的输出信号。但是这样的定时器模块一般具有高的所谓“中断负荷”的特征，因为相应处理单元的硬件必须被提供新的参数或者必须从对应的硬件中取出参数。

这种体系架构的示例是Infinion的通用定时器阵列（GPTA）以及Renesas^TM的高级定时器单元（ATU）。

对此相对，第二体系架构变型使得相应定时器单元的内部可编程性达到一定的程度。在该变型中，定时器单元或定时器模块本身可以执行连同数据一起的程序并且对应地操作输入和输出单元。这样实现的体系架构减小了处理单元（即主处理单元）的上述中断负荷，其方式是定时器单元的很多内部事件由定时器单元的内部处理单元操作。这意味着，这种体系架构实现了一类用于在相应的定时器单元中处理取决于时间的数据的小的微控制器。于是所实现的小的微控制器与比较低配置的输入和输出单元组合。但是在此可以说，这种系统受到中断延迟和对中断的顺序处理的限制。这意味着，微控制器处理多个不同的、每个中断分别对该微控制器提出要求并且先后处理这些中断（具有对应的等待时间）的任务。

上面提到的定时器单元的不太复杂的变型例如由Infinion在GPTA（通用定时器阵列）中或通过Renesas在对应的高级定时器单元（ATU）中实现。所述定时器单元的第二种稍微更复杂的变型例如由Freescale^TM在其定时器处理单元（TPU）或者由Texas Instruments(TI)在其高端定时器（HET）中实现。

在DE 10 2007 044 803中，时间控制模块经由时间路由单元TRU相互连接。这些时间控制模块在此可以是输入和输出模块。

由于现有技术中所提供的定时器单元及其相应实现的上述限制，期望提供一种可能来一方面降低对应处理单元的中断负荷，该处理单元在处理数据时被看做主处理单元，并且另一方面可以并行地和时间接近或及时地处理尽可能多的过程，而不会受到所出现的中断数量或中断源的数量的限制。

发明内容

基于该背景提供一种根据权利要求1的电路装置和一种具有权利要求8的特征的对应方法。

根据本发明设置的电路装置例如可以实现在处理数据的体系架构中，以及由此为提供给处理数据的系统的处理单元（例如CPU或ATU）降低所出现的中断负荷。根据本发明介绍的电路装置以及根据本发明介绍的方法的合适实施方式分别由从属权利要求和说明书给出。

本发明的核心和优点

根据权利要求1，提供一种用于处理数据的系统的电路装置，该系统用于在多个模块中处理数据。在此规定，向多个模块分别提供至少一个时钟、时基和至少一个其它物理参数的基础。该电路装置包括路由单元，多个模块耦合到该路由单元并且经由该路由单元所述多个模块可以周期地相互交换基于所述时基和/或基于其他物理参数的基础的数据。在此，所述多个模块中的每一个都配置为，独立地以及与所述多个模块中其它模块并行地处理数据。在此，周期性的数据交换可以按照固定地预先给定的周期时间或者最大周期时间进行。有意义的是规定固定的周期时间，因为于是询问总是以恒定的重复速率进行并且避免其它情况下出现的抖动。通过数据路由的延迟可以被视为恒定的参数。但是还存在有利地应当分别利用对处理的可能缩短并且不应当超过仅最大时间的情况。于是只需要保证对该最大周期时间的遵循。

根据本发明所建议的电路装置使得可以并行地处理不同的过程，其中各个模块可以自主地以及彼此无关地进行数据的处理。各个模块可以自主地由涉及时间和/或位置的事件来触发。

在根据本发明介绍的电路装置的一种可能实施方式中，多个模块包括至少一个输入模块、输出模块和处理模块。根据本发明，信号采集模块、信号输出模块以及涉及时间和位置的数据的处理的模块经由中央路由单元相互连接以交换所述涉及时间和位置的数据。这意味着，所述路由单元用于将这些模块与它们的信号连接起来。

此外，电路装置可以包括用于准备时钟的单元，该单元提供可配置的时钟，并且包括具有涉及时间的以及涉及位置的计数器的时基单元，该时基单元提供当前的时间和位置信息。

此外，该电路装置可以被配置为借助至少一个输入信号的在时间上相继的输入信号值确定其它物理参数的基础，其方式是根据所述相继的输入信号值的序列确定直到至少一个输入信号的预计下一个输入信号值的时间间隔，将预先给定数量的脉冲优选均匀地分布在该时间间隔上并且在对所述脉冲计数时确定所述其它物理参数的值，并且将这些值作为其它物理参数的基础提供。

此外，在所述电路装置的另一实施方式中规定，在该电路装置的运行时期间例如可以由外部处理单元（例如CPU）经由对应的总线接口配置多个模块中的至少一部分。

此外可以考虑，中央路由单元承担中断控制器的功能，其方式是仅当数据由源标记为当前的时才将所述数据从所述源传输到宿（Senke）。在此，目标或宿被装配为，使得它们阻塞，直到被提供新的数据为止。可以考虑，路由单元允许对在模块之间要传输的数据进行保持并由此可以有目的地控制对应数据的转发。一般规定，总是以相同的优先级操作所存在的所有数据宿和数据源。每个数据宿被分配一个时间单位，并且在该时间单位中向对应分配的源请求数据。该源决定数据是否可用；然后在所提供的时间单位中提取所述数据。

此外在根据本发明介绍的电路装置的另一实施方式中规定，中央路由单元使得可以在对数据进行路由时在多个模块的一个或不同模块中将一个源的数据提供给多个数据宿，这与广播类型相应。一般规定对数据读取进行阻塞，该阻塞仅允许一次性读取一个源的数据。

通过根据本发明设置的模块的并行工作方式，可以在短的时间内操作大量的请求或操作。可以考虑当前不需要的特定的模块被断开并且可以由此与功率消耗和温度减少关联地实现电流的节省。

根据本发明设置的中央路由单元进一步使得可以将多个模块灵活地并且此外可配置地相互连接。此外借助路由单元通过阻塞对数据的请求和发送来展示定时器模块的新的中断概念。此外，设置这种路由单元使得可以对中断进行控制而无需实现单独的中断控制器，这节省了面积和由此带来的芯片成本。

本发明还涉及一种用于在多个模块中处理数据的方法，其中向多个模块中的每一个提供至少一个时钟、时基和至少一个其它物理参数的基础。基于该时基和/或其它物理参数的基础的多个模块周期性地经由中央路由单元相互交换数据，并且多个模块的每一个独立地并且与多个模块中的其它模块并行地处理对应的数据。

本发明的其它优点和实施方式由描述和附图给出。

应当理解，上面已经提到的以及下面还要阐述的特征不仅能以分别说明的组合，而且还能以其它组合或单独使用，而不会脱离本发明的范围。

附图说明

图1示出根据本发明建议的电路装置的可能实施方式的电路框图。

具体实施方式

借助附图中的实施方式示意性示出本发明，并且参照附图示意性详细描述本发明。在此给出结构和功能的详细描述。

根据本发明建议的方法或根据本发明设置的电路装置例如可以在处理数据的系统中实现以支持用于涉及时间和位置的过程的处理单元。

图1介绍了根据本发明建议的电路装置的实施方式作为电路框图。电路装置100在此包括多个下面更详细阐述的模块。电路装置100包括也称为ARU（高级路由单元）的中央路由单元10。此外，电路装置100包括也称为TIM（定时器输入模块）的输入模块11、也称为ATOM（ARU连接定时器输出模块）的输出模块12、处理模块14（例如在这里所示出的情况下是MCS（多信道序列器）以及多个存储器模块30（例如FIFO（先进先出）F2A和AFD。所有这些模块连接到中央路由单元10，这分别通过朝着路由单元10方向的实心的双箭头或实心的箭头清楚示出。

在输入模块11中，输入的信号50_3与时间信息和其它物理信息逻辑关联，并且在经过处理和必要时的中间存储之后在这里所示的输出单元之一12或13中用于生成输出信号50_2或50_3。在此，输出单元12是连接到中央路由单元10的输出单元，在此也称为ATOM“ARU连接定时器输出模块”，而输出单元13表示与路由单元10无关的输出单元或输出模块。

所提到的其它物理参数例如是马达的角度，但是也可以代表任何其它物理参数，例如质量、温度、液体的液位、振动的相位、多个事件（边缘）或信号的周期持续时间或持续时间。

在此示出的电路装置100还包括用于准备时钟的单元15，其也称为CMU（时钟管理单元）。单元15提供可配置的时钟。此外，电路装置100包括具有涉及时间以及涉及位置的计数器的时基单元16。时基单元也称为TBU（时基单元）并且提供当前的时间和位置信息，例如角度信息。向所提到的各个模块，也就是输入模块11、输出模块12和处理模块14通过所示出的逻辑关联提供时钟和时基，它们通过用于准备时钟15的单元或时基单元16提供。各个模块经由中央路由单元10相互交换数据。在各个模块中，还设置所谓的比较器，所述比较器可被用于本地地在各个模块中将到达的数据相对于当前时间和/或位置相均衡，这最终将导致进行决定以及对所做出决定的信令，该信令例如是输出信号的开关。

所示出的开关装置100还包括也称为BRC（广播单元）的分支单元17，其使得可以在借助中央路由单元10对数据进行路由时在一个或不同的模块中将一个源的数据也提供给多个数据宿，因为一般设置对数据读取的阻塞，该阻塞仅允许一次性读取一个源的数据。

所示出的电路装置100还包括所谓的DPLL（数字锁相环）单元18，其可以从涉及位置的输入信号产生脉冲，所述脉冲使得可以在时基单元16中实现精细地细分的位置信息。由此例如可以预先给定比对应的输入信号显示出旋转角度的更精细的分辨率的角度表（Winkeluhr）。此外，在DPLL单元18中可以提供关于速度或转速的信息并且可以预测在引入时间超前的情况下何时也达到预先给定的位置。引入时间上的超前在此意味着例如考虑控制模块的惯性。用于DPLL单元18的输入信号50_4一般经由输入单元26引入，其中这在没有连接中央路由单元10的情况下进行。此外可以规定，在电路装置100中设置的MAP模块19（输入映射模块）在经由输入单元26输入的输入信号被输送给DPLL单元18之前将其组合或进行选择。还可以的是，电路装置100设置SPE模块20（传感器模式评估），以便在其中将用于DPLL单元18的输入信号适当组合以例如用于控制电动机（PMSM，永磁同步马达）。为此例如常见的是，PMSM具有3个传感器，这些传感器被设置为，使得在这些传感器上的极变换总是仅在马达的不同角度位置时出现并由此不可能同时进行。由此可以的是，在两个极交换之间完成的角度是已知的。如果传感器装置例如被布置为，使得在传感器上的两个极变换之间马达总是旋转相同的角度，并且在每次极变换时对应的传感器改变其输出信号，则可以借助异或逻辑关联（EXOR）将3个传感器信号组合成一个信号。然后所组合的信号的每次改变都表示马达自上次改变以来所经过的角度。

此外，电路装置100可以设置CMP模块21，利用该CMP模块将输出信号逐位地进行比较。此外设置在这里示出的电路装置中的监视器单元22使得外部CPU（中央处理单元）可以简单地监视用于例如安全关键应用的中央信号。

中断集中器ICM23（中断集中器模块）允许将由各个模块产生的分别通过箭头形状的符号38表示的中断（IRQ）组合成组，然后成束地转发给外部CPU。其优点是，CPU不需要处理这么多的中断。

ARU10可以通过其独立的处理引起当一个源提供数据时只需要产生少量中断或不需要产生中断。

此外在在此示出的电路装置100中设置总线接口25，该总线接口一般可以是通用握手接口，电路装置100的所有模块经由该接口可以借助其自己的相应接口AEI（握手接口）（用附图标记40一般化表示）由外部CPU来配置。经由总线接口25还可以交换数据。对于未与路由单元10连接的输出单元13（TOM），例如借助总线接口25配置输出模块13的对应输出以用于周期性的流程。与总线或uC总线的耦合通过箭头445表示。

通过所示出的模块的并行工作方式，一般可以在比较短的时间内操作大量的请求。可以考虑为了节省电流的目的而将当前不需要的特定的模块临时断开。

总结性的和一般化的，数据处理可以如下所示。在信号输入单元11输入输入信号，这在输入单元11中与时间信息和其它物理信息逻辑关联，然后输出到路由单元10并且从那里转发给其它模块例如处理模块14（在此是MCS）以用于在那里进行处理。然后经过处理的信号或经过处理的值经由中央路由单元10转发给输出单元12。

作为在此示出的电路装置的结构的附加特性，要实现：至少一个输入信号经由输入单元11直接地、即没有中间连接中央路由单元10地、但是可能间接地经由MAP模块19和/或SPE模块20中的进一步处理转发给数字PLL（DPLL）单元18。经由该路径转发给DPLL单元18的输入信号例如可以通告，自上一次输入信号以来经过了特定的角度，这通过DPLL单元18用于预测直到输入随后的输入信号的持续时间。如上所阐述的，作为特征参数不需要是角度，而是也可以是其它物理参数的改变值。DPLL单元18从输入事件的序列中计算出直到下一个直接随后的输入事件经过的持续时间，这称为预测。DPLL单元18将预先给定数量的脉冲输出到这样预测的时间间隔上，并且将该数量的脉冲尽可能均匀地分布到该时间间隔上。这些脉冲在时基单元16中计数并且由此例如确定提供给所有模块的角度基础。

如上所提到的，分配给输入信号的值典型地是时基的值以及在输入事件时刻的角度基础的值。这些值标识输入信号并且允许在其它连接到中央路由单元10的模块中进行计算，例如在处理单元14（在此是MCS）中。此外，然后将这些值转发给输出单元12，并且依据所传送的值结合角度基础值产生输出信号。

此外，DPLL单元18可经由中央路由单元10例如从处理单元MCS14接收用于将来事件的、组合的角度和时间值，即例如这样一个角度值，DPLL单元18针对该角度值计算预计的时间值并且必要时减去提前时间、尤其是惯量，并从中计算出用于触发事件的时间值和角度值。然后将所计算的数据经由中央路由单元10输出到输出单元12，该输出单元将该触发事件在所计算的时刻或角度时转换为在输出端的信号变换。

一个示例是将燃料喷射到内燃发动机中。该喷射是对内燃发动机的特定角度设置的。当转速已知（以及尽可能恒定）时，该角度可以换算为时间。此外要考虑对应喷射阀门的惯量，该惯量引起直到相应喷射阀门打开的特定时间延迟。因此，对喷射阀门的控制必须已经提前该时间地进行。因此，DPLL单元18将上面计算的角度时间减去该时间延迟，并且输出所计算的值。然后当达到所涉及的时刻时，所计算的值在路由到输出模块ATOM12中之后引起输出信号变换。

由于利用变换的转速改变预测值，因此利用每一个新的输入值重新计算该预测值是有意义的。新计算的值在从DPLL单元18输出之后以及经由ARU10路由之后代替前面的比较值。

在此所示的路由单元10使得可以灵活地配置模块并且将模块相互连接。此外，在此所示的电路装置100通过由中央路由单元10阻塞对数据的请求和发送还展示用于定时器模块的新的中断概念，其方式是可以放弃在提供数据时的中断。此外通过中央路由单元10的作用方式可以在没有实现中断控制器的情况下（这将节省面积并由此节省芯片成本）也可以以合适的方式控制中断。

在本发明的装置100中，存在至少一个处理模块（例如多通道序列器，MCS）14，并且时间和角度（或者其它物理值）经由ARU10路由，与控制信息一起。

Claims

1.一种用于处理数据的系统的电路装置，该系统用于在多个模块（11，12，14，18）中处理数据，其中该电路装置（100）被配置为，向多个模块（11，12，14，18）中的每一个提供至少一个时钟、时基和至少一个其它物理参数的基础，该电路装置（100）还包括中央路由单元（10），所述多个模块（11，12，14，18）耦合到该中央路由单元并且经由该中央路由单元所述多个模块（11，12，14，18）可以周期性地相互交换基于所述时基和/或基于所述其他物理参数的基础的数据，并且所述多个模块（11，12，14，18）中的每一个都配置为独立地以及与所述多个模块（11，12，14，18）中其它模块并行地处理数据，其中该电路装置是用于支持涉及时间的过程的处理单元的定时器模块的电路装置，

其中所述多个模块（11，12，14，18）包括至少一个输入模块（11）、输出模块（12）和处理模块（14），其中所述输入模块（11）接收信号并能将所接收到的信号与时间信息和其他物理信息关联，所述处理模块（14）能处理通过所述输入模块（11）接收到的信号，所述输出模块（12）能输出经过处理的信号，所述模块之间的通信通过所述中央路由单元（10）进行，其中所述中央路由单元（10）被配置为，在对数据进行路由时在多个模块（11，12，14，18）的一个或不同模块中将一个源的数据提供给多个数据宿。

2.根据权利要求1所述的电路装置，其中所述电路装置（100）还至少包括：

用于准备时钟的单元（15），该单元可以提供可配置的时钟，以及

具有涉及时间的以及涉及位置的计数器的时基单元（16），该时基单元可以提供当前的时间和位置信息。

3.根据权利要求1或2所述的电路装置，其中该电路装置（100）还被配置为借助至少一个输入信号的在时间上相继的输入信号值确定所述其它物理参数的基础，其方式是根据所述相继的输入信号值的序列确定直到至少一个输入信号的预计下一个输入信号值的时间间隔，将预先给定数量的脉冲分布在该时间间隔上并且在对所述脉冲计数时确定所述其它物理参数的值，并且将所确定的值作为其它物理参数的基础提供。

4.根据权利要求3所述的电路装置，具有DPLL单元（18），其被配置为，确定直到至少一个输入信号的预计下一个输入信号值的时间间隔，将预先给定数量的脉冲均匀地分布在该时间间隔上，并且具有包括涉及时间的以及涉及位置的计数器的时基单元（16），该时基单元被配置为对所述脉冲计数并且由此提供角度基础作为所述其它物理参数的基础。

5.根据权利要求1或2所述的电路装置，其中在该电路装置（100）的运行时期间能配置多个模块（11，12，14，18）中的至少一部分。

6.一种用于在支持涉及时间和位置的过程的处理单元的定时器模块的中断过程期间在多个模块中处理数据的方法，其中向多个模块中的每一个提供至少一个时钟、时基和至少一个其它物理参数的基础，多个模块周期性地经由中央路由单元相互交换基于该时基和/或其它物理参数的基础的数据，并且多个模块的每一个独立地并且与多个模块中的其它模块并行地处理数据，其中所述多个模块包括至少一个输入模块（11）、输出模块（12）和处理模块（14），其中所述输入模块（11）接收信号并能将所接收到的信号与时间信息和其他物理信息关联，所述处理模块（14）能处理通过所述输入模块（11）接收到的信号，所述输出模块（12）能输出经过处理的信号，所述模块之间的通信通过中央路由单元（10）进行，其中所述中央路由单元（10）被配置为，在对数据进行路由时在多个模块的一个或不同模块中将一个源的数据提供给多个数据宿。

7.根据权利要求6所述的方法，其中借助至少一个输入信号的时间上相继的输入信号值确定其它物理参数的基础，其方式是根据所述相继的输入信号值的序列确定直到至少一个输入信号的预计下一个输入信号值的时间间隔，将预先给定数量的脉冲均匀地分布在该时间间隔上并且在对所述脉冲计数时确定所述其它物理参数的值，并且将所确定的值作为其它物理参数的基础提供。