JP5606301B2 - サブマウント基板、光半導体素子収納用パッケージおよび光半導体装置 - Google Patents

サブマウント基板、光半導体素子収納用パッケージおよび光半導体装置 Download PDF

Info

Publication number
JP5606301B2
JP5606301B2 JP2010274811A JP2010274811A JP5606301B2 JP 5606301 B2 JP5606301 B2 JP 5606301B2 JP 2010274811 A JP2010274811 A JP 2010274811A JP 2010274811 A JP2010274811 A JP 2010274811A JP 5606301 B2 JP5606301 B2 JP 5606301B2
Authority
JP
Japan
Prior art keywords
optical semiconductor
main surface
semiconductor element
signal conductor
submount substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010274811A
Other languages
English (en)
Other versions
JP2012124373A (ja
Inventor
邦之 武村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010274811A priority Critical patent/JP5606301B2/ja
Publication of JP2012124373A publication Critical patent/JP2012124373A/ja
Application granted granted Critical
Publication of JP5606301B2 publication Critical patent/JP5606301B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、例えば光通信分野において用いられる光半導体装置、それに用いられるサブマウント基板および光半導体素子収納用パッケージに関するものである。
例えば光通信分野において用いられる光半導体装置は、金属容器と、金属容器に収容された直方体状のサブマウント基板と、サブマウント基板に実装された光半導体素子とを含んでいる。サブマウント基板は、光半導体素子が実装された主面を金属容器の透光部に対向させるように金属容器に固定されており、透光部は、一般的に金属容器の側壁部分に設けられている。サブマウント基板は、その主面から上面にかけて設けられた信号導体を有している。
特開2004-259861号公報
近年、伝送信号の高周波化が進んでいるため、サブマウント基板の信号導体におけるインピーダンス整合の精度を向上させる必要があるが、上述の背景技術において説明されたサブマウント基板の構造においては、信号導体下に存在する絶縁基体(誘電体)は横方向および縦方向では厚みの差が大きすぎるため、信号導体のうちサブマウント基板の主面部分および上面部分の両方においてインピーダンス整合の精度を向上させることが困難であった。
本発明は、伝送信号の高周波化が進む中で、サブマウント基板の主面および上面における信号導体のインピーダンス整合に関する精度を向上させることを目的とするものである。
本発明の一つの態様によれば、サブマウント基板は、絶縁基体と、絶縁基体に設けられた信号導体および接地導体とを含んでいる。絶縁基体は、光半導体素子の実装領域を含む主面、主面の反対側に設けられた裏面、および主面の端から裏面の端にかけて設けられた上面を含んでいる。裏面は、主面に背向している第1の面および上面に背向している第2の面を含んでいるとともに、少なくとも第1の面および第2の面によって定められる凹部を有している。信号導体は、主面から上面にかけて設けられており、光半導体素子および信号増幅素子に電気的に接続される。接地導体は、裏面の少なくとも第1の面および第2の面に設けられている。
本発明の他の態様によれば、サブマウント基板は、絶縁基体と、絶縁基体に設けられた信号導体および接地導体とを含んでいる。絶縁基体は、光半導体素子の実装領域を含む主面、主面の反対側に設けられた裏面、および主面の端から裏面の端にかけて設けられた上面を含んでいる。裏面は、主面に背向している第1の面および上面に背向している第2の面を含んでいるとともに、少なくとも第1の面および第2の面によって定められる凹部を有している。信号導体は、主面から上面にかけて設けられており、光半導体素子および信号増幅素子に電気的に接続される。接地導体は、主面から上面にかけて設けられており、前記信号導体から一定の距離を設けて前記信号導体を囲んでいる。
本発明の他の態様によれば、光半導体素子収納用パッケージは、上記のいずれかのサブマウント基板と、透光部を有しておりサブマウント基板が収容される金属容器と、金属容器に収容され信号増幅素子が実装される回路基板とを含んでいる。サブマウント基板は、主面が透光部に対向するように金属容器に固定される。
本発明の他の態様によれば、光半導体装置は、上記の光半導体素子収納用パッケージと、サブマウント基板に実装され信号導体に電気的に接続された光半導体素子と、回路基板に実装され信号導体に電気的に接続された信号増幅素子とを含んでいる。
本発明の一つの態様によれば、サブマウント基板は、絶縁基体と、絶縁基体に設けられた信号導体および接地導体とを含んでいる。絶縁基体は、凹部を有する裏面を含んでおり、裏面は、主面に背向している第1の面と上面に背向している第2の面とを含んでいる。信号導体は、主面から上面にかけて設けられている。接地導体は、裏面の少なくとも第1の面および第2の面に設けられている。信号導体下に存在する絶縁基体の厚みは、主面と第1の面との間および上面と第2の面との間において同じである。本発明の一つの態様によるサブマウント基板は、このような構成を有していることによって、信号導体下に存在する絶縁基体(誘電体)の横方向および縦方向における厚みの差を低減させることができ、サブマウント基板の主面および上面における信号導体のインピーダンス整合に関する精度を向上させることができる。特に、本発明の一つの態様によるサブマウント基板は、裏面の少なくとも第1の面および第2の面に設けられた接地導体を有しており、横方向および縦方向において信号導体から接地導体までの距離の差が低減されており、サブマウント基板の主面および上面における信号導体のインピーダンス整合の精度が向上されている。
本発明の他の態様によれば、サブマウント基板は、絶縁基体と、絶縁基体に設けられた信号導体および接地導体とを含んでいる。絶縁基体は、凹部を有する裏面を含んでおり、裏面は、主面に背向している第1の面と上面に背向している第2の面とを含んでいる。信号導体は、主面から上面にかけて設けられている。接地導体は、主面から上面にかけて設けられており、前記信号導体から一定の距離を設けて前記信号導体を囲んでいる。信号導体下に存在する絶縁基体の厚みは、主面と第1の面との間および上面と第2の面との間において同じである。本発明の他の態様によるサブマウント基板は、このような構成を有していることによって、信号導体下に存在する絶縁基体(誘電体)の横方向および縦方向における厚みの差を低減させることができ、サブマウント基板の主面および上面における信号導体のインピーダンス整合に関する精度を向上させることができる。
本発明の他の態様によれば、光半導体素子収納用パッケージは、上記のいずれかのサブマウント基板を含んでおり、サブマウント基板は、主面が金属容器の透光部に対向するように金属容器に固定される。本発明の他の態様による光半導体素子収納用パッケージは、このような構成を有していることによって、光半導体素子収納用パッケージに実装される光半導体素子から出力される信号の伝送における損失が低減されている。
本発明の他の態様によれば、光半導体装置は、上記の光半導体素子収納用パッケージを含んでいることによって、伝送信号における損失が低減されている。
本発明の第1の実施形態における光半導体装置を示す縦断面図である。 図1に示されたサブマウント基板の拡大縦断面図である。 (a)は図1に示されたサブマウント基板の主面側からの斜視図を示しており、(b)は(a)に示されたサブマウント基板の裏面側からの斜視図を示している。 本発明の第2の実施形態におけるサブマウント基板を示す縦断面図である。 (a)は図4に示されたサブマウント基板の主面側からの斜視図を示しており、(b)は(a)に示されたサブマウント基板の裏面側からの斜視図を示している。 (a)は本発明の第3の実施形態におけるサブマウント基板の主面側からの斜視図を示しており、(b)は(a)に示されたサブマウント基板の裏面側からの斜視図を示している。 本発明の第4の実施形態における光半導体装置を示す縦断面図である。 図7に示されたサブマウント基板の拡大縦断面図である。 (a)は図7に示されたサブマウント基板の主面側からの斜視図を示しており、(b)は(a)に示されたサブマウント基板の裏面側からの斜視図を示している。 図7に示された光半導体装置の変形例を示す縦断面図である。
以下、本発明のいくつかの例示的な実施形態について図面を参照して説明する。
(第1の実施形態)
図1に示されているように、本発明の第1の実施形態における光半導体装置は、光半導体素子収納用パッケージ1と、光半導体素子収納用パッケージ1に実装された光半導体素子2および信号増幅素子3とを含んでいる。本実施形態における光半導体装置は、仮想のxyz空間におけるxy平面に実装されている。本実施形態において、“上方向”とは、仮想のz軸の正方向のことをいう。
光半導体素子収納用パッケージ1は、金属容器11と、金属容器11に収容されたサブマウント基板12、回路基板13および基台14と、金属容器11に固定された透光性部材15および端子16と、金属容器11に接合された蓋体17とを含んでいる。
金属容器11は、透光部11aを有しており、例えば鉄−ニッケル−コバルト(Fe−Ni−Co)合金等から成る。透光部11aは、金属容器11の外部から内部へ光が入射される部分のことをいい、例えば光ファイバが固定される部分のことをいう。金属容器11は、接地電位に固定されている。
サブマウント基板12は、金属容器11の底部に接合されている。図2および図3に示されているように、サブマウント基板12は、絶縁基体121と、絶縁基体121に設けられた信号導体122および接地導体123、124とを含んでいる。サブマウント基板12は、マイクロストリ
ップ構造を有している。
絶縁基体121は、例えばアルミナ(Al)等のセラミックスを含む絶縁材料から
成る。絶縁基体121は、光半導体素子2の実装領域121aを含む主面121aと、主面121aの反対側に設けられた裏面121bと、主面121aの端から裏面121bの端にかけて設けられ
た上面121cと、下面121dとを有している。図3において、実装領域121aは、仮想線
である二点鎖線によって示されている。裏面121bは、主面121aに背向している第1の面121bと、上面121cに背向している第2の面121bと、下面121dに背向している第3の面121bとを含んでいる。裏面121bは、少なくとも第1の面121bおよび第2の面121bによって定められる凹部121eを有している。図2に示された構造において、凹部121eは、第1の面121b、第2の面121bおよび第3の面121bによって定められる
。凹部121eは、例えば切削等の機械加工によって形成されている。
信号導体122は、絶縁基体121の主面121aから上面121cにかけて設けられており、光半導体素子2および信号増幅素子3に電気的に接続されている。信号導体122は、例えば密
着金属層、拡散防止層および主導体層が順次積層された3層構造の導体層から成る薄膜導体層や、銀(Ag)や銀パラジウム(Ag−Pd)を用いた厚膜導体層で形成できるが、薄膜導体層とすると高精度なパタンを形成できるので好ましい。薄膜導体層の場合であれば
、蒸着法,スパッタリング法,イオンプレーティング法等の薄膜形成法によって各層を形成する。密着金属層は、セラミックス等から成る基体1との密着性を良好とするという観点からは、チタン(Ti),クロム(Cr),タンタル(Ta),ニオブ(Nb),ニッケル−クロム(Ni−Cr)合金,窒化タンタル(TaN)等の熱膨張率がセラミックスと近い金属のうち少なくとも1種より成るのが好ましく、その厚みは0.01〜0.2μm程
度が好ましい。密着金属層の厚みが0.01μm未満では、密着金属層を基体1に強固に密着することが困難となる傾向があり、0.2μmを超えると、成膜時の内部応力によって密着
金属層が基体1から剥離し易くなる傾向がある。
また、拡散防止層は、密着金属層と主導体層との相互拡散を防ぐという観点からは、白金(Pt),パラジウム(Pd),ロジウム(Rh),ニッケル(Ni),Ni−Cr合金,Ti−W合金等の熱伝導性の良好な金属のうち少なくとも1種より成ることが好ましく、その厚みは0.05〜1μm程度が好ましい。拡散防止層の厚みが0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層としての機能を果たしにくくなる傾向があり、1μmを超えると、成膜時の内部応力によって拡散防止層が密着金属層から剥離し易く成る傾向がある。なお、拡散防止層にNi−Cr合金を用いる場合は、Ni−Cr合金は基体1との密着性が良好なため、密着金属層を省くことも可能である。
さらに、主導体層は、電気抵抗の小さい金(Au),Cu,Ni,銀(Ag)の少なくとも1種より成ることが好ましく、その厚みは0.1〜5μm程度が好ましい。主導体層の
厚みが0.1μm未満では、電気抵抗が大きなものとなってサブマウント5の配線導体1c
に要求される電気抵抗を満足できなくなる傾向があり、5μmを超えると、成膜時の内部応力によって主導体層が拡散防止層から剥離し易く成る傾向がある。なお、Auは貴金属で高価であることから、低コスト化の点でなるべく薄く形成することが好ましい。また、Cuは酸化し易いので、その上にNiおよびAuからなる保護層を被覆してもよい。
接地導体123は、絶縁基体121の裏面121bにおいて少なくとも第1の面121bおよび第2の面121bに設けられている。図2に示された構造において、接地導体123は、第2の面121bから裏面121bの下端にかけて設けられている。接地導体124は、絶縁基体121の主面121aに設けられている。接地導体123および124は、信号導体122と同様の材料および形成方法で作成すればよい。接地導体123および124は、図1に示されている金属容器11に電気的に接続されている。
再び図1を参照して、回路基板13は、基台14の上に設けられている。基台14は、金属容器11と同じ材質、例えば鉄−ニッケル−コバルト(Fe−Ni−Co)合金等から成る。また、信号増幅素子3による発熱が大きい場合には例えばペルチェ素子のような温度調整素子を基台14として使用することで、装置の熱放散性を改善することもできる。回路基板13は、例えばセラミックス等の絶縁材料から成る基体に信号導体および接地導体が形成された構造を有している。
透光性部材15は、金属容器11の透光部11aを覆うように金属容器11の内面に接合されている。部材15における“透光性”とは、透光部11aから入射される光の少なくとも一部の波長が透過できることをいい、透光性部材15は、例えばガラスから成る。
端子16は、封止材18によって金属容器11に固定されており、回路基板13の信号導体に電気的に接続されている。端子16は、例えば鉄−ニッケル−コバルト(Fe−Ni−Co)合金等の金属材料から成る。
蓋体17は、金属容器11の上端に接合されており、光半導体素子2および信号増幅素子3等を覆っている。蓋体17は、金属容器11と同じ材質、例えば鉄−ニッケル−コバルト(F
e−Ni−Co)合金等の金属材料から成る。
光半導体素子2は、例えばフォトダイオード(PD)等の受光素子である。光半導体素子2は、サブマウント基板12の主面121aに実装されている。光半導体素子2は、接地導
体124上に設けられており、ボンディングワイヤによって信号導体122に電気的に接続されている。
信号増幅素子3は、回路基板13の上面に実装されており、ボンディングワイヤによってサブマウント基板12の信号導体122および回路基板13の信号導体に電気的に接続されてい
る。
本実施形態におけるサブマウント基板12は、絶縁基体121と、絶縁基体121に設けられた信号導体122および接地導体123とを含んでいる。絶縁基体121は、凹部121eを有する裏面121bを含んでおり、裏面121bは、主面121aに背向している第1の面121bと上面121
cに背向している第2の面121bとを含んでいる。信号導体122は、主面121aから上面121cにかけて設けられている。サブマウント基板12は、このような構成を有していることによって、横方向および縦方向において信号導体122下に存在する絶縁基体121の厚みの差を低減させることができ、サブマウント基板12の主面121aおよび上面121cにおける信号導体122のインピーダンス整合に関する精度を向上させることができる。なお、信号導体122下に存在する絶縁基体121の厚みは、横方向および縦方向において同じであることが好
ましい。
特に、本実施形態におけるサブマウント基板12は、裏面121の少なくとも第1の面121bおよび第2の面121bに設けられた接地導体123をさらに備えていることによって、横方向および縦方向において信号導体122から接地導体123までの距離の差を低減させることができ、サブマウント基板12の主面121aおよび上面121cにおける信号導体122のインピ
ーダンス整合に関する精度を向上させることができる。
なお、本実施形態におけるサブマウント基板121は、上端部と同様に下端部においても
横方向に突出した部分を有していることによって、金属容器11への実装性に関して向上されている。
本実施形態における光半導体素子収納用パッケージ1は、上述のサブマウント基板12を含んでおり、サブマウント基板12は、主面121aが金属容器11の透光部11aに対向するよ
うに金属容器11に固定される。光半導体素子収納用パッケージ1は、このような構成を有していることによって、光半導体素子2から出力される信号の伝送における損失が低減されている。
本実施形態における光半導体装置は、上述の光半導体素子収納用パッケージ1を含んでいることによって、伝送信号における損失が低減されている。
(第2の実施形態)
本発明の第2の実施形態における光半導体装置について図4および図5を参照して説明する。本実施形態の光半導体装置において第1の実施形態の光半導体装置と異なる構成は、サブマウント基板12の構造である。その他の構成は、第1の実施形態の光半導体装置と同様である。
本実施形態におけるサブマウント基板12は、コプレーナ構造を有している。接地導体124は、絶縁基体121の主面121aから上面121cにかけて設けられており、主面121a
よび上面121cにおいて信号導体122から一定の距離を設けて信号導体122を囲んでいる。
本実施形態のサブマウント基板12において、絶縁基体121は、凹部121eを有する裏面121bを含んでおり、裏面121bは、主面121aに背向している第1の面121bと上面121c
に背向している第2の面121bとを含んでいることによって、横方向および縦方向にお
いて信号導体122下に存在する絶縁基体121の厚みの差を低減させることができ、サブマウント基板12の主面121aおよび上面121cにおける信号導体122のインピーダンス整合に関
する精度を向上させることができる。なお、信号導体122下に存在する絶縁基体121の厚みは、横方向および縦方向において同じであることが好ましい。
本実施形態における光半導体素子収納用パッケージ1は、上述のサブマウント基板12を含んでおり、サブマウント基板12は、主面121aが金属容器11の透光部11aに対向するよ
うに金属容器11に固定される。光半導体素子収納用パッケージ1は、このような構成を有していることによって、光半導体素子2から出力される信号の伝送における損失が低減されている。
本実施形態における光半導体装置は、上述の光半導体素子収納用パッケージ1を含んでいることによって、伝送信号における損失が低減されている。
(第3の実施形態)
本発明の第3の実施形態における光半導体装置について図6を参照して説明する。本実施形態の光半導体装置において第1の実施形態の光半導体装置と異なる構成は、サブマウント基板12の構造である。その他の構成は、第1の実施形態の光半導体装置と同様である。
本実施形態におけるサブマウント基板12は、グランデッドコプレーナ構造を有している。接地導体124は、絶縁基体121の主面121aから上面121cにかけて設けられており、主面121aおよび上面121cにおいて信号導体122を挟むような形状を有している。接地導
体123および124は、複数のビア導体125によって電気的に接続されている。図6において
、複数のビア導体125は、絶縁基体121および接地導体123、124を透視した状態で破線によって示されている。
本実施形態のサブマウント基板12において、絶縁基体121は、凹部121eを有する裏面121bを含んでおり、裏面121bは、主面121aに背向している第1の面121bと上面121c
に背向している第2の面121bとを含んでいることによって、横方向および縦方向にお
いて信号導体122下に存在する絶縁基体121の厚みの差を低減させることができ、サブマウント基板12の主面121aおよび上面121cにおける信号導体122のインピーダンス整合に関
する精度を向上させることができる。なお、信号導体122下に存在する絶縁基体121の厚みは、横方向および縦方向において同じであることが好ましい。
特に、本実施形態におけるサブマウント基板12は、裏面121の少なくとも第1の面121bおよび第2の面121bに設けられた接地導体123をさらに備えていることによって、横方向および縦方向において信号導体122から接地導体123までの距離の差を低減させることができ、サブマウント基板12の主面121aおよび上面121cにおける信号導体122のインピ
ーダンス整合に関する精度を向上させることができる。
本実施形態における光半導体素子収納用パッケージ1は、上述のサブマウント基板12を含んでおり、サブマウント基板12は、主面121aが金属容器11の透光部11aに対向するよ
うに金属容器11に固定される。光半導体素子収納用パッケージ1は、このような構成を有していることによって、光半導体素子2から出力される信号の伝送における損失が低減されている。
本実施形態における光半導体装置は、上述の光半導体素子収納用パッケージ1を含んでいることによって、伝送信号における損失が低減されている。
(第4の実施形態)
本発明の第4の実施形態における光半導体装置について図7を参照して説明する。本実施形態の光半導体装置において第1の実施形態の光半導体装置と異なる構成は、金属容器11の構造およびサブマウント基板12の構造である。その他の構成は、第1の実施形態の光半導体装置と同様である。金属容器11は、凸部11bを含む底部を有しており、サブマウント基板12は、凸部11bに接合されることによって金属容器11に固定されている。金属容器11は、接地電位に固定されている。
図8および図9に示されているように、サブマウント基板12は、マイクロストリップ構造を有しており、絶縁基体121と信号導体122と接地導体123および124とを含んでいる。
絶縁基体121は、光半導体素子2の実装領域121aを含む主面121aと、主面121aの反対側に設けられた裏面121bと、主面121aの端から裏面121bの端にかけて設けられた上
面121cと、下面121dとを有している。裏面121bは、主面121aに背向している第1の面121bと、上面121cに背向している第2の面121bとを含んでいる。裏面121bは、第1の面121bおよび第2の面121bによって定められる凹部121eを有している。凹部121eは、金属容器11の凸部11bの形状に沿った形状を有している。信号導体122は、絶縁
基体121の主面121aから上面121cにかけて設けられている。接地導体123は、絶縁基体121の裏面121bにおいて第1の面121bおよび第2の面121bに設けられており、金属基体11の凸部11bに電気的に接続されている。接地導体124は、絶縁基体121の主面121aに
設けられている。
本実施形態のサブマウント基板12において、絶縁基体121は、凹部121eを有する裏面121bを含んでおり、裏面121bは、主面121aに背向している第1の面121bと上面121c
に背向している第2の面121bとを含んでいる。信号導体122は、主面121aから上面121cにかけて設けられている。サブマウント基板12は、このような構成を有していることによって、横方向および縦方向において信号導体122下に存在する絶縁基体121の厚みの差を低減させることができ、サブマウント基板12の主面121aおよび上面121cにおける信号導体122のインピーダンス整合に関する精度を向上させることができる。なお、信号導体122下に存在する絶縁基体121の厚みは、横方向および縦方向において同じであることが好ま
しい。
特に、本実施形態におけるサブマウント基板12は、裏面121の少なくとも第1の面121bおよび第2の面121bに設けられた接地導体123をさらに備えていることによって、横方向および縦方向において信号導体122から接地導体123までの距離の差を低減させることができ、サブマウント基板12の主面121aおよび上面121cにおける信号導体122のインピ
ーダンス整合に関する精度を向上させることができる。なお、金属容器11の凸部11bが接地電位に固定されている場合は、この凸部11bが接地導体123に代用されていてもよい。
本実施形態における光半導体素子収納用パッケージ1は、上述のサブマウント基板12を含んでおり、サブマウント基板12は、主面121aが金属容器11の透光部11aに対向するよ
うに金属容器11に固定される。光半導体素子収納用パッケージ1は、このような構成を有していることによって、光半導体素子2から出力される信号の伝送における損失が低減されている。
なお、本実施形態における光半導体素子収納用パッケージは、金属容器11の凸部11bを
有していることによって、サブマウント基板12の形状にかかわらずサブマウント基板12の実装性に関して向上されている。
本実施形態における光半導体装置は、上述の光半導体素子収納用パッケージ1を含んでいることによって、伝送信号における損失が低減されている。
なお、上述の第2の実施形態において示されたコプレーナ構造および第3の実施形態において示されたグランデッドコプレーナ構造は、第4の実施形態において示された光半導体装置においても適用され得る。
なお、図10に示されているように、金属基体11の凸部11bは、第1〜第3の実施形態において示されたサブマウント基板12の凹部121eの形状に沿った形状を有していてもよい
1 光半導体素子収納用パッケージ
11 金属容器
12 サブマウント基板
121 絶縁基体
122 信号導体
123、124 接地導体
13 回路基板
14 基台
15 透光性部材
16 端子
17 蓋体
2 光半導体素子
3 信号増幅素子

Claims (4)

  1. 光半導体素子の実装領域を含む主面、該主面の反対側に設けられた裏面、および前記主面の端から前記裏面の端にかけて設けられた上面を含んでおり、前記裏面が、前記主面に背向している第1の面および前記上面に背向している第2の面を含んでいるとともに、少なくとも前記第1の面および前記第2の面によって定められる凹部を有している絶縁基体と、
    前記主面から前記上面にかけて設けられており、前記光半導体素子および信号増幅素子に電気的に接続される信号導体と、
    前記裏面の少なくとも前記第1の面および前記第2の面に設けられた接地導体とを備えており、
    前記信号導体下に存在する前記絶縁基体の厚みは、前記主面と前記第1の面との間および前記上面と前記第2の面との間において同じであることを特徴とするサブマウント基板。
  2. 光半導体素子の実装領域を含む主面、該主面の反対側に設けられた裏面、および前記主面の端から前記裏面の端にかけて設けられた上面を含んでおり、前記裏面が、前記主面に背向している第1の面および前記上面に背向している第2の面を含んでいるとともに、少なくとも前記第1の面および前記第2の面によって定められる凹部を有している絶縁基体と、
    前記主面から前記上面にかけて設けられており、前記光半導体素子および信号増幅素子に電気的に接続される信号導体と、
    前記主面および前記上面に設けられており、前記信号導体から一定の距離を設けて前記信号導体を囲んでいる接地導体とを備えており、
    前記信号導体下に存在する前記絶縁基体の厚みは、前記主面と前記第1の面との間および前記上面と前記第2の面との間において同じであることを特徴とするサブマウント基板。
  3. 請求項1または請求項2に記載されたサブマウント基板と、
    透光部を有しており、前記サブマウント基板が収容される金属容器と、
    該金属容器に収容され、前記信号増幅素子が実装される回路基板とを備えており、
    前記サブマウント基板が、前記主面が前記透光部に対向するように前記金属容器に固定されることを特徴とする光半導体素子収納用パッケージ。
  4. 請求項3に記載された光半導体素子収納用パッケージと、
    前記サブマウント基板に実装され、前記信号導体に電気的に接続された光半導体素子と、前記回路基板に実装され、前記信号導体に電気的に接続された信号増幅素子とを備えてい
    ることを特徴とする光半導体装置。
JP2010274811A 2010-12-09 2010-12-09 サブマウント基板、光半導体素子収納用パッケージおよび光半導体装置 Expired - Fee Related JP5606301B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010274811A JP5606301B2 (ja) 2010-12-09 2010-12-09 サブマウント基板、光半導体素子収納用パッケージおよび光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010274811A JP5606301B2 (ja) 2010-12-09 2010-12-09 サブマウント基板、光半導体素子収納用パッケージおよび光半導体装置

Publications (2)

Publication Number Publication Date
JP2012124373A JP2012124373A (ja) 2012-06-28
JP5606301B2 true JP5606301B2 (ja) 2014-10-15

Family

ID=46505509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010274811A Expired - Fee Related JP5606301B2 (ja) 2010-12-09 2010-12-09 サブマウント基板、光半導体素子収納用パッケージおよび光半導体装置

Country Status (1)

Country Link
JP (1) JP5606301B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299747A (ja) * 2001-03-30 2002-10-11 Sony Corp 光学装置およびその製造方法
JP2003110050A (ja) * 2001-10-02 2003-04-11 Sumitomo Electric Ind Ltd 電子部品実装基板及び電子部品
JP2006066739A (ja) * 2004-08-27 2006-03-09 Kyocera Corp サブマウントおよびその製造方法
JP2010027942A (ja) * 2008-07-23 2010-02-04 Sony Corp 半導体レーザ装置

Also Published As

Publication number Publication date
JP2012124373A (ja) 2012-06-28

Similar Documents

Publication Publication Date Title
JP5537673B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6258724B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6029760B2 (ja) オプトエレクトロニクス半導体モジュール
JP3803339B2 (ja) 半導体レーザ装置
EP0596596B1 (en) Mounting for a high frequency integrated circuit
JP6193595B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
KR100665361B1 (ko) 질화물 발광다이오드 패키지
JP6825986B2 (ja) 配線基板、電子部品収納用パッケージおよび電子装置
JP6039470B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2007287767A (ja) 光サブアセンブリ
JPH0951048A (ja) 光半導体素子収納用パッケージ
JP6122309B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5606301B2 (ja) サブマウント基板、光半導体素子収納用パッケージおよび光半導体装置
JP4295525B2 (ja) 発光素子収納用パッケージおよび発光装置
US10177289B2 (en) Mounting substrate
JP2004200151A (ja) 接点開閉器および接点開閉器を備えた装置
JP7237609B2 (ja) 電子部品用パッケージおよび電子装置
JP5460089B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4404649B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP2014146756A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP3987765B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置
JP5791258B2 (ja) 電子部品収納用パッケージおよび実装構造体
JP5173647B2 (ja) 受光素子用サブキャリアおよび光半導体装置
JP2006156585A (ja) サブマウントおよびそれを用いた電子装置
JP4467320B2 (ja) 光半導体素子のサブキャリアおよび光半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140319

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140729

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140826

R150 Certificate of patent or registration of utility model

Ref document number: 5606301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees