JP5606014B2 - フルブリッジ回路の駆動方法 - Google Patents

Description

本発明は、フルブリッジ回路の駆動方法に関する。このフルブリッジ回路は、交流出力信号を形成し、この交流出力信号は負荷を含む出力共振回路に供給される。この駆動方法では、フルブリッジ回路のスイッチング素子が、出力電力を決定するフルブリッジ回路のデューティ比を形成するために制御される。

ハーフブリッジ回路は２つのスイッチング素子を有し、これらは直列に接続されている。スイッチング素子の接続点は、ハーフブリッジ回路の中点である。ハーフブリッジ回路の中点は２つのスイッチング素子により、直流電力供給部のプラス極とマイナス極に交互に接続される。フルブリッジ回路は２つのハーフブリッジ回路からなり、それらの中点は所望の周波数で、すなわちフルブリッジ回路の出力信号の基本周波数で、直流電力供給部のプラス極とマイナス極にそれぞれ逆相で接続される。

直流電力供給部のプラス極がスイッチング素子によりフルブリッジ回路の出力端にスイッチオンされ、プラス極がスイッチオフされ、マイナス極がスイッチオンされ、マイナス極がスイッチオフされ、そしてプラス極が再度フルブリッジ回路の出力端にスイッチオンされる直前までの時間が１周期と称される。この周期に割り当てられた周波数が基本周波数である。

パルス幅制御では出力信号のパルス幅が出力信号の電力制御のために用いられる。ここで交流負荷がプラス極またはマイナス極に接続されている時間と、１周期の全体時間との比がデューティ比と称される。１００％に近い大きなデューティ比は、フルブリッジ回路の出力電圧（＝交流出力信号）またはフルブリッジ回路電圧が周期の大部分にわたって絶対値的に高いレベルにある波形に関連し、一方小さなデューティ比はレベルの低い波形に関連する。したがってデューティ比が大きいと大きな電力が出力され、デューティ比が小さいと小さな電力が出力される。デューティ比は種々の異なる制御方法によって調整することができる。このような方法はいわゆる位相シフト法である。

第１のハーフブリッジ回路のスイッチング素子の制御信号は、フルブリッジ回路が位相シフト法で動作する場合、第２のハーフブリッジ回路のスイッチング素子の制御信号に位相シフトされる。位相シフトは交流出力信号の半周期とすることができる。位相シフトを変化することによって、出力信号を変化することができる。とりわけ出力信号の電力を変化することができる。

基本的に、スイッチング素子ができるだけ小さな電圧でスイッチオンされると有利である。スイッチオン時の電圧がゼロボルトであれば、これをゼロボルトスイッチング（ＺＶＳ）と呼ぶ。これはとりわけ、スイッチング素子自体がその出力端にキャパシタンスを有する場合に有利である。このようなキャパシタンスは、スイッチオン時の電圧がゼロではない場合、放電しなければならないこととなる。しかしこのことは、スイッチング素子の損失と発熱につながる。

基本的に、スイッチング素子を流れる電流もスイッチオフ時にできるだけ小さいと同様に有利である。スイッチオフ時の電流がゼロであれば、これをゼロ電流スイッチング（ＺＣＳ）と呼ぶ。ゼロ電流スイッチングは、スイッチング素子のハーフブリッジ回路で漂遊インダクタンスを伴う回路トポロジーに対して推奨される。またスイッチング素子が高速にスイッチオフせず、例えば電荷担体の崩壊により比較的大きな残留電流が流れる場合にも推奨される。

以下に説明するように位相シフト法では種々の状況が発生し得る。図１ａには、スイッチング素子Ｚ１、Ｚ２、Ｚ３およびＺ４を有するフルブリッジ回路が示されている。第１のハーフブリッジ回路は、直列接続されたスイッチング素子Ｚ１とＺ２からなり、第２のハーフブリッジ回路は直列接続されたスイッチング素子Ｚ３、Ｚ４からなる。ハーフブリッジ回路の中点はＭ１、Ｍ２により示されている。中点Ｍ１、Ｍ２の間の電圧がフルブリッジ回路電圧Ｕｖないしは交流出力信号である。フルブリッジ回路は直流電力供給部ＤＣＶに接続されている。

スイッチング素子Ｚ１〜Ｚ４に並列にダイオードＤ１〜Ｄ４が接続されている。フルブリッジ回路の出力端には出力共振回路１０が接続されており、この出力共振回路はコイルＬ１、Ｌ３ならびに負荷１１を含む。負荷１１はコンデンサＣ１を有し、このコンデンサＣ１には、直列に接続された抵抗Ｒ１とコイルＬ２が並列に配置されている。負荷１１は出力端子Ａ１、Ａ２に接続されており、この出力端子Ａ１、Ａ２の間に共振回路電圧Ｕｓが印加される。ＩによりＭ１からＭ２に流れる電流が示されている。Ｍ２からＭ１への電流は、図示の矢印方向とは反対の電流である。図１ｂには、ポイントＭ１、Ｍ２間の電圧Ｕｖと、コイルＬ１、Ｌ２および負荷１１を流れる電流Ｉが示されている。コイルＬ１とＬ３は少なくとも部分的に負荷１１への線路のインダクタンスである。負荷１１はこの場合、それ自体が減衰性の発振回路である。負荷が例えば共振回路によるインダクタの誘導加熱の場合、とりわけ抵抗ＲとインダクタンスＬ２は非常にダイナミックである。負荷１１の共振回路の共振周波数とインピーダンスは動作時に大きく変化する。したがって出力共振回路１０の共振周波数とインピーダンスも大きく変化する。電力制御はこのことに常に応答しなければならない。

時点ｔ１の前でスイッチング素子Ｚ２、Ｚ３がスイッチオンされ、Ｚ１、Ｚ４がスイッチオフされ、負の電力供給電圧ＵＤＣＶが出力端Ｍ１、Ｍ２に印加される。電流ＩはＭ２からＭ１へ流れ、したがって図１ｂで電流は負である（図１ａに示した矢印方向と反対の方向であるから）。時点ｔ１でスイッチング素子Ｚ２がスイッチオフされる。電流Ｉは、インダクタンスＬ１、Ｌ２、Ｌ３があるので瞬時の値を突然変化することができない。電流はさらにダイオードＤ１、スイッチング素子Ｚ３、そして負荷１１を流れる。これは上方のフリーホイールに相当する。そしてスイッチング素子Ｚ１をスイッチオンすることができる（ＺＶＳ）。Ｚ１のスイッチオン後に電流がＺ１を流れるかまたはＤ１を流れるかは、Ｚ１とＤ１の特性に依存する。時間間隔ｔ１−ｔ２の間に電流Ｉは消失する。出力共振回路１０の固有共振周波数に対して制御周波数が高いと、この時間間隔の間に電流が完全に０に低下しない。

時点ｔ２でスイッチング素子Ｚ３がスイッチオフされる。図１ｂから、スイッチオフ中にさらにある程度の電流がスイッチング素子Ｚ３を介して流れる（ＺＣＳではない）ことが分かる。スイッチング素子Ｚ３のスイッチ尾久時には損失が発生する。電流Ｉはその経路をＺ３からＤ４に切り換える。そしてスイッチング素子Ｚ４をスイッチオンすることができる（ＺＶＳ）。Ｚ４のスイッチオン後に電流がＺ４を流れるかまたはＤ４を流れるかは、Ｚ４とＤ４の特性に依存する。

時間間隔ｔ２−ｔ２ａでは逆給電が行われる。なぜなら電流がＺ１ないしＤ１を介して直流電力供給部ＤＣＶに流れ、電流Ｉがさらに急速に消失するからである。時点ｔ２ａでスイッチング素子Ｚ１、Ｚ４がスイッチオンされ、電流Ｉは方向を変化し、Ｍ１からＭ２に流れる。性の電力供給電圧ＵＤＣＶがフルブリッジ回路の出力端Ｍ１、Ｍ２に印加され、電流Ｉは急速に上昇する。

時点ｔ４でスイッチング素子Ｚ４がさらにスイッチオンされ、スイッチング素子Ｚ１がスイッチオフされる。電流ＩはさらにＺ４とＤ２を介して流れる。そしてスイッチング素子Ｚ１をスイッチオンすることができる（ＺＶＳ）。フルブリッジ回路の相応の状態は下側フリーホイールと称される。なぜなら電流がダイオードＤ２ないしスイッチング素子Ｚ２、負荷１１およびスイッチング素子Ｚ４を介して流れるからである。時点ｔ５でスイッチング素子Ｚ４がスイッチオフされる。電流がダイオードＤ２ないしスイッチング素子Ｚ２、負荷１１およびダイオードＤ３を介して直流電力供給部ＤＣＶへ流れることにより逆給電が行われる。電流Ｉがゼロ通過するとき（時点ｔ５ａ）、電流Ｉはスイッチング素子Ｚ２、Ｚ３を転流する。このときＺ３はスイッチオンされており、ダイオードＤ３は電流Ｉを導く。この制御変形例では、確実なＺＶＳは可能であるが、ＺＣＳは不可能である。

デューティ比が小さくなると、電流のゼロ通過は電圧のゼロ通過にますます接近する。部分負荷の場合、図２のスイッチング特性が現れる。ここでも、時点ｔ１の前でスイッチング素子Ｚ２、Ｚ３がスイッチオンされ、Ｚ１、Ｚ４がスイッチオフされ、負の電力供給電圧ＵＤＣＶが出力端Ｍ１、Ｍ２に印加される。電流ＩはＭ２からＭ１に流れ、したがって図２では負である。時点ｔ１でスイッチング素子Ｚ２はスイッチオフされ（ＺＣＳなしで）、電流ＩはＤ１とＺ３（上側フリーホイール）およびＺ１を介して流れ、スイッチオンされる（ＺＶＳ）。

時点ｔ２でＺ３がスイッチオフされ、電流Ｉはこの時点でその方向を変化し、ほぼゼロである。Ｚ３に対してはＺＣＳが達成される。Ｚ３のスイッチオフの直後にＺ４がスイッチオンされると、電流Ｉは上昇する。

時点ｔ５でＺ１がスイッチオフされ、電流ＩはＺ４とＤ２、Ｚ２を介して流れ、損失の少ないスイッチオンが可能である（ＺＶＳ）。

時点ｔ５でＺ４がスイッチオフされ、電流はこの時点でほぼゼロである。したがってＺ４に対してはＺＣＳを達成することができる。電流は引き続きＺ２とＤ３ないしＺ３を介して、Ｚ３がスイッチオンされると直ちに流れる。Ｚ３はＺＶＳによりスイッチオンすることができる。

デューティ比がさらに小さい場合には、図３に示した例が現れる。ここでは電流反転ないし電流のゼロ通過は、スイッチング素子がスイッチオンされる前に行われる。ここでも、時点ｔ１の前でスイッチング素子Ｚ２、Ｚ３がスイッチオンされ、Ｚ１、Ｚ４がスイッチオフされ、負の電力供給電圧ＵＤＣＶが出力端Ｍ１、Ｍ２に印加される。電流ＩはＭ２からＭ１に流れ、したがって図３では負である。時点ｔ１でスイッチング素子Ｚ２はスイッチオフされ（ＺＣＳなしで）、電流ＩはＤ１とＺ３（上側フリーホイール）、Ｚ１を介して流れ、スイッチオンされる（ＺＶＳ）。時点ｔ１ａで電流Ｉはその方向を変化し、その後、Ｚ１とＺ３ないしＤ３を介して流れる（上側フリーホイール）。

時点ｔ２でＺ３はスイッチオフされる。電流Ｉは、Ｚ４がスイッチオンされるとさらにＤ３を介して流れ、上昇する。これはＺ３のスイッチオフ直後に行われる。そしてＤ３とＺ４を介して電荷担体がＤ３から流れる。Ｄ３は、Ｄ３からのすべての電荷担体が消失して初めて遮断される（リカバリー時間）。この時間の間に電流ピークが発生する。なぜならＤ３が反対方向に、スイッチオンされたＺ４とともに電力電圧供給部ＤＣＶに対する短絡を形成するからである。

時点ｔ４でＺ１がスイッチオフされ、電流ＩはＺ４とＤ２、Ｚ２を介して流れ、損失の少ないスイッチオンが可能である（ＺＶＳ）。

時点ｔ４ａで電流Ｉはその方向を変化し、その後、Ｚ２およびＺ４ないしＤ４を介して流れる。

時点ｔ５でＺ４はスイッチオフされ、Ｚ３がスイッチオンされると、電流はさしあたりＤ４を介して流れ、さらに増大する。このことはＺ４のスイッチオフの直後に行われる。そしてＤ４とＺ３を介して電荷担体がＤ４から流れる。Ｄ４は、Ｄ４からのすべての電荷担体が消失して初めて遮断される（リカバリー時間）。この時間の間に電流ピークが発生する。なぜならＤ４が反対方向に、スイッチオンされたＺ３とともに電力電圧供給部ＤＣＶに対する短絡を形成するからである。

古典的な位相シフト制御では、３つすべての状況が存在する。デューティ比が小さくなるとまず第２の状況が発生し、さらにデューティ比が小さくなると第３の状況が発生する。第３の状況（Ｄ４がまだ導通している間に、Ｚ３がスイッチオンする）は絶対に回避すべきである。

本発明の課題は、負荷が変化してもスイッチング損失の少ないフルブリッジ回路が実現できるような、フルブリッジ回路の駆動方法を提供することである。

この課題は次のようなフルブリッジ回路の駆動方法によって解決される。すなわち
このフルブリッジ回路は、交流出力信号を形成し、この交流出力信号は負荷を含む出力共振回路に供給され、この駆動方法では、フルブリッジ回路のスイッチング素子が、出力電力を決定するフルブリッジ回路のデューティ比を形成するために制御される。ここでスイッチング素子の制御周波数は、スイッチング素子のスイッチング損失を低減するために、フルブリッジ回路の出力電圧と出力共振回路の電流との間の位相Θ、および／またはフルブリッジ回路の出力電圧と負荷に印加される出力共振回路電圧との間の位相φに依存して調整（変化）される。

本発明の方法により電力調整が、古典的位相シフト法のようにデューティ比を介してだけ、または周波数変化を介してだけで実行されるのではなく、両者の組合せを介して実行される。まず所望の出力電力の粗調整をデューティ比を介して行うことができる。引き続き周波数変化により動作点が調整される。この動作点では、フルブリッジ回路の出力端における電流と電圧の経過が図２に基づき説明した理想的な状況に相応する。このことは、フルブリッジ回路の電流が非常に小さい場合だけ、スイッチング素子Ｚ３、Ｚ４をスイッチオフすることを意味する。有利にはスイッチング素子Ｚ３、Ｚ４は正確に電流のゼロ通過でスイッチオフされる。このことにより逆給電を回避できる。スイッチング素子Ｚ２とＺ３は、ＺＶＳによりスイッチオンできる。

本発明ではスイッチング素子の負荷を小さくすることができるから、安価なスイッチング素子を使用することができ、冷却コストが低減される。とりわけスイッチオン損失が低減される。なぜなら少なくとも若干のスイッチング素子が無電圧でスイッチオンされるからである。電力損失も低減される。なぜなら全体で僅少の電流損失が達成されるからである。スイッチオフ損失も最小になる。なぜなら一方のハーフブリッジ回路はスイッチオフ電流の小さいときにスイッチオフされ、他方のハーフブリッジ回路ではスイッチング素子が無電流でスイッチオフされるからである。

例えば誘導応答の場合のように負荷インピーダンスが常時変化する場合、出力共振回路の共振周波数も常時変化する。この変化に対して本発明の方法により応答することができ、したがって広い負荷変化領域にわたってフルブリッジ回路の損失の少ないスイッチングを達成することができる。これにより、負荷インピーダンスが係数２以上変化しても損失の少ない電力制御を行うことができる。

スイッチング素子の制御周波数が変化する場合にはデューティ比も変化するから、デューティ比を追従制御すると有利である。これにより、所定の出力電力を調整することができる。

フルブリッジ回路の出力電圧と出力共振回路の電流との間の位相Θは、フルブリッジ回路のスイッチング素子のスイッチ時点と、出力共振回路の電流のゼロ通過との間の時間を求めることによって検出できる。例えば、スイッチング素子Ｚ３またはＺ４のスイッチオフ時点と、出力共振回路の電流のゼロ通過との間の時間を求めることができる。

フルブリッジ回路の出力電圧と出力共振回路電圧との間の位相φは、スイッチング素子のスイッチ時点と出力共振回路電圧のゼロ通過との間の時間を求めることにより検出できる。例えば、スイッチング素子Ｚ３またはＺ４のスイッチオフ時点と、出力共振回路電圧のゼロ通過との間の時間を求めることができる。

制御周波数はまず位相φに依存して調整ないし変化され、続いて位相Θに依存して調整ないし変化される。

ここでは位相φが所定の値より大きい場合、とりわけ＞９０°であれば制御周波数を低下することができる。さらに位相φが所定の値より小さい場合、とりわけ＜０°であれば制御周波数を上昇することができる。位相が領域０＜φ＜９０°であれば、フルブリッジ回路の電力をデューティ比により調整することができる。周波数変化により所望の動作点（電流のゼロ通過と電圧のゼロ通過が同時である。またはスイッチ時点での電流が所定の値よりも小さい）を調整することができる。これにより逆給電が阻止される。時間間隔ｔ２、ｔ５（上記参照）が回避される。

フルブリッジ回路電圧と共振回路電圧との間の位相φが＞９０°であれば、フルブリッジ回路は過励振領域で駆動される。すなわち出力共振回路の共振周波数よりも高い周波数で駆動される。スイッチング素子の制御周波数を調整することによって、位相φが９０°以下に降下し、したがってフルブリッジ回路が励振領域の下方で駆動されることが保証される。

領域φ＜０°では、適切な動作点を調整することができない。電流は減少するが、デューティ比が小さいため、電流のゼロ通過が電圧のゼロ通過前に行われるか、または電流が最小値後に再上昇する。このことを阻止するために、制御周波数の調整によって位相φ≧０°が保証される。

本発明の方法により、フルブリッジ回路を、構成部材の負荷を非常に少なくして駆動することができる。スイッチオン損失は、そのために常にスイッチング素子が無電圧でスイッチオンするようにすることで回避できる。全体ではスイッチング素子の電流負荷が存在するので、わずかな電力損失が生じる。さらにわずかなスイッチオフ損失だけが発生する。なぜなら一方のハーフブリッジ回路にはスイッチオフ電流が流れ、他方のハーフブリッジ回路では無電流スイッチングだからである。スイッチング素子の電流負荷が小さいので、安価なスイッチング素子を使用することができる。さらにスイッチング素子の冷却のためのコストを低減することができる。

スイッチング素子のスイッチオンオフ時点と、フルブリッジ回路の出力端における電流（出力共振回路の電流）のゼロ通過との間の位相Θを決定することができ、測定された位相Θに依存して制御周波数を変更することができる。この場合、制御周波数は、位相Θが所定の値より大きい場合、例えば＞５°であるときに高めることができ、位相Θが所定の値より小さい場合、例えば＜０°であるときに低くすることができる。このように制御周波数の変化により、スイッチング素子のスイッチオンオフ時点と電流のゼロ通過との関係を調整することができる。

デューティ比を、フルブリッジ回路の出力電圧の目標値に依存して調整することができる。この場合、出力電力の現在の実際値を検出し、出力電力の目標値と比較し、出力電力の実際値が出力電力の目標値よりも小さい場合にはデューティ比を大きくし、出力電力の実際値が出力電力の目標値よりも大きい場合にはデューティ比を小さくする。

出力電力の実際値は、制御周波数をそれぞれ変更した後に測定され、出力電力の目標値と比較される。これにより電力適合と電力制御の時間を近づけることができる。

有利には制御周波数は、制御周波数が位相φに依存して調整され、かつデューティ比が検出された実際電力に依存して調整されて初めて位相Θに依存して調整される。

フルブリッジ回路の電流負荷を、制御周波数が共振回路の共振周波数よりも小さく調整されると小さく維持することができる。これにより、Ｑの小さな出力共振回路では、ハーフブリッジ回路の少なくとも１つのスイッチング素子の負荷を軽減することができる。

電力制御に対しては、フルブリッジ回路から出力される電力を検出することができると有利である。このために、直流電力供給部の電圧を測定すると有利である。この測定からフルブリッジ回路の出力端における電圧レベルが既知になる。この値とスイッチング素子のスイッチング時点から、出力される電力を求めることができる。

しかし位相φ、Θの検出のために、絶対値測定量は必要ない。フルブリッジ出力端における電流と電圧のゼロ通過と、共振回路電圧のゼロ通過を検出すれば十分である。これらのゼロ通過の位置から、位相φ、Θを求めることができる。

本発明のさらに別の特徴および利点は、本発明の実施例に関する以下の説明、本発明を詳細に示した図面、ならびに特許請求の範囲に示されている。個々の特徴は各々それ自体単独で実現してもよいし、あるいは本発明の変形実施例において複数の特徴を任意に組み合わせて実現してもよい。

図面には本発明の有利な実施例が描かれており、以下ではそれらの図面を参照しながら本発明の実施例について詳しく説明する。

負荷を含む出力共振回路が接続されたフルブリッジ回路の回路図である。 位相Θ＞０である時の図１ａの回路に対する電圧経過と電流経過を示す線図である。 位相Θ＝０である時の図１ａの回路に対する電圧経過と電流経過を示す線図である。 位相Θ＜０である時の図１ａの回路に対する電圧経過と電流経過を示す線図である。 フルブリッジ回路の出力電圧と出力共振回路の電流との間の位相、ならびにフルブリッジ回路の出力電圧と出力共振回路電圧との間の位相を示す線図である。 本発明の方法を示すフローチャートである。 本発明の別の方法を示すフローチャートである。

図４には、フルブリッジ回路電圧Ｕｖが示されている。この電圧は実質的に矩形状の経過を有する。さらに出力端Ａ１、Ａ２に印加される出力共振回路電圧Ｕｓが示されている。ここでは、正弦波状の経過を有する出力共振回路電圧Ｕｓが、フルブリッジ回路のスイッチング素子のスイッチオン時点に対してφの位相ずれを有することが分かる。フルブリッジ回路のスイッチング素子のスイッチオン時点と電流のゼロ通過との間の位相は、位相Θである。

本発明の有利な適用領域である誘導加熱装置用の高周波電流供給装置においてスイッチング素子Ｚ１、Ｚ２、Ｚ３、Ｚ４の電流負荷が、出力電圧が同じに留まるときにどのように減少するかを図５を用いて説明する。デューティ比τがブロック１で粗く設定される。ブロック２で種々の測定が実行される。フルブリッジ回路の出力端では、この測定時点で印加される電力Ｐｉｓｔが測定される。さらにフルブリッジ回路電圧Ｕｖと電流のゼロ通過との間の位相Θが検出される。さらにフルブリッジ回路電圧Ｕｖと出力共振回路電圧Ｕｓとの間の位相φが検出される。

位相φ＞９０°であれば（ブロック３）、スイッチング素子Ｚ１−Ｚ４の制御周波数ｆがブロック４で低下される。その後ブロック５で、測定された出力電力Ｐｉｓｔ＞Ｐｓｏｌｌであるか否かが決定される。ここでＰｓｏｌｌは所望の出力電力である。

ブロック３でφが９０°よりも小さいことが検出されると、ブロック６でφ＜０°であるか否かが検査される。φが０°より小さい場合、制御周波数ｆは上昇される（ブロック７）。制御周波数ｆのこの変更の後にもブロック５でＰｉｓｔ＞Ｐｓｏｌｌが検査される。実際に測定された電力Ｐｉｓｔが所望の電力Ｐｓｏｌｌより大きい場合、デューティ比τは縮小される（ブロック８）。実際に測定された電力Ｐｉｓｔが所望の電力Ｐｓｏｌｌより小さい場合、デューティ比τはブロック９で増大される。引き続き新たな測定のためにブロック２にリターンする。

ブロック６での検査でφが０°よりも大きければ、引き続きブロック１０で、測定された電力Ｐｉｓｔ＞Ｐｓｏｌｌが検査される。肯定であればブロック１１でデューティ比τが縮小され、引き続きブロック１３に進む。ブロック１０での比較でＰｉｓｔ＜Ｐｓｏｌｌであれば、デューティ比τは増大される。

引き続きブロック１３では位相Θが評価される。Θ＞５°であれば、制御周波数ｆがブロック４で高められ、引き続きΘ、φ、およびＰｉｓｔがブロック２で新たに測定される。

Θ＜５°であれば、ブロック１５で位相Θ＜０°が検査される。Θが０°より小さい場合、制御周波数ｆは低下され（ブロック１６）、ブロック２にリターンする。ブロック１５でΘ＞０°であることが検出されれば、制御周波数ｆの変化は必要ない。同じようにブロック２で新たな測定が実行される。

図６の変形方法では、ブロック１０１でまずデューティ比τが粗く調整され、これにより所望の出力電力Ｐｓｏｌｌが調整される。ブロック１０２では、Θ、φおよびＰｉｓｔに対する値が検出される。これは例えば絶対量を測定するか、または種々異なる信号のゼロ通過間の時間差を検出することにより行われる。引き続きステップ１０３で、位相φ＞９０°であるか否かが検査される。肯定の場合、ブロック１０４で制御周波数ｆが低下される。続いてステップ１０５で、測定された実際電力Ｐｉｓｔが所定の目標電力Ｐｓｏｌｌより大きいか否かが問い合わされる。肯定の場合、デューティ比τがブロック１０６で縮小され、引き続きブロック１０２にリターンする。ステップ１０５での問い合わせの結果が否定であれば、デューティ比τが増大され、続いてブロック１０２にリターンする。

ステップ１０３での問い合わせで、位相φ＜９０°であれば、ステップ１１８で位相φ＜０°が検査される。肯定の場合、ブロック１０９で制御周波数が上昇され、引き続きブロック１０５に移行する。否定の場合、Θ＞５°であるか否かが検査される。肯定の場合、ブロック１１１で制御周波数が上昇され、引き続きブロック１０５に移行する。否定の場合、Θ＜０°であるか否かが検査される。この問い合わせに肯定であれば、ブロック１１３で周波数は低下される。問い合わせでΘ＞０°であれば、直接ステップ１０５に移行する。

Claims (10)

1. フルブリッジ回路の駆動方法であって、該フルブリッジ回路は交流出力信号を形成し、
   該交流出力信号は、負荷を含む出力共振回路（１０）に供給され、
   フルブリッジ回路のスイッチング素子（Ｚ１−Ｚ４）が、フルブリッジ回路の出力電力を決定するデューティ比（τ）の形成のために制御され、
   前記スイッチング素子（Ｚ１−Ｚ４）の制御周波数は、スイッチング素子（Ｚ１−Ｚ４）のスイッチング損失を低減するために、フルブリッジ回路の出力電圧（Ｕｖ）と出力共振回路（１０）の電流（Ｉ）との間の位相Θ、およびフルブリッジ回路の出力電圧（Ｕｖ）と負荷に印加される出力共振回路電圧（Ｕｓ）との間の位相φに依存して調整され、
   前記制御周波数を調整した後、出力電力の現在の実際値（Ｐｉｓｔ）が測定され、当該出力電力の現在の実際値（Ｐｉｓｔ）と出力電力の目標値（Ｐｓｏｌｌ）との比較に基づいて、前記出力電力の目標値（Ｐｓｏｌｌ）を出力するように、前記デューティ比（τ）を再度調整する、
   ことを特徴とする方法。
2. 請求項１記載の方法において、
   前記出力電力の実際値（Ｐｉｓｔ）が前記出力電力の目標値（Ｐｓｏｌｌ）よりも小さい場合にはデューティ比（τ）が増大され、前記出力電力の実際値（Ｐｉｓｔ）が前記出力電力の目標値（Ｐｓｏｌｌ）よりも大きい場合にはデューティ比（τ）が縮小される、ことを特徴とする方法。
3. 請求項１または２記載の方法において、
   フルブリッジ回路の出力電圧（Ｕｖ）と出力共振回路（１０）の電流（Ｉ）との間の位相Θは、フルブリッジ回路のスイッチング素子のスイッチ時点と、出力共振回路の電流（Ｉ）のゼロ通過との間の時間を求めることによって検出される、ことを特徴とする方法。
4. 請求項１から３までのいずれか一項記載の方法において、
   フルブリッジ回路の出力電圧（Ｕｖ）と負荷（１１）に印加される出力共振回路電圧（Ｕｓ）との間の位相φは、スイッチング素子のスイッチ時点と、出力共振回路電圧（Ｕｓ）のゼロ通過との間の時間を求めることによって検出される、ことを特徴とする方法。
5. 請求項１から４までのいずれか一項記載の方法において、
   制御周波数はまず位相φに依存して調整され、続いて位相Θに依存して調整される、ことを特徴とする方法。
6. 請求項１から５までのいずれか一項記載の方法において、
   位相φが所定の値より大きい場合、制御周波数（ｆ）は低下される、ことを特徴とする方法。
7. 請求項１から６までのいずれか一項記載の方法において、
   位相φが所定の値より小さい場合、制御周波数（ｆ）は上昇される、ことを特徴とする方法。
8. 請求項１から７までのいずれか一項記載の方法において、
   制御周波数が位相φに依存して変化され、かつデューティ比（τ）が検出された実際電力Ｐｉｓｔに依存して調整されて初めて、制御周波数は位相Θに依存して調整される、ことを特徴とする方法。
9. 請求項１から８までのいずれか一項記載の方法において、
   位相Θが所定の値より大きい場合、制御周波数（ｆ）は上昇される、ことを特徴とする方法。
10. 請求項１から９までのいずれか一項記載の方法において、
    位相Θが所定の値より小さい場合、制御周波数（ｆ）は低下される、ことを特徴とする方法。

Images