JP5584227B2 - 携帯型データキャリアのメモリにデータを安全に格納する方法 - Google Patents

携帯型データキャリアのメモリにデータを安全に格納する方法 Download PDF

Info

Publication number
JP5584227B2
JP5584227B2 JP2011535885A JP2011535885A JP5584227B2 JP 5584227 B2 JP5584227 B2 JP 5584227B2 JP 2011535885 A JP2011535885 A JP 2011535885A JP 2011535885 A JP2011535885 A JP 2011535885A JP 5584227 B2 JP5584227 B2 JP 5584227B2
Authority
JP
Japan
Prior art keywords
memory
memory cell
value
values
valid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011535885A
Other languages
English (en)
Other versions
JP2012508917A (ja
Inventor
ランクル,ヴォルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giesecke and Devrient GmbH
Original Assignee
Giesecke and Devrient GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giesecke and Devrient GmbH filed Critical Giesecke and Devrient GmbH
Publication of JP2012508917A publication Critical patent/JP2012508917A/ja
Application granted granted Critical
Publication of JP5584227B2 publication Critical patent/JP5584227B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)

Description

本発明は携帯型データキャリアの多値メモリにデータを安全に格納する方法に関し、多値メモリは、相異なるデータ内容を表す少なくとも3つの値をそれぞれがとり得る、1つまたはいくつかの多値メモリセルを有する。メモリ内のメモリセルのそれぞれの値は有効または無効と定義することができる。
本説明の文脈における携帯型データキャリアは、例えば、ICカード、SIM(加入者識別モジュール)カード、マイクロコントローラ装備キーホルダー(fob)、トークン、等として理解される。携帯型データキャリアのマイクロコントローラは、例えばEEPROMセルまたはフラッシュメモリセルの形態の、不揮発性メモリを備える。そのようなメモリの動作モードは、メモリセル内の電荷の有無の測定に基づく。さらに正確には、この場合、メモリセルのいわゆる浮遊ゲートに取り込まれている電荷の有無が決定される。多値メモリでは、電荷の有無だけでなく、電荷の量も再現可能な態様で決定される。
それを用いてEEPROM/フラッシュメモリセルの内容を変更または消去する、方法が知られている。例えば、高エネルギー光によってメモリセルの浮遊ゲートの電荷を消去することができる。したがって、メモリセルのデータ内容の変更はメモリ全体に対しても、また選択的にいくつかのメモリセルに対しても、行うことができる。したがって、不揮発性メモリを攻撃者が大領域にわたって不正に改竄することが可能である。
不揮発性メモリのデータ内容を不正改竄攻撃に対して保全するため、保護されるべきデータ及び/またはプログラムに対してチェックサムが用いられる。チェックサムとして、例えばCRC(巡回冗長検査)またはハッシュ値が用いられる。定期的に、データ内容の変更により、対応するチェックサムが新たに計算されて格納されなければならない。しかし、この手続きにはいくつかの欠点がある。一方で、チェックサムの計算及び格納には時間が必要である。他方で、多くの書込アクセスにチェックサムは必要ではないから、メモリ全体に対して単一のチェックサムを定めるのでは不十分である。したがって、不揮発性メモリは、それぞれが数多くのメモリセルを有する、相異なるメモリ領域に対して複数のチェックサムを用いて保護される。さらに、攻撃の文脈において、実有効データだけでなく対応するチェックサムも不正に改竄され、よってメモリを管理しているオペレーティングシステムが攻撃によって変更されたデータをもはや認識できなくなる危険もある。
したがって、特許文献1において、機密情報を安全に格納するために、2つの外側の値が格納されたデータ内容に関して無効であると宣言される、多値メモリの使用が提案されている。情報を格納するために、2つの外側の値の間にある値だけが用いられる。この手続きは、メモリセルのデータ内容を不正に改竄しようとすれば多値メモリセルの無効状態の1つに変化が生じ、これは単純な態様で検出して不正改竄であると認識できるという考察に基づく。
米国特許第6331946B1号明細書
本発明の課題は、不正改竄に対する一層改善された保全を可能にする、携帯型データキャリアの多値レベルメモリのデータを格納する方法を提供することである。
上記課題は特許請求項1に記載の特徴を有する方法によって達成される。有益な実施形態は従属請求項に指定される。
本発明にしたがう方法は、携帯型データキャリアの多値メモリにデータを安全に格納するための現在最高の技術に説明される方法よりも進歩している。すなわち、多値メモリは、相異なるデータ内容を表す少なくとも3つの値をそれぞれがとることができ、メモリセルのそれぞれの値が有効または無効と定義される、1つまたはいくつかのメモリセルを有する。本発明にしたがえば、それぞれのメモリセルの値が所要の保全レベルに応じて選択的に有効または無効と定義される態様が提供される。
すなわち、本発明は、多値技術における不揮発性メモリの記憶可能容量の全部は使用しないという、現在最高の技術において知られている考え方に基づく。むしろ、必要な保全レベル、すなわちそれぞれのデータ内容に必要な保護にしたがって定められる保全レベルに応じて、それぞれのメモリセルの値が選択的に有効または無効と定義される。よって、不揮発性メモリの保全性をスケーラブルであるように設計することができる。
詳しくは、それぞれのメモリセルの有効値の無効値に対する比が所要の保全レベルに応じて変えられる。この実施形態においては、最高度の保全レベルが要求される場合には、データ内容の格納に対してメモリセルが1つの有効値しか有しておらず、メモリセルがとり得る他の値は全て無効である。別の実施形態において、所要の保全レベルが最低限度の場合には、データ内容の格納に対してメモリセルの全ての値が有効であり、よってメモリセルの記憶可能容量の全部を使用することができる。
すなわち、本発明にしたがう方法によって、携帯型データキャリアのメモリセルのデータ内容の許容値または禁制値の比を変えることができるようになり、この比は所要保全レベルに応じて変えることができる。この場合は特に、例えば、定められたメモリ内の秘密キーが特に保護され、外部から自由に読み出すことができるデータがほとんどまたは全く保護されない状態でメモリセルに与えられるように、変化はメモリ内でなされる態様が提供され得る。
別の実施形態にしたがえば、多値メモリの1つまたはいくつかのメモリセルに対する有効及び無効の定義は動的にまたは製造過程内で行われる。これは、メモリセルが攻撃で不正に改竄され、よってそれらのメモリセルがいくらかの電荷、したがって何らかのデータ内容を有する場合であっても、どの値、したがってどのデータ態様が個々のメモリセル内で許容または禁制されているかが知られることはない。
具体的な実施形態において、1つまたはいくつかのメモリセルに対する有効及び無効の動的定義は、その出力が決定論的である、表、関数または擬似乱数生成を用いて行うことができ、これは随意に繰り返すことができる。メモリセルからのデータ読出時には特に、該当するメモリに対して表、関数または擬似乱数発生によって許容値が決定される。その後に限って、あるアドレスからのデータの読出が可能になる。よって、携帯型データキャリアの多値メモリにおけるデータ格納において、さらに高められた保全が達成される。
別の実施形態において、多値メモリのメモリセルの読出時に、定義された有効値または無効値にしたがって、許容データ内容または非許容データ内容を表しているか否かがチェックされ、許容データ内容の場合にはその内容が以降の処理に利用可能にされ、非許容データ内容の場合にはメモリセルが不正に改竄されていると結論付けられる態様が提供される。この態様においては、不正に改竄されたデータ内容の無意識の使用を防止することができる。
本発明にしたがう方法の有益な実施形態において、有効値の定義は、消去されていると論理的に宣言されたメモリセルの、ハードウエアに近い、単純な態様での安全な消去の実施に用いられる。この目的のため、消去プロセスにおいて、有効と定義された値は本来無効である値と交換される。したがって、メモリセルのデータ内容は、不正改竄を試みたときに関連する論理的消去宣言がバイパスされ得るとしても、回復させることはできない。
本発明にしたがう方法の別の有益な実施形態において、経時または環境の影響によって生じるメモリセルの物理的変化を補償するために値の選択的有効/無効定義が用いられる。湿度、熱または放射線のような、様々な環境条件によってメモリセルは経時変化をおこす。したがって、もはや個々の値を確実に調節することはできないかあるいは個々の値はひとりでに変化する。変化は永続的であり、通常は、一定の決定論的原理にしたがう。例えば、メモリセルの個々の値を定める電荷は時間の経過とともに減少し、よって電荷によって表されるデータ内容は一見して異なる値に対応する。メモリセルのそのような変化機構が認識された場合には、値の有効/無効定義への潜在的変化原理の適用による、単純な態様でメモリセルの元の状態を再構成または維持することができる。この場合の潜在的変化の認識は外部センサシステムを用いて行うことができる。しかし、これは、例えば複数の隣接メモリをそれぞれのデータ内容の同様の変化についてチェックするように、メモリセル自体を評価することで行うこともできる。そのような変化を補償することにより、一方では「死にかけている」メモリセルをさらに長く用いることが可能になり、同時に、メモリセルがもはや完全には健全ではなく、交換すべきであるという補償信号の実行が可能になる。
以下で、一実施形態を用い、図面を参照して、本発明を詳細に説明する。
通常のメモリセル及び多値メモリセルの可能な状態を比較する表 本発明の基礎をなす手続きを説明する表
本発明の手続きを実施するため、携帯型データキャリア、特にICカードの多値メモリが用いられる。多値メモリは、相異なるデータ内容を表す少なくとも3つの値をそれぞれがとることができる、1つまたはいくつかの多値メモリセルを既知の態様で有する。多値メモリセルの値は英語では「レベル」とも称される。不正改竄に対する改善された保護を提供する方法は、不揮発性多値メモリの記憶可能容量の全ては用いないことに基づく。代わりに、所要保全レベルに応じて、メモリセル毎に有効値または無効値が選択的に定義される。言い換えれば、これは、メモリセル毎に許容データ内容または非許容データ内容が選択的に定義されることを意味する。多値メモリの個々のメモリセルを読み出すときに、先に定義された有効値及び無効値にしたがって、許容データ内容を表しているかまたは非許容データ内容を表しているかがチェックされ、許容データ内容である場合には、その内容が以降の処理、例えば携帯型データキャリアの呼び出しルーチンに転送される。しかし、データ内容が非許容である場合は、メモリセルの内容が不正に改竄されていると推定される。
メモリセルが2つの値(状態)しかとることができない通常のメモリ技術と比較すると、本発明の保護は、攻撃者にとり、不正改竄時に多値メモリの中間状態に到達することは従来のメモリセルが空であるかまたはデータが入っている状態に到達するよりも必要以上に困難であるという状況に基づく。図1は、従来のメモリセル及び4つの可能な値を含む多値メモリセルの内容及びそれぞれに関連付けられる電荷の例が示されている、表を示す。ADRはそれぞれのメモリセルのアドレスの例、‘0x8000’,‘0x8001’,‘0x8002’及び‘0x8003’を表す。INH1は従来のデータ内容を論理表現で例示的に表す。LAD1は従来のメモリセルのデータ内容をそれぞれの電荷に関して表す。LAD1において、例えば、白丸は荷電されていない浮遊ゲートを表し、黒丸は荷電されている浮遊ゲートを表す。INH2は4値メモリセルのデータ内容を論理表現で例示的に表す。LAD2は4値メモリセルのデータ内容をそれぞれの電荷に関して表す。例えば、白の面積に対する黒の面積の比が大きくなるほど、浮遊ゲートの電荷が多くなる。図示される実施形態において、それぞれの多値メモリは1つ毎に、全部で、4つの異なる荷電状態をとり得る。
従来のメモリ技術で、アドレスが‘0x8000’及び‘0x8002’のメモリセルSZは論理値‘0’を有する。対照的に、アドレスが‘0x8001’及び‘0x8003’のメモリセルSZは論理値‘1’を有する。例えば論理値‘0’は荷電していない浮遊ゲートで表される。対応する態様において、論理値‘1’は荷電している浮遊ゲートで表される。しかしこれは、メモリに用いられる論理に依存して、逆にもなり得る。
従来のメモリ技術とは対照的に、多値メモリのメモリセルSZは、2つだけでなく、合計で4つの異なる状態(‘0’,‘1’,‘2’及び‘3’)をとることができ、これらの異なる状態は浮遊ゲートの異なる大きさの荷電によって表される。例えば、アドレスが‘0x8000’のメモリセルSZの論理値‘0’は荷電されていない浮遊ゲートで表される。完全に荷電された浮遊ゲートは、例としてアドレスが‘0x8003’のメモリセルSZで表される、論理値‘3’を表す。アドレスが‘0x8001’及び‘0x8002’のメモリセルはこれらの2つの状態の間にある値を有する。メモリに用いられる論理に依存して、これは逆にもなり得る。
多値メモリに入れられたデータの保全性を高めるため、例えばデータ内容‘1’及び‘2’またはそれぞれに対応する値だけが許容されると定義され、図2による表に‘E’で表される。対照的にデータ内容‘0’及び‘3’は非許容データ内容または非許容値を表す。これは、メモリセル読出時にデータ内容‘0’及び‘3’が決定された場合、それぞれのメモリセルSZ(表1においてアドレスが‘0x8000’及び‘0x8003’のメモリセル)の不正改竄が成功していると推定されることを意味する。図2にはさらに、許容データ内容を表す許容値が読み出されるが、非許容値は以降のいかなる処理にもかけられないことが示される。これは、実行されるべき動作AKTがMまたはRで表されている、表の最下行に簡略に表される。Mは不正改竄されたメモリセルを表し、そのデータ内容が以降全く処理されないが、例えば携帯型データキャリアのオペレーティングシステムによっては特別な態様で扱われる。Rは不正改竄されていないメモリセルを表し、そのデータ内容は読み出されて、以降の処理にかけられる。
いくつかの値またはデータ内容の使用制限は、実際上、利用できるメモリを減少させる。しかし、これは保全性の実質的な向上にリンクされる。本発明により、特に不揮発性メモリの保全性をスケーラブルにすることが可能になる。最高度の保全性が要求される場合、例えば、メモリセルが有効値を1つしかもたないと定義することができる。対照的に、要求される保全性が最低限度の場合、メモリセルの全ての値がそれぞれのデータ内容に対して有効であると定義することができる。この変化は完全に多値メモリ内で行うことができ、よって秘密キーまたはその他の機密情報を特に保護することができる。対照的に、携帯型データキャリアの多値メモリの外部から自由に読み出せるデータは、それらがほとんどまたは全く保護されないような態様で格納することができる。
メモリセルの有効値及び無効値の固定された定義の変形において、不揮発性メモリのいくつかの領域、すなわちメモリセルに対して動的に定義を行う態様が提供される。ある変更、したがってあるデータ内容を含むような態様で攻撃者がメモリセルを不正改竄することが可能であったとしても、それぞれのメモリセルにおいてどのデータ内容が許容あるいは禁制であるかが攻撃者にはわからない。
別の変形において、メモリセル毎に個別に有効な値またはデータ内容及び無効な値またはデータ内容を定義する態様が提供される。この定義は、その出力が決定論的であり、したがって随意に繰り返すことができる、表、関数または擬似乱数発生器によって行うことができる。そのように保護されたメモリからデータを読み出す場合、それぞれのメモリセルの1つ毎、すなわちそれぞれのメモリアドレス毎に対する許容データ内容は、例えば、擬似乱数発生器によって決定されなければならない。その後に限って、そのメモリアドレスに関連付けられたメモリセルからのデータ内容の読出しが可能になる。
さらに、動的でメモリセル個別の有効値及び無効値の定義を、さらにIC個別態様で、実施することが可能である。携帯型データキャリアの製造時、特にその初期化及び個人化時に、データ内容をローディングする前に、例えばIC個別態様でランダムに擬似乱数発生器のパラメータを定めることができる。次いで、擬似乱数発生器によって発生された値を用いて、データを不揮発性メモリにローディングすることができる。
メモリセルからの読出プロセスに対して可能なアルゴリズムは:
1.初めにアドレスがXのメモリセルのデータ内容DIが読み出される;
2.アドレスがXのメモリセル許容データ内容eDIが決定される;
3.データ内容DIが許容データ内容eDIの領域にあるか否かがチェックされる。これが成立すれば、データ内容DIは不正改竄されていないと見なされ、呼び出しルーチンに送られる。データ内容が許容データ内容eDIの領域にない場合は、データ内容DIが不正改竄されていると推定される。対応手段がオペレーティングシステムによって開始される;
のようにすることができる。
多値メモリセルのいくつかの値だけを有効と定義するための上述した手続きは、多値メモリセルの、ハードウエアに近い、安全な消去を実施するためにも用いることができる。この目的のため、消去プロセスにおいてそれまでは有効と定義された値が無効値と交換される。例えば、図2に示される表において、‘E’で表される許容状態が‘NE’で表される非許容状態に変えられ、‘E’を‘NE’で置き換えることによって許容状態が非許容状態に変えられる[原文のまま]。この場合、メモリセルは未だ読み出すことができるが、役に立たないデータ内容が得られる。消去をシミュレートするための値の再定義は、メモリの可能な状態の数が大きくなるほど、一層有効になる。
値はメモリセルの相異なる物理的状態を表すから、メモリセルの一般的な時間起因の物理的変化を補償するために用いることもできる。メモリセルは、湿度、熱または放射線のような様々な環境条件によって、経時変化する。時間が経過するにしたがい、これは機能の低下をもたらす[原文のまま]。定常的に、いつかは、個々の値はもはや確実には調節することができなくなるか、あるいは個々の値はひとりでに変化してしまう。しかし、通常、変化した機能は永続的であり、一定の決定論的原理にしたがう。例えば、時間が経過するにしたがって、メモリセルの記憶能力は変化し、これは個々の値の減衰に対応し、よって電荷によって表される値は一見して異なるデータ内容に対応する。図2に示されるような、適する有効性表の定義により、1つまたはいくつかの、メモリセルの変化した機能は補償することができる。そのような有効性表は、例えば、2つの許容状態‘E’のそれぞれの間に少なくとも1つの非許容状態‘NE’を有することができるであろう。変化した機能があり得ることを考慮すれば、例えば非許容状態‘NE’が存在する場合、続いてさらに高い許容状態‘E’が実値としてとられるはずであり、よってメモリセルの値が低下している状況を考慮して、補償を行うことができる。補償の実施は当然さらに複雑な機構にしたがってなされ得る。補償により、メモリセルがもはや完全には健全ではないとしても、そのようなメモリセルをまだ少なくともある程度は使用し続けることができる。便宜上、補償が行われる状況は、メモリセルを交換するかまたは使用から外すことができるように、適する出力手段によって示される。
補償可能な時間起因または環境起因の変化がメモリセルにおこっているか否かを判定するため、隣接メモリセルのブロックを、隣接メモリセルが何らかの同様の変化を有しているかまたはあるパターンにしたがって変化しているかどうかについて、簡単な態様でチェックすることができる。あるいは、時間起因または環境起因の変化の判定は別個のセンサを用いて行うことができる。
本発明の手続きによって、携帯型データキャリアの多値メモリにデータを、チェックサムをさらに用いる必要なしに、不正改竄防止態様で、格納することが可能になる。本方法は多値メモリセルでの有効メモリ技術の使用に基づく。本方法は簡単な態様で、また現用オペレーティングシステムに少々手を加えるだけで、用いることができる。

Claims (8)

  1. 携帯型データキャリアの多値メモリにデータを安全に格納する方法であって、前記多値レベルメモリが、相異なるデータ内容を表す少なくとも3つの値をそれぞれがとり得る、1つまたはいくつかの多値メモリセルを有し、メモリセルのそれぞれの値が有効または無効と定義されそれぞれのメモリセルの前記値が所要の保全レベルに応じて選択的に有効または無効と定義される方法において、
    前記多値メモリの前記1つまたはいくつかのメモリセルについての有効値及び無効値の前記定義が動的に行われることを特徴とする方法。
  2. それぞれのメモリセルの無効値数に対する有効値数の比が前記所要保全レベルに応じて変えられることを特徴とする請求項1に記載の方法。
  3. 最高度の所要保全レベルにおいては、前記メモリセルが有効値を1つしか有していないことを特徴とする請求項1または2に記載の方法。
  4. 最低限度の所要保全レベルにおいては、前記メモリセルの全ての値が有効であることを特徴とする請求項1から3のいずれか1項に記載の方法。
  5. 前記1つまたはいくつかのメモリセルについての有効値及び無効値の前記動的定義が、その出力が決定論的である、表、関数または擬似乱数発生器を用いて行われることを特徴とする請求項1から4のいずれか1項に記載の方法。
  6. メモリセルからのデータの読出し時に、前記表、前記関数または前記擬似乱数発生器によって、許容値が、注目する前記メモリセルについて決定されることを特徴とする請求項に記載の方法。
  7. 多値メモリのメモリセルの読出し時に、読み出されたデータ内容が許容データ内容または非許容データ内容のいずれを表すかが、前記定義された有効値及び無効値にしたがって、チェックされ、許容データ内容である場合には前記データ内容が以降の処理に利用可能であるとされ、非許容データ内容である場合には前記メモリセルが不正改竄されていると結論付けられることを特徴とする請求項1からのいずれか1項に記載の方法。
  8. 前記全てのメモリセルにおいて、2つの許容値のそれぞれの間に少なくとも1つの非許容値が存在する場合に、あるメモリセルについて時間起因または環境起因の変化が判定された場合、無効値が前記メモリセルに与えられていれば、後続のさらに高い許容値が実値として推定されることを特徴とする請求項1からのいずれか1項に記載の方法。
JP2011535885A 2008-11-17 2009-08-20 携帯型データキャリアのメモリにデータを安全に格納する方法 Active JP5584227B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102008057681.6 2008-11-17
DE102008057681A DE102008057681B3 (de) 2008-11-17 2008-11-17 Verfahren zum sicheren Speichern von Daten in einem Speicher eines tragbaren Datenträgers
PCT/EP2009/006049 WO2010054709A1 (de) 2008-11-17 2009-08-20 Verfahren zum sicheren speichern von daten in einem speicher eines tragbaren datenträgers

Publications (2)

Publication Number Publication Date
JP2012508917A JP2012508917A (ja) 2012-04-12
JP5584227B2 true JP5584227B2 (ja) 2014-09-03

Family

ID=41258544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011535885A Active JP5584227B2 (ja) 2008-11-17 2009-08-20 携帯型データキャリアのメモリにデータを安全に格納する方法

Country Status (8)

Country Link
US (1) US8838925B2 (ja)
EP (1) EP2359300B1 (ja)
JP (1) JP5584227B2 (ja)
KR (1) KR101590214B1 (ja)
CN (1) CN102216938B (ja)
DE (1) DE102008057681B3 (ja)
ES (1) ES2407644T3 (ja)
WO (1) WO2010054709A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9424930B2 (en) * 2010-09-15 2016-08-23 Sandisk Technologies Llc Apparatus, system, and method for non-volatile storage element programming
JP5686698B2 (ja) * 2011-08-05 2015-03-18 ルネサスエレクトロニクス株式会社 半導体装置
US9478271B2 (en) * 2013-03-14 2016-10-25 Seagate Technology Llc Nonvolatile memory data recovery after power failure
US9285894B1 (en) * 2013-05-24 2016-03-15 Amazon Technologies, Inc. Multi-path reduction for optical time-of-flight

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5282247A (en) * 1992-11-12 1994-01-25 Maxtor Corporation Apparatus and method for providing data security in a computer system having removable memory
AU1265195A (en) * 1993-12-06 1995-06-27 Telequip Corporation Secure computer memory card
JP3200012B2 (ja) * 1996-04-19 2001-08-20 株式会社東芝 記憶システム
AUPO799197A0 (en) * 1997-07-15 1997-08-07 Silverbrook Research Pty Ltd Image processing method and apparatus (ART01)
US7873837B1 (en) * 2000-01-06 2011-01-18 Super Talent Electronics, Inc. Data security for electronic data flash card
US7631195B1 (en) * 2006-03-15 2009-12-08 Super Talent Electronics, Inc. System and method for providing security to a portable storage device
US6757832B1 (en) * 2000-02-15 2004-06-29 Silverbrook Research Pty Ltd Unauthorized modification of values in flash memory
US7146644B2 (en) * 2000-11-13 2006-12-05 Digital Doors, Inc. Data security system and method responsive to electronic attacks
US7313825B2 (en) * 2000-11-13 2007-12-25 Digital Doors, Inc. Data security system and method for portable device
JP4082482B2 (ja) * 2000-12-11 2008-04-30 株式会社ルネサステクノロジ 記憶システムおよびデータ処理システム
JP3631463B2 (ja) * 2001-12-27 2005-03-23 株式会社東芝 不揮発性半導体記憶装置
US6968460B1 (en) * 2001-05-10 2005-11-22 Advanced Micro Devices, Inc. Cryptographic randomness register for computer system security
DE60127125D1 (de) * 2001-09-28 2007-04-19 St Microelectronics Srl Verfahren zum Speichern und Lesen von Daten in einem nichtflüchtigen Mehrpegelspeicher mit einer nichtbinären Anzahl von Pegeln und dazugehörige Schaltungsarchitektur
US7203874B2 (en) * 2003-05-08 2007-04-10 Micron Technology, Inc. Error detection, documentation, and correction in a flash memory device
JP2004350214A (ja) * 2003-05-26 2004-12-09 Hitachi Ltd コンテンツ配信サーバ及び端末並びにプログラム
JP2005056305A (ja) * 2003-08-07 2005-03-03 Matsushita Electric Ind Co Ltd メモリ領域に分割領域を持つ情報記憶装置
JP2008020937A (ja) * 2004-10-29 2008-01-31 Matsushita Electric Ind Co Ltd 不揮発性記憶装置
US7308525B2 (en) * 2005-01-10 2007-12-11 Sandisk Il Ltd. Method of managing a multi-bit cell flash memory with improved reliablility and performance
JP4647446B2 (ja) * 2005-09-20 2011-03-09 富士通株式会社 半導体記憶装置
US20080104709A1 (en) * 2006-09-29 2008-05-01 Verus Card Services System and method for secure data storage
JP2008090519A (ja) * 2006-09-29 2008-04-17 Toshiba Corp 記憶装置
US8166267B2 (en) * 2006-12-26 2012-04-24 Sandisk Technologies Inc. Managing a LBA interface in a direct data file memory system
US7668012B2 (en) * 2007-10-31 2010-02-23 Micron Technology, Inc. Memory cell programming

Also Published As

Publication number Publication date
CN102216938B (zh) 2015-03-18
EP2359300A1 (de) 2011-08-24
US20110225383A1 (en) 2011-09-15
CN102216938A (zh) 2011-10-12
WO2010054709A1 (de) 2010-05-20
ES2407644T3 (es) 2013-06-13
KR20110095299A (ko) 2011-08-24
EP2359300B1 (de) 2013-03-06
JP2012508917A (ja) 2012-04-12
KR101590214B1 (ko) 2016-01-29
US8838925B2 (en) 2014-09-16
DE102008057681B3 (de) 2009-12-10

Similar Documents

Publication Publication Date Title
JP3941964B2 (ja) 半導体メモリーセルに保存されたデータを保護するための方法と装置
JP5584227B2 (ja) 携帯型データキャリアのメモリにデータを安全に格納する方法
CN110020561B (zh) 半导体装置和操作半导体装置的方法
FR2977694A1 (fr) Microprocesseur protege contre un debordement de pile
US20060155882A1 (en) Integrity control for data stored in a non-volatile memory
KR100593651B1 (ko) 부정 독출을 방지한 불휘발성 메모리
US10296738B2 (en) Secure integrated-circuit state management
CN109901793A (zh) 存储器安全装置及其方法
CN1577628A (zh) 防止非法拷贝的半导体存储器
Poudel et al. Flashmark: Watermarking of NOR flash memories for counterfeit detection
US20230176746A1 (en) Validity of information stored in memory devices
CN114981811A (zh) 用于软件安全的装置和方法
EP3822838B1 (en) Method and apparatus for improved code authentication between socs and re-writable memory
JP2007087455A (ja) 半導体記憶装置
US20230176767A1 (en) Interfacing with memory devices
JP2003203012A (ja) マイクロコンピュータ装置
US7904839B2 (en) System and method for controlling access to addressable integrated circuits
FR2864658A1 (fr) Controle d'acces aux donnees par verification dynamique des references licites
US6708890B2 (en) Circuit configuration and method for authenticating the content of a memory area
CN112287358A (zh) 一种芯片安全防御方法和系统
is also Vulnerable Heap... Hop!
FR2953976A1 (fr) Procede d'effacement d'un plan memoire
JP2016174254A (ja) 電子装置ネットワークにおける物理的チップ認証方式
FR2983623A1 (fr) Procede d'effacement d'un plan memoire
JP2007059007A (ja) 不揮発性半導体記憶装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140527

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140624

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140717

R150 Certificate of patent or registration of utility model

Ref document number: 5584227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250