JP5583195B2

JP5583195B2 - 単位電池電圧調整装置

Info

Publication number: JP5583195B2
Application number: JP2012255143A
Authority: JP
Inventors: 満文後藤
Original assignee: Mitsubishi Heavy Industries Ltd
Current assignee: Mitsubishi Heavy Industries Ltd
Priority date: 2012-11-21
Filing date: 2012-11-21
Publication date: 2014-09-03
Anticipated expiration: 2032-11-21
Also published as: JP2014103805A

Description

本発明は、直列に接続された複数の単位電池に係る単位電池電圧調整装置に関する。

複数の単位電池（セル）を直列に接続した組電池においてセル間の電圧のバラツキを解消するためのセル電圧バランス装置として、例えば特許文献１が知られている。特許文献１に記載のセル電圧バランス装置では、セル毎に複数の放電回路を並列に設け、セルの電圧とバランス動作開始電圧との差が大である程、多数の放電回路を使用してセルからの放電を行っている。

特開２００８−１２３８６８号公報

しかし、上述した従来のセル電圧バランス装置では、セル毎に複数の放電回路を有するために回路規模が大きくなるという課題がある。例えば移動体に組電池と共に実装されるセル電圧バランス装置では、小型化や軽量化が要求されるので、できる限り実装面積や部品点数を減らすことが好ましい。

本発明は、このような事情を考慮してなされたもので、セル間の電圧の均等化を迅速に行うと共に回路規模を縮小できるセル（単位電池）電圧調整装置を提供することを課題とする。

上記課題を解決するために、本発明の第１の形態は、直列に接続された複数の単位電池のうち、隣接する２つの単位電池同士が１つの組のみに属するように構成された組毎に２つずつ設けられて、２つの単位電池のいずれか一方に接続された場合に、当該接続された側の単位電池を放電させる、スイッチ及び抵抗から成る複数の主抵抗回路と、複数の単位電池のうち、電圧が最も低い単位電池には主抵抗回路が接続されないように、それよりも電圧が高い単位電池には１つの主抵抗回路が接続されるように、それよりも更に電圧が高い単位電池には２つの主抵抗回路が接続されるように、主抵抗回路のスイッチを切替制御する制御部とを備える。

前記複数の単位電池のうち、いずれか１つの単位電池を放電させる、スイッチ及び抵抗から成る副抵抗回路を更に備え、前記制御部は、前記複数の単位電池のうち、電圧が最も低い単位電池には前記主抵抗回路及び前記副抵抗回路のいずれも接続されないように、それよりも電圧が高い単位電池には前記主抵抗回路のみが接続されるように、それよりも更に電圧が高い単位電池には前記主抵抗回路及び前記副抵抗回路が接続されるように、前記主抵抗回路及び前記副抵抗回路のスイッチを切替制御するようにしてもよい。

本発明によれば、セル間の電圧の均等化を迅速に行うと共に回路規模を縮小できるという効果が得られる。

本発明の第１実施形態に係るセル電圧調整装置を適用した電池監視回路１００の回路構成図である。図１に示す電池監視回路１００の動作例を示す説明図である。本発明の第２実施形態に係るセル電圧調整装置を適用した電池監視回路２００の回路構成図である。図３に示す電池監視回路２００の動作例を示す説明図である。本発明の第３実施形態に係るセル電圧調整装置を適用した電池監視回路３００の回路構成図である。図５に示す電池監視回路３００の動作例を示す説明図である。本発明に係る実施例を説明するための説明図である。

以下、図面を参照し、本発明の各実施形態について説明する。

［第１実施形態］
図１は、本発明の第１実施形態に係るセル電圧調整装置を適用した電池監視回路１００の回路構成図である。第１実施形態では、図１に示されるように、組電池の構成例として、４個のセル（単位電池）１ａ，１ｂ，１ｃ，１ｄが直列に接続されているものを挙げて、説明する。

図１において、電池監視回路１００は、４個のスイッチ２ａ，２ｂ，２ｃ，２ｄと４個の抵抗３ａ，３ｂ，３ｃ，３ｄとアナログ−デジタル信号変換器４とＣＰＵ（中央演算処理装置）５とトランシーバ６を備える。スイッチ２ａの一方の被選択端子Ｐ１はセル１ａの正極に接続されている。スイッチ２ａのもう一方の被選択端子Ｐ２はセル１ｂの負極に接続されている。スイッチ２ａの選択端子Ｐ３は抵抗３ａの一方の端子に接続されている。抵抗３ａのもう一方の端子はセル１ａの負極およびセル１ｂの正極に接続されている。

スイッチ２ｂの一方の被選択端子Ｐ１はセル１ａの正極に接続されている。スイッチ２ｂのもう一方の被選択端子Ｐ２はセル１ｂの負極に接続されている。スイッチ２ｂの選択端子Ｐ３は抵抗３ｂの一方の端子に接続されている。抵抗３ｂのもう一方の端子はセル１ａの負極およびセル１ｂの正極に接続されている。

スイッチ２ｃの一方の被選択端子Ｐ１はセル１ｃの正極に接続されている。スイッチ２ｃのもう一方の被選択端子Ｐ２はセル１ｄの負極に接続されている。スイッチ２ｃの選択端子Ｐ３は抵抗３ｃの一方の端子に接続されている。抵抗３ｃのもう一方の端子はセル１ｃの負極およびセル１ｄの正極に接続されている。

スイッチ２ｄの一方の被選択端子Ｐ１はセル１ｃの正極に接続されている。スイッチ２ｄのもう一方の被選択端子Ｐ２はセル１ｄの負極に接続されている。スイッチ２ｄの選択端子Ｐ３は抵抗３ｄの一方の端子に接続されている。抵抗３ｄのもう一方の端子はセル１ｃの負極およびセル１ｄの正極に接続されている。

アナログ−デジタル信号変換器４は、セル１ａ，１ｂ，１ｃ，１ｄの正極および負極と接続されている。また、アナログ−デジタル信号変換器４はＣＰＵ５と接続されている。また、ＣＰＵ５は、スイッチ２ａ，２ｂ，２ｃ，２ｄの制御端子と接続されている。また、ＣＰＵ５はトランシーバ６と接続されている。また、トランシーバ６は、通信ネットワーク７に接続されている。

ＣＰＵ５には、アナログ−デジタル信号変換器４を介して各セル１ａ，１ｂ，１ｃ，１ｄの電圧値が入力される。ＣＰＵ５は各セル１ａ，１ｂ，１ｃ，１ｄの電圧値に基づいて各スイッチ２ａ，２ｂ，２ｃ，２ｄを制御する。ＣＰＵ５は、トランシーバ６により、通信ネットワーク７に接続されるサーバ装置へ電池監視データを送信する。

図２は、図１に示す電池監視回路１００の動作例を示す説明図である。図２の動作例では、スイッチ２ａの被選択端子Ｐ１が選択されることによって、抵抗３ａがセル１ａと直列に接続される、セル１ａに対する放電回路ＬＰ１が構成されている。また、スイッチ２ｃの被選択端子Ｐ１が選択されることによって、抵抗３ｃがセル１ｃと直列に接続される、セル１ｃに対する放電回路ＬＰ２が構成されている。また、スイッチ２ｄの被選択端子Ｐ１が選択されることによって、抵抗３ｄがセル１ｃと直列に接続される、セル１ｃに対する放電回路ＬＰ３が構成されている。

この図２の動作例では、セル１ａに対しては一の放電回路ＬＰ１が構成されるが、セル１ｃに対しては二つの放電回路ＬＰ２，ＬＰ３が構成される。これにより、セル１ｃの放電速度をセル１ａよりも速くすることができる。したがって、セル１ａよりもセル１ｃの方が高い電圧である場合に、セル１ｃの放電速度をセル１ａよりも速くすることで、セル１ａとセル１ｃの電圧を両者よりも低い電圧（例えばセル１ｂの電圧）に迅速に合わせることができる。

さらに、一の放電回路として例えばスイッチ２ａと抵抗３ａから成る放電回路は、スイッチ２ａにおいて、被選択端子Ｐ１が選択されればセル１ａに対する放電回路ＬＰ１（図２）となるが、もう一方の被選択端子Ｐ２が選択されれば、抵抗３ａがセル１ｂと直列に接続される、セル１ｂに対する放電回路となる。他の放電回路「スイッチ２ｂと抵抗３ｂの組」、「スイッチ２ｃと抵抗３ｃの組」及び「スイッチ２ｄと抵抗３ｄの組」も同様に、スイッチ２ｂ，２ｃ，２ｄの切替によって、「スイッチ２ｂと抵抗３ｂの組」はセル１ａ又は１ｂの放電回路として使用でき、「スイッチ２ｃと抵抗３ｃの組」及び「スイッチ２ｄと抵抗３ｄの組」はセル１ｃ又は１ｄの放電回路として使用できる。

このように第１実施形態によれば、一の放電回路を二つのセルに対して切り替えて使用することができる。これにより、セル毎に複数の放電回路を備えなくとも、一のセルに対して二つの放電回路を使用することができるので、セル間の電圧の均等化を迅速に行うと共に回路規模を縮小できる。

なお、ＣＰＵ５に対しては、電圧値が大きいセルから順番に二つの放電回路を使用しセル間の電圧の均等化を行うように、プログラミングすればよい。

また、図１に示す第１実施形態では、セル電圧調整装置は、スイッチ２ａ，２ｂ，２ｃ，２ｄと抵抗３ａ，３ｂ，３ｃ，３ｄとアナログ−デジタル信号変換器４とＣＰＵ５を有する。

［第２実施形態］
図３は、本発明の第２実施形態に係るセル電圧調整装置を適用した電池監視回路２００の回路構成図である。第２実施形態では、図３に示されるように、第１実施形態と同様に組電池の構成例として、４個のセル１ａ，１ｂ，１ｃ，１ｄが直列に接続されているものを挙げて、説明する。

図３において、電池監視回路２００は、６個のスイッチ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ−１，１０ｅ−２と５個の抵抗３ａ，３ｂ，３ｃ，３ｄ，３ｅとアナログ−デジタル信号変換器４とＣＰＵ５とトランシーバ６を備える。スイッチ１０ａの一方の端子はセル１ａの正極に接続されている。スイッチ１０ａのもう一方の端子は抵抗３ａの一方の端子に接続されている。抵抗３ａのもう一方の端子はセル１ａの負極に接続されている。

スイッチ１０ｂの一方の端子はセル１ｂの正極に接続されている。スイッチ１０ｂのもう一方の端子は抵抗３ｂの一方の端子に接続されている。抵抗３ｂのもう一方の端子はセル１ｂの負極に接続されている。

スイッチ１０ｃの一方の端子はセル１ｃの正極に接続されている。スイッチ１０ｃのもう一方の端子は抵抗３ｃの一方の端子に接続されている。抵抗３ｃのもう一方の端子はセル１ｃの負極に接続されている。

スイッチ１０ｄの一方の端子はセル１ｃの正極に接続されている。スイッチ１０ｄのもう一方の端子は抵抗３ｄの一方の端子に接続されている。抵抗３ｄのもう一方の端子はセル１ｄの負極に接続されている。

スイッチ１０ｅ−１において、被選択端子Ｐ１はセル１ａの正極に、被選択端子Ｐ２はセル１ｂの正極に、被選択端子Ｐ３はセル１ｃの正極に、被選択端子Ｐ４はセル１ｄの正極に、それぞれ接続されている。スイッチ１０ｅ−１の選択端子Ｐ５は抵抗３ｅの一方の端子に接続されている。

スイッチ１０ｅ−２において、被選択端子Ｐ１はセル１ａの負極に、被選択端子Ｐ２はセル１ｂの負極に、被選択端子Ｐ３はセル１ｃの負極に、被選択端子Ｐ４はセル１ｄの負極に、それぞれ接続されている。スイッチ１０ｅ−２の選択端子Ｐ５は抵抗３ｅのもう一方の端子に接続されている。

アナログ−デジタル信号変換器４は、セル１ａ，１ｂ，１ｃ，１ｄの正極および負極と接続されている。また、アナログ−デジタル信号変換器４はＣＰＵ５と接続されている。また、ＣＰＵ５は、スイッチ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ−１，１０ｅ−２の制御端子と接続されている。また、ＣＰＵ５はトランシーバ６と接続されている。また、トランシーバ６は、通信ネットワーク７に接続されている。

ＣＰＵ５には、アナログ−デジタル信号変換器４を介して各セル１ａ，１ｂ，１ｃ，１ｄの電圧値が入力される。ＣＰＵ５は各セル１ａ，１ｂ，１ｃ，１ｄの電圧値に基づいて各スイッチ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ−１，１０ｅ−２を制御する。ＣＰＵ５は、トランシーバ６により、通信ネットワーク７に接続されるサーバ装置へ電池監視データを送信する。

図４は、図３に示す電池監視回路２００の動作例を示す説明図である。図４の動作例では、スイッチ１０ｃがオンされることによって、抵抗３ｃがセル１ｃと直列に接続される、セル１ｃに対する放電回路ＬＰ１０が構成されている。また、スイッチ１０ｅ−１，１０ｅ−２の両方の被選択端子Ｐ３が選択されることによって、抵抗３ｅがセル１ｃと直列に接続される、セル１ｃに対する放電回路ＬＰ１１が構成されている。

この図４の動作例では、セル１ｃに対して二つの放電回路ＬＰ１０，ＬＰ１１が構成される。これにより、セル１ｃの放電速度を他のセルよりも速くすることができる。したがって、他のいずれかのセルよりもセル１ｃの方が高い電圧である場合に、セル１ｃの放電速度を該他のセルよりも速くすることで、該他のセルとセル１ｃの電圧を両者よりも低い電圧に迅速に合わせることができる。

このように第２実施形態によれば、スイッチ１０ｅ−１，１０ｅ−２によって抵抗３ｅをいずれか一のセルと直列に接続することにより、該一のセルに対して最大二つの放電回路を使用することができる。これにより、セル毎に複数の放電回路を備えなくとも、一のセルに対して二つの放電回路を使用することができるので、セル間の電圧の均等化を迅速に行うと共に回路規模を縮小できる。

また、図３に示す第２実施形態では、セル電圧調整装置は、スイッチ１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ−１，１０ｅ−２と抵抗３ａ，３ｂ，３ｃ，３ｄ，３ｅとアナログ−デジタル信号変換器４とＣＰＵ５を有する。

［第３実施形態］
図５は、本発明の第３実施形態に係るセル電圧調整装置を適用した電池監視回路３００の回路構成図である。第３実施形態では、図５に示されるように、第１および第２実施形態と同様に組電池の構成例として、４個のセル１ａ，１ｂ，１ｃ，１ｄが直列に接続されているものを挙げて、説明する。

図５に示される電池監視回路３００は、図１の第１実施形態と図３の第２実施形態を組み合わせた構成となっている。図５において図１、図３の各部に対応する部分には同一の符号を付け、その説明を省略する。図５においてＣＰＵ５は、各セル１ａ，１ｂ，１ｃ，１ｄの電圧値に基づいて各スイッチ２ａ，２ｂ，２ｃ，２ｄ，１０ｅ−１，１０ｅ−２を制御する。

図６は、図５に示す電池監視回路３００の動作例を示す説明図である。図６の動作例では、スイッチ２ａの被選択端子Ｐ１が選択されることによって、抵抗３ａがセル１ａと直列に接続される、セル１ａに対する放電回路ＬＰ１が構成されている。また、スイッチ２ｃの被選択端子Ｐ１が選択されることによって、抵抗３ｃがセル１ｃと直列に接続される、セル１ｃに対する放電回路ＬＰ２が構成されている。また、スイッチ２ｄの被選択端子Ｐ１が選択されることによって、抵抗３ｄがセル１ｃと直列に接続される、セル１ｃに対する放電回路ＬＰ３が構成されている。

また、スイッチ１０ｅ−１，１０ｅ−２の両方の被選択端子Ｐ３が選択されることによって、抵抗３ｅがセル１ｃと直列に接続される、セル１ｃに対する放電回路ＬＰ１１が構成されている。

この図２の動作例では、セル１ａに対しては一の放電回路ＬＰ１が構成されるが、セル１ｃに対しては三つの放電回路ＬＰ２，ＬＰ３，ＬＰ１１が構成される。これにより、セル１ｃの放電速度をセル１ａよりも速くすることができる。したがって、セル１ａよりもセル１ｃの方が高い電圧である場合に、セル１ｃの放電速度をセル１ａよりも速くすることで、セル１ａとセル１ｃの電圧を両者よりも低い電圧（例えばセル１ｂの電圧）に迅速に合わせることができる。

このように第３実施形態によれば、第１実施形態と第２実施形態を組み合わせることにより、一のセルに対して最大三つの放電回路を使用することができる。これにより、セル毎に複数の放電回路を備えなくとも、一のセルに対して二つ又は三つの放電回路を使用することができるので、セル間の電圧の均等化を迅速に行うと共に回路規模を縮小できる。

また、図５に示す第３実施形態では、セル電圧調整装置は、スイッチ２ａ，２ｂ，２ｃ，２ｄ，１０ｅ−１，１０ｅ−２と抵抗３ａ，３ｂ，３ｃ，３ｄ，３ｅとアナログ−デジタル信号変換器４とＣＰＵ５を有する。

図７は本発明に係る実施例を説明するための説明図である。図７の実施例において、組電池は、図１に示されるように、４個のセル１ａ（以下、セルＡと称する），１ｂ（以下、セルＢと称する），１ｃ（以下、セルＣと称する），１ｄ（以下、セルＤと称する）が直列に接続されている。各セルＡ，Ｂ，Ｃ，Ｄの電圧は、セルＢが最小電圧であり、セルＡはセルＢよりも６０ｍＶ高く、セルＣはセルＢよりも４０ｍＶ高く、セルＤはセルＢよりも２０ｍＶ高くなっている。この状態からセルＡ，Ｂ，Ｃ，Ｄ間の電圧の均等化を図る。このため、セルＡ，Ｃ，Ｄの電圧をセルＢの電圧に等しくするように、セルＡ，Ｃ，Ｄから放電させる。

前提条件として、第１実施形態および第２実施形態に係る抵抗３ａ，３ｂ，３ｃ，３ｄを使用した一つの放電回路当りの放電速度を１ｍＶ／分とする。また、第２実施形態に係る抵抗３ｅを使用した一つの放電回路当りの放電速度を２ｍＶ／分とする。
（ケース１）ケース１は本発明との比較のための例であり、セルＡ，Ｃ，Ｄに対して各一つの放電回路（放電速度は１ｍＶ／分とする）を使用する場合。
この場合、各セルＡ，Ｃ，Ｄの放電時間は以下となる。
・セルＡの放電時間：６０分＝６０ｍＶ／（１ｍＶ／分）
・セルＣの放電時間：４０分＝４０ｍＶ／（１ｍＶ／分）
・セルＤの放電時間：２０分＝２０ｍＶ／（１ｍＶ／分）
したがって、セル間の電圧の均等化に要するセルバランス時間は６０分である。

（ケース２）図１の第１実施形態において、セルＡに対して二つの放電回路（抵抗３ａ，３ｂ）を使用し、セルＣに対して初めに一つの放電回路（抵抗３ｃ）を使用し次いで二つの放電回路（抵抗３ｃ，３ｄ）を使用し、セルＤに対して一つの放電回路（抵抗３ｄ）を使用する場合。
この場合、各セルＡ，Ｃ，Ｄの放電時間は以下となる。
・セルＡの放電時間：３０分＝６０ｍＶ／（２×（１ｍＶ／分））
・セルＣの放電時間：３０分＝「２０分：２０ｍＶ／（１ｍＶ／分）」＋「１０分：残２０ｍＶ／（２×（１ｍＶ／分））」
・セルＤの放電時間：２０分＝２０ｍＶ／（１ｍＶ／分）
したがって、セル間の電圧の均等化に要するセルバランス時間は３０分である。これは、ケース１に対して放電時間を半分に短縮できる。

（ケース３）図３の第２実施形態において、セルＡに対して初めに二つの放電回路（抵抗３ａ，３ｅ）を使用し次いで一つの放電回路（抵抗３ａ）を使用し、セルＣに対して初めに一つの放電回路（抵抗３ｃ）を使用し次いで二つの放電回路（抵抗３ｃ，３ｅ）を使用し、セルＤに対して一つの放電回路（抵抗３ｄ）を使用する場合。
この場合、各セルＡ，Ｃ，Ｄの放電時間は以下となる。
・セルＡの放電時間：２５分＝「１７．５分：５２．５ｍＶ／（（２ｍＶ＋１ｍＶ）／分）」＋「７．５分：残７．５ｍＶ／（１ｍＶ／分））」
・セルＣの放電時間：２５分＝「１７．５分：１７．５ｍＶ／（１ｍＶ）／分）」＋「７．５分：残２２．５ｍＶ／（（２ｍＶ＋１ｍＶ）／分）」
・セルＤの放電時間：２０分＝２０ｍＶ／（１ｍＶ／分）
したがって、セル間の電圧の均等化に要するセルバランス時間は２５分である。これは、ケース１に対して放電時間を約４２％に短縮できる。

また、上記ケース３において、抵抗３ｅを使用した一つの放電回路当りの放電速度を３ｍＶ／分に増やした場合、各セルＡ，Ｃ，Ｄの放電時間は以下となる。
・セルＡの放電時間：２０分＝「１３．３分：５３．３ｍＶ／（（３ｍＶ＋１ｍＶ）／分）」＋「６．７分：残６．７ｍＶ／（１ｍＶ／分））」
・セルＣの放電時間：２０分＝「１３．３分：１３．３ｍＶ／（１ｍＶ）／分）」＋「６．７分：残２６．７ｍＶ／（（３ｍＶ＋１ｍＶ）／分）」
・セルＤの放電時間：２０分＝２０ｍＶ／（１ｍＶ／分）
したがって、セル間の電圧の均等化に要するセルバランス時間は２０分である。これは、ケース１に対して放電時間を約１／３に短縮できる。

以上、本発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。

１ａ，１ｂ，１ｃ，１ｄセル（単位電池）
２ａ，２ｂ，２ｃ，２ｄスイッチ
３ａ，３ｂ，３ｃ，３ｄ，３ｅ抵抗
４アナログ−デジタル信号変換器
５ＣＰＵ（制御部）
６トランシーバ
１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ−１，１０ｅ−２スイッチ
１００，２００，３００電池監視回路
ＬＰ１，ＬＰ２，ＬＰ３，ＬＰ１０，ＬＰ１１放電回路

Claims

直列に接続された複数の単位電池のうち、隣接する２つの単位電池同士が１つの組のみに属するように構成された前記組毎に２つずつ設けられて、前記２つの単位電池のいずれか一方に接続された場合に、当該接続された側の単位電池を放電させる、スイッチ及び抵抗から成る複数の主抵抗回路と、
前記複数の単位電池のうち、電圧が最も低い単位電池には前記主抵抗回路が接続されないように、それよりも電圧が高い単位電池には１つの前記主抵抗回路が接続されるように、それよりも更に電圧が高い単位電池には２つの前記主抵抗回路が接続されるように、前記主抵抗回路のスイッチを切替制御する制御部と
を備える単位電池電圧調整装置。
前記複数の単位電池のうち、いずれか１つの単位電池を放電させる、スイッチ及び抵抗から成る副抵抗回路
を更に備え、
前記制御部は、前記複数の単位電池のうち、電圧が最も低い単位電池には前記主抵抗回路及び前記副抵抗回路のいずれも接続されないように、それよりも電圧が高い単位電池には前記主抵抗回路のみが接続されるように、それよりも更に電圧が高い単位電池には前記主抵抗回路及び前記副抵抗回路が接続されるように、前記主抵抗回路及び前記副抵抗回路のスイッチを切替制御する
請求項１に記載の単位電池電圧調整装置。