JP5576095B2 - Sram - Google Patents
Sram Download PDFInfo
- Publication number
- JP5576095B2 JP5576095B2 JP2009258612A JP2009258612A JP5576095B2 JP 5576095 B2 JP5576095 B2 JP 5576095B2 JP 2009258612 A JP2009258612 A JP 2009258612A JP 2009258612 A JP2009258612 A JP 2009258612A JP 5576095 B2 JP5576095 B2 JP 5576095B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- gate electrode
- type diffusion
- region
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
第1の方向に直線状に延設された第1及び第2のゲート電極と、
前記第1のゲート電極と直交して第1の負荷トランジスタを構成するとともに、前記第2のゲート電極の一端近傍まで延設された第1の拡散領域と、
前記第2のゲート電極と直交して第2の負荷トランジスタを構成するとともに、前記第1のゲート電極の一端近傍まで延設された第2の拡散領域と、を備えたSRAMであって、
前記第1の拡散領域は、前記第2のゲート電極側かつ前記第2の拡散領域側に第1の切欠領域を備え、
前記第2の拡散領域は、前記第1のゲート電極側かつ前記第1の拡散領域側に第2の切欠領域を備え、
前記第1の切欠領域と前記第2の切欠領域とは、少なくとも一部が互いに対向し合うように設けられているものである。
図1は、本発明の第1の実施の形態に係るSRAMの単位メモリセル100の平面図である。図1に示すように、単位メモリセル100は、4つのゲート電極G1〜G4、6つのN型拡散領域ND11、ND12a、ND12b、ND21、ND22a、ND22b、4つのP型拡散領域PD11、PD12、PD21、PD22、8つの拡散領域コンタクトDC1〜DC8、2つのゲートコンタクトGC1、GC2、2つの共通コンタクトSC1、SC2を備えている。
A1、A2 切欠領域
AT1、AT2 アクセストランジスタ
DC1〜DC8 拡散領域コンタクト
DT1、DT2 駆動トランジスタ
G1〜G4 ゲート電極
GC1、GC1 ゲートコンタクト
LT1、LT2 負荷トランジスタ
ND11、ND12a、ND12b N型拡散領域
ND21、ND22a、ND22b N型拡散領域
PD11、PD12、PD21 P型拡散領域
SC1、SC2 共通コンタクト
Claims (2)
- 第1の方向に直線状に延設された第1及び第2のゲート電極と、
前記第1のゲート電極と直交して第1の負荷トランジスタを構成するとともに、前記第2のゲート電極の一端近傍まで延設された第1の拡散領域と、
前記第2のゲート電極と直交して第2の負荷トランジスタを構成するとともに、前記第1のゲート電極の一端近傍まで延設された第2の拡散領域と、
前記第1の拡散領域に対して前記第2の拡散領域と反対側に設けられ、前記第1のゲート電極と直交して第1の駆動トランジスタを構成する第3の拡散領域と、
前記第2の拡散領域に対して前記第1の拡散領域と反対側に設けられ、前記第2のゲート電極と直交して第2の駆動トランジスタを構成する第4の拡散領域と、
前記第2のゲート電極の一端の延長上に形成され、前記第3の拡散領域と直交して第1のアクセストランジスタを構成する第3のゲート電極と、
前記第1のゲート電極の一端の延長上に形成され、前記第4の拡散領域と直交して第2のアクセストランジスタを構成する第4のゲート電極と、を備え、
前記第1の拡散領域は、前記第2のゲート電極側かつ前記第2の拡散領域側に第1の切欠領域を備え、
前記第2の拡散領域は、前記第1のゲート電極側かつ前記第1の拡散領域側に第2の切欠領域を備え、
前記第1の切欠領域と前記第2の切欠領域とは、少なくとも一部が互いに対向し合うように設けられており、
前記第1の切欠領域によって前記第1の負荷トランジスタにおける幅よりも狭くなった前記第1の拡散領域上には、前記第2のゲート電極の一端に共通接続された第1の共通コンタクトが設けられており、
前記第2の切欠領域によって前記第2の負荷トランジスタにおける幅よりも狭くなった前記第2の拡散領域上には、前記第1のゲート電極の一端に共通接続された第2の共通コンタクトが設けられている、SRAM。 - 前記第1の拡散領域と前記第2の拡散領域とが同一寸法かつ点対称に形成されていることを特徴とする請求項1に記載のSRAM。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009258612A JP5576095B2 (ja) | 2009-11-12 | 2009-11-12 | Sram |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009258612A JP5576095B2 (ja) | 2009-11-12 | 2009-11-12 | Sram |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011103419A JP2011103419A (ja) | 2011-05-26 |
JP5576095B2 true JP5576095B2 (ja) | 2014-08-20 |
Family
ID=44193640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009258612A Expired - Fee Related JP5576095B2 (ja) | 2009-11-12 | 2009-11-12 | Sram |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5576095B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8953285B2 (en) | 2010-05-05 | 2015-02-10 | Headway Technologies, Inc. | Side shielded magnetoresistive (MR) read head with perpendicular magnetic free layer |
JP6244699B2 (ja) * | 2013-07-08 | 2017-12-13 | 富士通セミコンダクター株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086267A (ja) * | 2004-09-15 | 2006-03-30 | Renesas Technology Corp | 半導体装置 |
JP2008047698A (ja) * | 2006-08-16 | 2008-02-28 | Renesas Technology Corp | 半導体記憶装置 |
JP5057739B2 (ja) * | 2006-10-03 | 2012-10-24 | 株式会社東芝 | 半導体記憶装置 |
JP2009266942A (ja) * | 2008-04-23 | 2009-11-12 | Toshiba Corp | 半導体記憶装置 |
-
2009
- 2009-11-12 JP JP2009258612A patent/JP5576095B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011103419A (ja) | 2011-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5705053B2 (ja) | 半導体装置 | |
US8669596B2 (en) | Semiconductor device | |
JP5596335B2 (ja) | 半導体装置 | |
JP4791855B2 (ja) | 半導体記憶装置 | |
US8258621B2 (en) | Semiconductor device | |
US9659130B2 (en) | Layout design system for generating layout design of semiconductor device | |
JP2008182058A (ja) | 半導体装置および半導体装置形成方法 | |
JP5045022B2 (ja) | 半導体記憶装置 | |
JP2007180508A (ja) | 積層メモリセル | |
KR20160112780A (ko) | 반도체 소자 | |
US8399919B2 (en) | Unit block circuit of semiconductor device | |
JP5576095B2 (ja) | Sram | |
JP2011243684A (ja) | Sram | |
JP2010040903A (ja) | 半導体記憶装置 | |
JP2008218881A (ja) | 半導体装置 | |
JP5017442B2 (ja) | 半導体装置 | |
WO2011013322A1 (ja) | 半導体装置 | |
JP2016146504A (ja) | 半導体装置および半導体チップ | |
JP5917738B2 (ja) | 半導体装置および半導体チップ | |
JP2006237454A (ja) | 半導体集積回路装置 | |
JP2007287959A (ja) | 半導体記憶装置 | |
JP2007266377A (ja) | 半導体装置 | |
JP2001308204A (ja) | 半導体記憶装置 | |
JP6382025B2 (ja) | 半導体装置およびその製造方法 | |
KR20070023458A (ko) | 풀 씨모스형 에스램 셀 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140403 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140703 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5576095 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |