JP5565949B2 - Wiring board - Google Patents
Wiring board Download PDFInfo
- Publication number
- JP5565949B2 JP5565949B2 JP2010173079A JP2010173079A JP5565949B2 JP 5565949 B2 JP5565949 B2 JP 5565949B2 JP 2010173079 A JP2010173079 A JP 2010173079A JP 2010173079 A JP2010173079 A JP 2010173079A JP 5565949 B2 JP5565949 B2 JP 5565949B2
- Authority
- JP
- Japan
- Prior art keywords
- pair
- hole
- conductors
- insulating substrate
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本発明は、半導体集積回路素子等の半導体素子を搭載するための配線基板に関するものである。 The present invention relates to a wiring board for mounting a semiconductor element such as a semiconductor integrated circuit element.
従来、半導体素子を搭載するための小型の配線基板は、図3に示すように、スルーホール123を有する絶縁板113の上下面にビアホール121,122,124,125を有する複数の絶縁層111、112,114,115が積層されて成る絶縁基板110の表面および内部に配線導体用の複数の導体層131,132,133,134,135,136が配置されているとともにスルーホール123内に被着されたスルーホール導体143およびビアホール121,122,124,125内に被着されたビアホール導体141,142,144,145により上下の配線導体同士が接続された多層配線構造をしている。絶縁基板110の上面中央部には半導体素子Sの電極が半田バンプB1を介して電気的に接続される複数の半導体素子接続パッド150が形成されており、絶縁基板110の下面には外部電気回路基板の配線導体に半田ボールB2を介して電気的に接続される外部接続パッド160が形成されている。これらの半導体素子接続パッド150と外部接続パッド160とは、所定のもの同士が導体層131,132,133,134,135,136およびスルーホール導体123およびビアホール導体121,122,124,125により互いに電気的に接続されている。さらに、最上層の絶縁層111および導体層131の表面には半導体素子接続パッド150の中央部を露出させる開口部を有するソルダーレジスト層171が被着されており、最下層の絶縁層115および導体層136の表面には外部接続パッド160の中央部を露出させる開口部を有するソルダーレジスト層172が被着されている。
Conventionally, as shown in FIG. 3, a small-sized wiring board for mounting a semiconductor element includes a plurality of insulating layers 111 having via
この従来の配線基板においては、2本の帯状配線導体が対になって互いに差動線路として機能するペア伝送路を備えている。ペア伝送路は、高周波伝送における電気的ロスの少ない形態であり、高周波信号を伝送する伝送路として有用である。 This conventional wiring board is provided with a pair transmission path in which two strip-shaped wiring conductors function as a differential line. A pair transmission line is a form with little electric loss in high frequency transmission, and is useful as a transmission line which transmits a high frequency signal.
ここで、図3に示した従来の配線基板におけるペア伝送路の例を図4に示す。図4は、導体層131,132,133,134,135,136およびスルーホール導体143およびビアホール導体141,142,144,145の一部のみを抜き出したものを示した要部斜視図である。なお、ペア伝送路は通常、その周囲を接地または電源用導体層により所定間隔で取り囲まれているが、この図4では、ペア伝送路を構成する信号配線のみを示しており、その周囲の接地または電源導体層は省略している。
Here, an example of a pair transmission path in the conventional wiring board shown in FIG. 3 is shown in FIG. FIG. 4 is a perspective view of the main part showing only a part of the
ペア伝送路は絶縁基板110の上面中央部に互いに隣接して配置された半導体素子接続パッドのペア150a,150bを有している。そしてこの半導体素子接続パッドのペア150a,150bからは細い帯状配線導体のペア180a,180bが絶縁基板110の外周部に向けて所定の間隔で延びている。帯状配線導体180a,180bは、その特性インピーダンスが概ね100Ωとなるように配置されている。そして帯状配線導体のペア180a,180bは、絶縁基板110の外周部において、その間隔がスルーホール導体のペア143a,143bに向けて広がっている。この間隔が広がった部分では、帯状配線導体のペア180a,180bの特性インピーダンスは100Ωよりも大きくなる。そして、帯状配線導体180a,180bの広がった端部がビアホール導体のペア141a,141bおよび142a,142bを介してスルーホール導体のペア143a,143bに接続されている。また、絶縁基板110の下面には、スルーホール導体のペア143a,143bに対応する位置に、スルーホール導体143a,143bのピッチと同じピッチで外部接続パッドのペア160a,160bが配置されている。そしてスルーホール導体143a,143bはビアホール導体のペア144a,144bおよび145a,145bを介して外部接続パッドのペア160a,160bに接続されている。
The pair transmission line has a pair of semiconductor
このように、従来の配線基板においては、ペア伝送路は、絶縁基板110の上面を絶縁基板110の中央部から外周部に向けて所定間隔で延びるとともに、絶縁基板110の外周部においてスルーホール導体のペア143a,143bに対応する間隔に広がり、そのピッチのままで外部接続パッドのペア160a,160bに接続されていた。すなわち、スルーホール導体143a,143bは外部接続パッドのペア160a,160bと同じピッチであり、そのピッチに対応する間隔まで帯状配線導体のペア180a,180bの間隔を広げる必要があった。そのため、帯状配線導体のペア180a,180bの間隔が広がる部分の長さが長くなるとともに、その端部における間隔が大きくなる。この間隔が大きいと特性インピーダンスの増大も大きくなりやすい。
Thus, in the conventional wiring board, the pair transmission line extends at a predetermined interval from the central portion of the
しかしながら、上述したように、帯状配線導体のペア180a,180bの間隔が広がる部分では、特性インピーダンスが大きくなるため、この部分の長さが長かったり特性インピーダンスの増大が大きかったりすると、ペア伝送路を伝播する信号の反射損や挿入損が大きくなったり、特定の周波数で共振が発生しやすくなる。したがって、従来の配線基板おいては、ペア伝送路を伝播する信号が例えば10GHzを超えるような高周波となると、信号を正常に伝播させることが困難となる。
However, as described above, the characteristic impedance increases in the portion where the distance between the pair of strip-
本発明の課題は、ペア伝送路を伝播する信号が例えば10GHzを超えるような高周波であったとしても、信号の反射損や挿入損が小さいとともに共振が発生しにくく、信号を正常に伝播させることが可能な配線基板を提供することにある。 The problem of the present invention is that even if the signal propagating through the pair transmission line is a high frequency exceeding, for example, 10 GHz, the reflection loss and insertion loss of the signal are small and resonance is not easily generated, and the signal is propagated normally. An object of the present invention is to provide a wiring board capable of satisfying the requirements.
本発明の配線基板は、スルーホールを有する絶縁板の上下面にビアホールを有する絶縁層が積層されて成る絶縁基板と、前記絶縁基板の上面側の前記絶縁層の上面を前記絶縁基板の中央部から外周部にかけて第1の特性インピーダンスを有して互いに隣接して延在し、前記外周部において特性インピーダンスが前記第1の特性インピーダンスより大きくなるように互いの間隔が広がる帯状配線導体のペアと、該帯状配線導体のペアの前記外周部側の端部に対応して設けられた互いに隣接する前記スルーホール内に被着されており、前記帯状配線導体のペアと前記絶縁基板の上面側のビアホール内に形成された上面側ビアホール導体のペアを介して電気的に接続されており、前記第1の特性インピーダンスと同等の特性インピーダンスを有するスルーホール導体のペアと、前記絶縁基板の下面の前記スルーホール導体のペアに対応する位置に互いに隣接して被着されており、前記スルーホール導体のペアに前記絶縁基板の下面側のビアホール内に形成された下面側ビアホール導体のペアを介して電気的に接続された外部接続パッドのペアとを有する配線基板であって、前記スルーホール導体のペアが形成されるスルーホールの直径のみが他のスルーホールの直径よりも小さく、かつ該スルーホール導体のペアの中心間ピッチおよび前記下面側ビアホール導体のペアの中心間ピッチが前記外部接続パッドのペアの中心間ピッチよりも狭いことを特徴とするものである。
The wiring board according to the present invention includes an insulating substrate in which an insulating layer having a via hole is laminated on an upper surface and a lower surface of an insulating plate having a through hole, and an upper surface of the insulating layer on the upper surface side of the insulating substrate. A pair of strip-shaped wiring conductors having a first characteristic impedance extending from the outer periphery to the outer periphery and extending adjacent to each other so that the distance between the outer peripheral portions is larger than the first characteristic impedance. , And are attached to the through holes adjacent to each other provided corresponding to the end portions on the outer peripheral portion side of the pair of strip-shaped wiring conductors, and are disposed on the upper surface side of the pair of strip-shaped wiring conductors and the insulating substrate. are electrically connected through a pair of upper surface side via hole conductors formed in the via hole, having the first characteristic impedance equivalent to the characteristic impedance Pair of Ruhoru conductor, wherein the lower surface of the insulating substrate adjacent to each other at a position corresponding to the pair of through-hole conductors are deposited, the inside of the lower surface side of the insulating substrate via-hole pairs of the through-hole conductor A wiring board having a pair of external connection pads electrically connected via a pair of lower surface side via-hole conductors formed , wherein only the diameter of the through-hole in which the pair of through-hole conductors is formed is the other It is smaller than the diameter of the through-hole, and the center-to-center pitch of the pair of through-hole conductors and the center-to-center pitch of the pair of lower surface side via-hole conductors are narrower than the center-to-center pitch of the pair of external connection pads. Is.
本発明の配線基板によれば、前記スルーホール導体のペアが形成されるスルーホールの直径のみが他のスルーホールの直径よりも小さく、かつ該スルーホール導体のペアの中心間ピッチおよび下面側ビアホール導体のペアの中心間ピッチが前記外部接続パッドのペアの中心間ピッチよりも狭いことから、これに接続される帯状配線導体の間隔がスルーホール導体のピッチに対応して広がる部分の長さが短くなるとともに広がる間隔も小さくなり、この部分での特性インピーダンスの増大も小さくできる。そのためペア伝送路を伝播する信号が例えば10GHzを超えるような高周波であったとしても、信号の反射損や挿入損が小さいとともに共振が発生しにくく、信号を正常に伝播させることが可能な配線基板を提供することができる。 According to the wiring board of the present invention, only the diameter of the through hole in which the pair of through hole conductors is formed is smaller than the diameter of the other through hole, and the center-to-center pitch of the through hole conductor pair and the lower surface side via hole Since the pitch between the centers of the pair of conductors is narrower than the pitch between the centers of the pair of external connection pads, the length of the portion where the interval between the strip-shaped wiring conductors connected thereto is increased corresponding to the pitch of the through-hole conductors. As the distance becomes shorter, the spread interval becomes smaller, and the increase in characteristic impedance in this portion can also be reduced. Therefore, even if the signal propagating through the pair transmission line is a high frequency exceeding, for example, 10 GHz, the wiring board capable of normally transmitting the signal with small reflection loss and insertion loss of the signal and hardly causing resonance. Can be provided.
次に、本発明の配線基板における実施形態の一例を説明する。本例の配線基板は、図1に示すように、スルーホール23を有する絶縁板13の上下面にビアホール21,22,24,25を有する複数の絶縁層11、12,14,15が積層されて成る絶縁基板10の表面および内部に配線導体用の複数の導体層31,32,33,34,35,36が配置されているとともにスルーホール23内に被着されたスルーホール導体43およびビアホール21,22,24,25内に被着されたビアホール導体41,42,44,45により上下の配線導体同士が接続された多層配線構造をしている。絶縁基板10の上面中央部には半導体素子Sの電極が半田バンプB1を介して電気的に接続される複数の半導体素子接続パッド50が形成されており、絶縁基板10の下面には外部電気回路基板の配線導体に半田ボールB2を介して電気的に接続される外部接続パッド60が形成されている。これらの半導体素子接続パッド50と外部接続パッド60とは、所定のもの同士が導体層31,32,33,34,35,36およびスルーホール導体23およびビアホール導体21,22,24,25により互いに電気的に接続されている。さらに、最上層の絶縁層11および導体層31の表面には半導体素子接続パッド50の中央部を露出させる開口部を有するソルダーレジスト層71が被着されており、最下層の絶縁層15および導体層36の表面には外部接続パッド60の中央部を露出させる開口部を有するソルダーレジスト層72が被着されている。
Next, an example of an embodiment of the wiring board of the present invention will be described. In the wiring board of this example, as shown in FIG. 1, a plurality of insulating layers 11, 12, 14, 15 having via holes 21, 22, 24, 25 are stacked on the upper and lower surfaces of the insulating plate 13 having through holes 23. A plurality of
絶縁板13は、配線基板のコア基板となる部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成り、厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.1〜0.3mm程度の複数のスルーホール23を有している。そして、その上下面には導体層33,34が被着されており、スルーホール23の内面にはスルーホール導体43が被着されている。なお、スルーホール導体43が被着されたスルーホール23内は樹脂により充填されている。
The insulating plate 13 is a member that becomes a core substrate of a wiring board, and is formed by impregnating a glass fabric in which glass fiber bundles are woven vertically and horizontally with a thermosetting resin such as epoxy resin or bismaleimide triazine resin, and has a thickness of 0. It has a plurality of through holes 23 with a diameter of about 0.1 to 0.3 mm from the upper surface to the lower surface. Conductive layers 33 and 34 are deposited on the upper and lower surfaces, and a through-
このような絶縁板13は、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてスルーホール23をドリル加工することにより製作される。なお、絶縁板13上下面の導体層33,34は、絶縁板13用の絶縁シートの上下全面に厚みが3〜50μm程度の銅箔を貼着しておくとともに、この銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール23内面のスルーホール導体43は、スルーホール23内面に無電解めっき法および電解めっき法により厚みが3〜50μm程度の銅めっき膜を析出させることにより形成される。なお、スルーホール23内を樹脂により充填するには、スルーホール導体43が形成されたスルーホール23内に未硬化のペースト状の熱硬化性樹脂をスクリーン印刷法により充填し、その後、充填された樹脂を熱硬化させる方法が採用される。
Such an insulating plate 13 is manufactured by thermally curing an insulating sheet in which a glass fabric is impregnated with an uncured thermosetting resin, and then drilling through holes 23 from the upper surface to the lower surface. The conductor layers 33 and 34 on the upper and lower surfaces of the insulating plate 13 have a copper foil having a thickness of about 3 to 50 μm adhered to the entire upper and lower surfaces of the insulating sheet for the insulating plate 13, and the copper foil is cured on the sheet. A predetermined pattern is formed by etching later. The through
絶縁板13の上下面に積層された各絶縁層11,12,14,15は、ビルドアップ絶縁層であり、エポキシ樹脂等の熱硬化性樹脂に酸化珪素粉末等の無機絶縁物フィラーを30〜70質量%程度分散させた絶縁材料から成る。絶縁層11,12,14,15は、それぞれの厚みが20〜60μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数のビアホール21,22,24,25を有している。ビアホール21,22,24,25内には、ビアホール導体41,42,44,45がそれぞれ充填されており、これらのビアホール導体41,42,44,45を介して導体層31,32,33,34,35,36の所定の配線パターン同士を電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層11,12,14,15は、厚みが20〜60μm程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁板13の上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール22,24を穿孔し、さらにその上に同様にして次の絶縁層11,15を順次積み重ねることによって形成される。なお、各絶縁層11,12,14,15の表面に被着された導体層31,32,35,36およびビアホール21,22,24,25内に充填されたビアホール導体41,42,44,45は、各絶縁層11,12,14,15を形成する毎に各絶縁層11,12,14,15の表面およびビアホール21,22,24,25内に5〜50μm程度の厚みの銅めっき膜を公知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
The insulating layers 11, 12, 14, and 15 laminated on the upper and lower surfaces of the insulating plate 13 are build-up insulating layers, and an inorganic insulating filler such as silicon oxide powder is added to a thermosetting resin such as an epoxy resin to 30 to 30. It is made of an insulating material dispersed by about 70% by mass. The insulating layers 11, 12, 14, and 15 each have a thickness of about 20 to 60 μm, and have a plurality of via holes 21, 22, 24, and 25 having a diameter of about 30 to 100 μm from the upper surface to the lower surface of each layer. . The via holes 21, 22, 24, 25 are filled with via hole conductors 41, 42, 44, 45, respectively. Via these via hole conductors 41, 42, 44, 45, the conductor layers 31, 32, 33, 45 are filled. High density wiring can be formed in three dimensions by electrically connecting
また、ソルダーレジスト層71,72は、例えばアクリル変性エポキシ樹脂等の熱硬化性樹脂にシリカやタルク等のフィラーを含有させて成り、上面側のソルダーレジスト層71であれば、半導体素子接続パッド50の中央部を露出させる開口部を有しているとともに、下面側のソルダーレジスト層72であれば、外部接続パッド60の中央部を露出させる開口部を有している。このようなソルダーレジスト層71,72は、その厚みが10〜50μm程度であり、感光性を有するソルダーレジスト層71,72用の未硬化樹脂ペーストをロールコーター法やスクリーン印刷法を採用して絶縁層11,15の上に塗布し、これを乾燥させた後、露光および現像処理を行なって半導体素子接続パッド50や外部接続パッド60の中央部を露出させる開口部を形成した後、これを熱硬化させることによって形成される。
Further, the solder resist layers 71 and 72 are formed by adding a filler such as silica or talc to a thermosetting resin such as an acrylic-modified epoxy resin. If the solder resist layer 71 is on the upper surface side, the semiconductor
ここで、図1に示した本例の配線基板におけるペア伝送路の例を図2に示す。図2は、導体層31,32,33,34,35,36およびスルーホール導体43およびビアホール導体41,42,44,45の一部のみを抜き出したものを示した要部斜視図である。なお、ペア伝送路は通常、その周囲を接地または電源用導体層により所定間隔で取り囲まれているが、この図2では、ペア伝送路を構成する信号配線のみを示しており、その周囲の接地または電源導体層は省略している。
Here, FIG. 2 shows an example of a pair transmission path in the wiring board of this example shown in FIG. FIG. 2 is a perspective view of a main part showing only the conductor layers 31, 32, 33, 34, 35, 36, and the through-
本例のペア伝送路は、絶縁基板10の上面中央部互いに隣接して配置された半導体素子接続パッドのペア50a,50bと、絶縁基板10の下面外周部に互いに隣接して配置された外部接続パッドのペア60a,60bとを有している。そしてこれらの半導体素子接続パッドのペア50a,50bと外部接続パッドのペア60a,60bとの間が、帯状配線導体のペア80a,80b、ビアホール導体のペア41a,41b、42a,42b、44a,44b、45a,45b、スルーホール導体のペア43a,43b、接続ランドのペア91a,91b、92a,92bを介して互いに電気的に接続されている。なお、本例のペア伝送路においては、外部接続パッドのペア60a,60bのピッチよりもスルーホール導体のペア43a,43bのピッチが狭いものとなっており、そのことが重要である。
In this example, the pair transmission line includes a pair of semiconductor
半導体素子接続パッドのペア50a,50bは、その直径が100〜200μm程度の概ね円形であり、互いに110〜250μm程度のピッチで隣接している。そしてこの半導体素子接続パッドのペア50a,50bからは細い帯状配線導体のペア80a,80bが絶縁基板10の外周部に向けて所定の間隔で延びている。帯状配線導体80a,80bは、その厚みが10〜20μm、幅が20〜30μm、互いの間隔が30〜75μm程度であり、その特性インピーダンスが概ね100Ωとなるように配置されている。そして帯状配線導体のペア80a,80bは、絶縁基板10の外周部において、その間隔がスルーホール導体のペア43a,43bに向けて250〜500μm程度となるように広がっている。この間隔が広がった部分では、帯状配線導体のペア80a,80bの特性インピーダンスは100Ωよりも大きくなる。しかしながら、広がる間隔が250〜500μmであり、あまり広くないことから、従来と比較して特性インピーダンスの増大はそれほど大きなものとはならない。また、広がる部分の長さもそれほど長いものとはならない。
The pair of semiconductor
帯状配線導体180a,180bの広がった端部の下面には、ビアホール導体のペア41a,41bが接続されており、このビアホール導体のペア41a,41b下端には、導体層32により形成された接続ランドのペア91a,91bに接続されている。接続ランド91a,91bは、帯状配線導体のペア80a,80bが広がるのと同じ方向に互いの間隔が350〜600μm程度となるように延びており、その外側端部がビアホール導体のペア42a,42bを介してスルーホール導体のペア43a,43bに接続されている。スルーホール導体のペア43a,43bは、その直径が100〜150μm程度であり、互いの間隔が350〜600μm程度である。この直径と互いの間隔はスルーホール導体のペア43a,43bの特性インピーダンスが概ね100Ωとなるように設定されているが、直径は従来のものより小さいく、間隔は従来のものよりも狭くなっている。なお、スルーホール導体のペア43a,43bが形成されるスルーホール23の直径のみを、その他のスルーホール23の直径よりも小さいものとすることが好ましい。
Via hole conductor pairs 41a and 41b are connected to the lower surfaces of the widened ends of the strip-
スルーホール導体のペア43a,43bの下端には、ビアホール導体のペア44a,44bが接続されており、このビアホール導体のペア44a,44bの下端には導体層35により形成された接続ランドのペア92a,92bが接続されている。接続ランドのペア92a,92bは、スルーホール導体のペア43a,43bの下方から外部接続パッド60a,60bへ向かう方向に互いの間隔が500〜1000μm程度となるように延びており、その外側端部がビアホール導体のペア45a,45bを介して外部接続パッドのペア60a,60bに接続されている。外部接続パッドのペア60a,60bのペアはその直径が300〜500μm程度の概ね円形であり、互いに500〜1000μmのピッチで隣接している。
Via hole conductor pairs 44a and 44b are connected to the lower ends of the through-hole conductor pairs 43a and 43b. A
本発明においては、上述したように、外部接続パッドのペア60a,60bのピッチよりもスルーホール導体のペア43a,43bのピッチが狭いものとなっている。それにより、帯状配線導体のペア80a,80bが絶縁基板10の外周部でスルーホール導体のペア43a,43bに向けて広がる部分の長さが短くなるとともに広がる間隔も小さくなり、この部分での特性インピーダンスの増大も小さくできる。そのためペア伝送路を伝播する信号が例えば10GHzを超えるような高周波であったとしても、信号の反射損や挿入損が小さいとともに共振が発生しにくく、信号を正常に伝播させることが可能な配線基板を提供することができる。
In the present invention, as described above, the pitch of the through-hole conductor pairs 43a and 43b is narrower than the pitch of the external connection pad pairs 60a and 60b. As a result, the length of the portion where the pair of strip-
10・・・絶縁基板
11,12,14,15・・・絶縁層
13・・・絶縁板
21,22,24,25・・・ビアホール
23・・・スルーホール
43a,43b・・・スルーホール導体のペア
60a,60b・・・外部接続パッドのペア
80a,80b・・・帯状配線導体のペア
DESCRIPTION OF
Claims (1)
An insulating substrate in which an insulating layer having a via hole is laminated on the upper and lower surfaces of an insulating plate having a through hole, and a top surface of the insulating layer on an upper surface side of the insulating substrate from a central portion to an outer peripheral portion of the insulating substrate ; A pair of strip-shaped wiring conductors having a characteristic impedance and extending adjacent to each other, and having a gap between them so that the characteristic impedance is larger than the first characteristic impedance at the outer periphery, and the pair of strip-shaped wiring conductors The upper surface formed in the adjacent through-holes provided corresponding to the end portions on the outer peripheral portion side , and formed in the via-holes on the upper surface side of the pair of strip-shaped wiring conductors and the insulating substrate through the pair of side hole conductor is electrically connected, through-hole conductors having a first characteristic impedance equivalent to the characteristic impedance Bae When, wherein the lower surface of the insulating substrate adjacent to each other at a position corresponding to the pair of through-hole conductors are deposited, the lower surface side of the lower surface which is formed in the via hole of the insulating substrate to a pair of the through-hole conductor Wiring board having a pair of external connection pads electrically connected via a pair of side via-hole conductors , wherein only the diameter of the through-hole in which the pair of through-hole conductors is formed is the diameter of the other through-hole And a pitch between the centers of the pair of through-hole conductors and a pitch between the centers of the pair of lower surface side via-hole conductors are narrower than a pitch between the centers of the pair of external connection pads.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010173079A JP5565949B2 (en) | 2010-07-30 | 2010-07-30 | Wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010173079A JP5565949B2 (en) | 2010-07-30 | 2010-07-30 | Wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012033777A JP2012033777A (en) | 2012-02-16 |
JP5565949B2 true JP5565949B2 (en) | 2014-08-06 |
Family
ID=45846814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010173079A Active JP5565949B2 (en) | 2010-07-30 | 2010-07-30 | Wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5565949B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216714A (en) * | 2005-02-02 | 2006-08-17 | Ibiden Co Ltd | Multilayered printed wiring board |
US7462784B2 (en) * | 2006-05-02 | 2008-12-09 | Ibiden Co., Ltd. | Heat resistant substrate incorporated circuit wiring board |
JP2009004809A (en) * | 2008-09-16 | 2009-01-08 | Kyocera Corp | Wiring substrate |
JP5323435B2 (en) * | 2008-09-29 | 2013-10-23 | 京セラ株式会社 | Multi-layer wiring board for differential transmission |
-
2010
- 2010-07-30 JP JP2010173079A patent/JP5565949B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012033777A (en) | 2012-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8461459B2 (en) | Flex-rigid wiring board and method for manufacturing the same | |
US9538642B2 (en) | Wiring board and method for manufacturing the same | |
US9288893B2 (en) | Implementations of twisted differential pairs on a circuit board | |
KR20090100292A (en) | Multilayer wiring substrate and method of manufacturing the same | |
JP5586441B2 (en) | Wiring board | |
JP5311653B2 (en) | Wiring board | |
TW201448692A (en) | Embedded high density interconnection printed circuit board and method for manufacturing same | |
JP5565958B2 (en) | Wiring board | |
JP5908003B2 (en) | Printed circuit board and printed circuit board manufacturing method | |
JP5311669B2 (en) | Wiring board | |
JP5473074B2 (en) | Wiring board | |
JP2010109243A (en) | Wiring board | |
JP2012033529A (en) | Wiring board | |
JP2013219204A (en) | Core board for wiring board manufacturing and wiring board | |
JP2012033786A (en) | Wiring board | |
JP5565949B2 (en) | Wiring board | |
JP2011138846A (en) | Wiring board | |
JP5370883B2 (en) | Wiring board | |
JP5835732B2 (en) | Wiring board | |
JP5565951B2 (en) | Wiring board and manufacturing method thereof | |
JP2009290044A (en) | Wiring substrate | |
JP5992825B2 (en) | Wiring board | |
KR101108816B1 (en) | Multilayer printed circuit substrate and method of manufacturing the same | |
JP2014165218A (en) | Wiring board and method of manufacturing wiring board | |
JP6247353B2 (en) | Wiring board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131128 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140616 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5565949 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |