JP5563385B2

JP5563385B2 - レイアウトパタン生成装置及びレイアウトパタン生成方法

Info

Publication number: JP5563385B2
Application number: JP2010142527A
Authority: JP
Inventors: 幸男清水
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2010-06-23
Filing date: 2010-06-23
Publication date: 2014-07-30
Anticipated expiration: 2030-06-23
Also published as: JP2012008694A; US9117048B2; US20110320988A1

Description

本発明は、半導体集積回路（ＬＳＩ）の製造方法の一部であるレイアウト設計に用いる素子のレイアウトパタン生成装置及びレイアウトパタン生成方法に関するものである。

一般に、ＬＳＩ設計において、ＬＳＩを構成するトランジスタや抵抗等の基本素子のレイアウトを作成する場合には、作図装置を用いてマスク工程に対応するレイアウト用の作図レイヤに手作業でレイアウトパタンを書くか、又は、使用するマスク層、その構造、及び構造上の相対的位置関係を示す数値（設計基準）を予め詳細に指定してレイアウトパタンを生成させるレイアウトパタン生成装置を開発していた（例えば、特許文献１参照）。

特開２００６−３３０９７０号公報

しかしながら、作図装置を用いた手作業によるレイアウトパタン作成は、非常に多くの時間を要する上に、作成ミスが発生しやすいので、作成ミスの解析にも多くの時間を要するという問題があった。

また、従来のレイアウトパタン生成装置は汎用性が低く、プロセス毎にマスク工程（使用作図層）が変わったり、素子構造や設計基準が異なったりする場合には、新規にレイアウトパタン生成装置を開発する必要があり、多大な開発時間を要するという問題があった。また、上記特許文献１の方法は、プロセスルールが異なる素子レイアウトを生成する際に、レイアウトパタン生成装置で使用する定義データを変えることによって対応することを提案しているが、定義データの変更では対応できないケースがあり、また、定義データの生成に非常に多くの労力及び時間を要するという問題があった。

そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的は、レイアウトパタン生成の時間の短縮を図ることができ、汎用性の高いレイアウトパタン生成装置及びレイアウトパタン生成方法を提供することにある。

本発明の一態様に係るレイアウトパタン生成装置は、半導体集積回路を構成する素子の個々のレイアウトパタンを生成するレイアウトパタン生成装置であって、格納部と、基本図形生成部と、表示装置と、操作入力部とを有し、前記格納部は、レイアウトパタン生成対象素子の有効領域図形に対する、当該レイアウトパタン生成対象素子の端子図形の相対的な位置を記述するデータである端子図形の相対位置情報と、前記有効領域図形及び前記端子図形から成る基本図形の調整値を記述するデータであり、前記有効領域図形の幅、前記有効領域図形の高さ、及び前記端子図形と前記有効領域図形との間隔を含む図形の調整値情報と、を格納し、前記基本図形生成部は、前記端子図形の相対位置情報と前記図形の調整値情報とに基づいて、前記レイアウトパタン生成対象素子の有効領域図形及び端子図形を生成し、前記表示装置は、生成された前記有効領域図形及び前記端子図形を表示し、前記図形の調整値情報は、前記操作入力部からの入力に基づいて変更されることを特徴としている。

本発明の一態様に係るレイアウトパタン生成方法は、半導体集積回路を構成する素子の個々のレイアウトパタンを生成する装置が実行するレイアウトパタン生成方法であって、操作入力部から入力された、レイアウトパタン生成対象素子の有効領域図形に対する、当該レイアウトパタン生成対象素子の端子図形の相対的な位置を記述するデータである端子図形の相対位置情報と、前記有効領域図形及び前記端子図形から成る基本図形の調整値を記述するデータであり前記有効領域図形の幅、前記有効領域図形の高さ、及び前記端子図形と前記有効領域図形との間隔を含む図形の調整値情報と、に基づいて、前記レイアウトパタン生成対象素子の前記有効領域図形及び前記端子図形を生成するステップと、生成された前記有効領域図形及び前記端子図形を表示装置に表示するステップと、を有することを特徴としている。

本発明に係るレイアウトパタン生成装置及びレイアウトパタン生成方法によれば、レイアウトパタン生成の時間の短縮を図ることができ、汎用性を高めることができるという効果がある。

本発明の第１乃至第３の実施形態に係るレイアウトパタン生成装置の構成を概略的に示すブロック図である。第１の実施形態に係るレイアウトパタン生成装置の構成及び動作を示す説明図である。第１の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、端子図形の相対位置情報として記述されている情報の一例を示す図である。第１の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、図形の調整値情報として記述されている情報の一例を示す図である。第１の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、端子図形・素子有効領域図形として生成された図形の一例を示す図である。第１の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、付加図形の相対位置情報における図形の相対位置の起点の一例を示す図である。第１の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、付加図形生成部により生成される第１の作図層の定義例を示す図である。第１の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、付加図形生成部により生成される第２の作図層の定義例を示す図である。第１の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、付加図形生成部により生成される第３の作図層の定義例を示す図である。第１の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、付加図形生成部により生成される第４の作図層の定義例を示す図である。第１の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、調整値変更後の付加図形の形状を示す図である。第１の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、調整値変更後の付加図形の他の形状を示す図である。第２の実施形態に係るレイアウトパタン生成装置の構成及び動作を示す説明図である。第２の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合の分割例を示す図である。第２の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子が抵抗素子である場合の分割例を示す図である。第２の実施形態に係るレイアウトパタン生成装置において、分割されたＭＯＳトランジスタについての素子の並び図形の生成例を示す図である。第２の実施形態に係るレイアウトパタン生成装置において、分割された抵抗素子についての素子並び図形の生成例を示す図である。第２の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合のレイアウトパタンの生成例を示す図である。第２の実施形態に係るレイアウトパタン生成装置において、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合であって、図１８で指定された付加図形が、図１６のような分割をされて生成された有効領域と端子図形に対して生成された付加図形の例を示す図である。第２の実施形態に係るレイアウトパタン生成装置において、調整値により素子の有効領域と端子図形の間隔を広げた場合の例を示す図である。第３の実施形態に係るレイアウトパタン生成装置の構成及び動作を示す説明図である。第３の実施形態に係るレイアウトパタン生成装置において、指定された付加図形を含む図形の一例を示す図である。第３の実施形態に係るレイアウトパタン生成装置において、第１の付加図形生成部により生成した付加図形を含む図形の一例を示す図である。第３の実施形態に係るレイアウトパタン生成装置において、第２の付加図形生成部により生成した付加図形を含む包含図形の一例を示す図である。第３の実施形態に係るレイアウトパタン生成装置において、指定された付加図形を含む図形の他の例を示す図である。第３の実施形態に係るレイアウトパタン生成装置において、第１の付加図形生成部により生成した付加図形を含む図形の他の例を示す図である。第３の実施形態に係るレイアウトパタン生成装置において、第２の付加図形生成部により生成した付加図形を含む包含図形の他の例を示す図である。

図１は、本発明の第１乃至第３の実施形態に係るレイアウトパタン生成装置（すなわち、第１乃至第３の実施形態に係るレイアウトパタン生成方法を実施することができる装置）の構成を概略的に示すブロック図である。

図１に示されるレイアウトパタン生成装置は、半導体集積回路装置（ＬＳＩ）の製造のために半導体基板に形成される基本素子のレイアウト設計（すなわち、半導体集積回路のレイアウトの作図）において用いられる装置（すなわち、レイアウトパタン作図装置）である。図１に示されるレイアウトパタン生成装置は、半導体チップ内の複数の素子のレイアウトではなく、各素子（素子単体）の構成のレイアウトを生成する装置である。

図１に示されるレイアウトパタン生成装置は、例えば、ＣＰＵなどから構成されるデータ処理装置１と、ハードディスク装置などの格納部２と、半導体メモリなどの記憶部３と、キーボード及びマウスなどの操作入力部５と、液晶モニターなどの表示装置６と、インストールされたプログラムを格納するハードディスク装置などのプログラム格納部７とから構成される。図１に示されるレイアウトパタン生成装置は、例えば、インストールされたプログラムに基づいて動作するコンピュータシステムである。レイアウトパタン生成装置のプログラムは、インストール用プログラムが記録された光ディスクなどの情報記録媒体８からインストールすることができる。また、格納部２及びプログラム格納部７は、別個のハードディスク装置、又は、同一のハードディスク装置の異なる記録領域のいずれであってもよい。

〈第１の実施形態〉
図２は、第１の実施形態に係るレイアウトパタン生成装置の構成及び動作を示す説明図である。第１の実施形態に係るレイアウトパタン生成装置は、半導体集積回路（ＬＳＩ）の製造方法の一部であるレイアウト設計に用いる素子のレイアウトパタン生成装置である。

図２において、基本図形生成部（すなわち、端子図形及び素子有効領域図形生成部）１１及び付加図形生成部１２は、例えば、図１のデータ処理部１の一部として構成することができる。ただし、素子有効領域図形生成部１１及び付加図形生成部１２は、それぞれ独立したデータ処理装置であってもよい。また、図２において、端子図形の相対位置情報２１、図形の調整値情報２２、基本図形（すなわち、端子図形・素子有効領域図形）２３、及びレイアウトパタン生成対象素子の全図形２５の各情報は、例えば、図１の格納部２又は記憶部３に記憶される情報である。

図２において、端子図形の相対位置情報２１は、レイアウトパタン生成対象素子として有効な領域（有効領域）の図形（有効領域図形）に対して、このレイアウトパタン生成対象素子の端子の領域（単に「端子」とも言う）の図形（端子図形）の相対的な位置を記述するデータである。例えば、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合の有効領域図形は、ゲートとしての効果を得ることができる領域の図形であり、レイアウトパタン生成対象素子が抵抗素子である場合の有効領域図形は、抵抗体として機能する領域の図形である。

図２において、図形の調整値情報２２は、レイアウトパタン生成対象素子の有効領域図形の調整値を記述するデータである。レイアウトパタン生成対象素子の有効領域図形の調整値は、例えば、有効領域図形の幅、有効領域図形の高さ、有効領域図形と端子図形との距離等である。

基本図形生成部１１は、端子図形の相対位置情報２１と図形の調整値情報２２とに基づいて、レイアウトパタン生成対象素子の有効領域図形と端子図形を生成する装置である。

図２において、端子図形・素子有効領域図形２３は、基本図形生成部１１によって生成された、レイアウトパタン生成対象素子の有効領域図形と端子図形を含む図形データである。

図２において、付加図形の相対位置情報２４は、レイアウトパタン生成対象素子の有効領域図形及び端子図形の双方以外であって、レイアウトパタン生成対象素子を製造するために必要となるマスクパタンとなる全ての図形について、レイアウトパタン生成対象素子の有効領域図形及び／又は端子図形に対する相対位置を記述するデータである。

付加図形生成部１２は、端子図形・素子有効領域図形２３と付加図形の相対位置情報２４とに基づいて、レイアウトパタン生成対象素子の有効領域図形及び端子図形の双方以外の、当該レイアウトパタン生成対象素子に関する図形を自動発生させる装置である。

図２において、素子の全図形２５は、レイアウトパタン生成対象素子について基本図形生成部１１が生成した有効領域図形及び端子図形、並びに、付加図形生成部１２が生成した図形を含むデータである。

表示装置６は、レイアウトパタン生成対象素子の全図形２５に基づく画像を表示する装置である。操作入力部５は、表示装置６の画面を見ながら使用者によって操作される入力部であり、例えば、図形の調整値情報が入力される。

図３は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、端子図形の相対位置情報２１として記述されている情報の一例を示す図である。図３に示されるように、端子図形の相対位置情報２１には、レイアウトパタン生成対象素子の有効領域図形（例えば、図形２１１）に対する、当該レイアウトパタン生成対象素子の全ての端子図形（例えば、図形２１２，２１３）の相対位置情報（例えば、２１４〜２１７）が記述されている。

図４は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、図形の調整値情報２２に記述されている情報の一例を示す図である。図４に示されるように、図形の調整値情報２２には、レイアウトパタン生成対象素子の有効領域図形（例えば、図形２１１）の調整値が記述されている。具体的には、図形の調整値情報２２に、レイアウトパタン生成対象素子の有効領域図形の幅（例えば、距離２２１）、レイアウトパタン生成対象素子の有効領域図形の高さ（例えば、距離２２２）、端子Ａの端子図形と有効領域図形との間隔（例えば、距離２２３）、端子Ｂの端子図形と有効領域図形との間隔（例えば、距離２２４）が記述されている。また、レイアウトパタン生成対象素子の有効領域図形の調整値のそれぞれは、初期状態において、作図基準値の最小値が記述されている。

図５は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、端子図形・素子有効領域図形２３として生成された図形の一例を示す図である。図５に示されるように、基本図形生成部１１は、端子図形の相対位置情報２１及び図形の調整値情報２２の情報を参照して、レイアウトパタン生成対象素子の有効領域図形及び全ての端子図形を生成し、生成された図形のデータを端子図形・素子有効領域図形２３として出力する。なお、レイアウトパタン生成対象素子の有効領域図形及び端子図形の組からなる図形群を、「基本図形」とも言う。

図６は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、付加図形の相対位置情報２４において用いられる、図形の相対位置の起点の一例を示す図である。付加図形の相対位置情報２４には、素子の基本図形（有効領域図形と端子図形）以外で発生させる全ての図形について、レイアウトパタン生成対象素子の有効領域図形及び／又は端子図形に対する相対位置が記述されている。相対位置は、発生させたい矩形の図形のそれぞれの辺が、どの位置を基点にしてどれだけの距離にあるかの組み合わせにより記述される。図６に示される例では、基点の種類は、上下方向ではレイアウトパタン生成対象素子の有効領域図形の上端ＴＯＰ及び下端ＢＴＭの２種類、左右方向では端子Ａの端子図形２１２の左右端ＳＬ，ＳＲ及び端子Ｂの端子図形２１３の左右端ＤＬ，ＤＲと、有効領域図形２１１の左右端ＧＬ，ＧＲの６種類存在する。

図７は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、付加図形生成部１２により生成される第１の作図層Ｌ１の定義例を示す図である。第１の作図層Ｌ１の定義例では、第１の作図層Ｌ１の図形３１０の上端、下端、左端、右端が定義されている。図形３１０の上端は、有効領域図形２１１の上端ＴＯＰからの距離３１１で定義されており、図形３１０の下端は、有効領域図形２１１の下端ＢＴＭからの距離３１２で定義されている。また、第１の作図層Ｌ１の図形３１０の左端は、端子図形２１３の左端ＤＬからの距離３１３で定義されており、図形３１０の右端は、端子図形２１３の右端ＤＲからの距離３１４で定義されている。このような、第１の作図層Ｌ１の図形３１０の上端、下端、左端、右端の定義を、便宜的に、以下のように表記する。
「第１の作図層Ｌ１：
（ＴＯＰ３１１）、（ＢＴＭ３１２）、（ＤＬ３１３）、（ＤＲ３１４）」
なお、距離３１１〜３１４の値は、基本図形からの距離によって指定されるが、その際に生成する第１の作図層Ｌ１の図形の辺が基本図形に対して右方向又は上方向にある場合は、基本図形からの距離は正の値となり、左方向又は下方向の場合は負の値を指定する。図７においては、距離３１１，３１４は正の値であり、距離３１２，３１３は負の値である。

図８は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、付加図形生成部１２により生成される第２の作図層Ｌ２の定義例を示す図である。第２の作図層Ｌ２の定義例では、第２の作図層Ｌ２の図形３２０の上端、下端、左端、右端が定義されている。図形３２０の上端は、有効領域図形２１１の上端ＴＯＰからの距離３２１で定義されており、図形３２０の下端は、有効領域図形２１１の下端ＢＴＭからの距離３１２で定義されている。また、第２の作図層Ｌ２の図形３２０の左端は、有効領域図形２１１の左端ＧＬからの距離３２３で定義されており、図形３２０の右端は、端子図形２１３の右端ＤＲからの距離３２４で定義されている。このような、第２の作図層Ｌ２の図形３２０の上端、下端、左端、右端の定義を、便宜的に、以下のように表記する。
「第２の作図層Ｌ２：
（ＴＯＰ３２１）、（ＢＴＭ３２２）、（ＧＬ３２３）、（ＤＲ３２４）」
なお、距離３２１〜３２４の値は、基本図形からの距離によって指定されるが、その際に生成する第２の作図層Ｌ２の図形の辺が基本図形に対して右方向又は上方向の場合は、基本図形からの距離は正の値とし、左方向又は下方向の場合は負の値を指定する。図８においては、距離３２１，３２４は正の値であり、距離３２２，３２３は負の値である。

図９は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、付加図形生成部１２により生成される第３の作図層Ｌ３の定義例を示す図である。第３の作図層Ｌ３の定義例では、第３の作図層Ｌ３の図形３３０の上端、下端、左端、右端が定義されている。図形３３０の上端は、有効領域図形２１１の上端ＴＯＰからの距離３３１で定義されており、図形３３０の下端は、有効領域図形２１１の上端ＴＯＰからの距離３３２で定義されている。また、第３の作図層Ｌ３の図形３３０の左端は、端子図形２１２の左端ＳＬからの距離３３３で定義されており、図形３３０の右端は、端子図形２１３の右端ＤＲからの距離３３４で定義されている。このような、第３の作図層Ｌ３の図形３３０の上端、下端、左端、右端の定義を、便宜的に、以下のように表記する。
「第３の作図層Ｌ３：
（ＴＯＰ３３１）、（ＴＯＰ３３２）、（ＳＬ３３３）、（ＤＲ３３４）」
なお、距離３３１〜３３４の値は、基本図形からの距離によって指定されるが、その際に生成する第３の作図層Ｌ３の図形の辺が基本図形に対して右方向又は上方向の場合は、基本図形からの距離は正の値とし、左方向又は下方向の場合は負の値とする。図９においては、距離３３１，３３２，３３４は正の値であり、距離３３３は負の値である。

図１０は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、付加図形生成部１２により生成される第４の作図層Ｌ４の定義例を示す図である。第４の作図層Ｌ４の定義例では、第４の作図層Ｌ４の図形３４０の上端、下端、左端、右端が定義されている。図形３４０の上端は、有効領域図形２１１の上端ＴＯＰからの距離３４１で定義されており、図形３４０の下端は、有効領域図形２１１の下端ＢＴＭからの距離３４２で定義されている。また、第４の作図層Ｌ４の図形３４０の左端は、端子図形２１２の左端ＳＬからの距離３４３で定義されており、図形３４０の右端は、端子図形２１２の左端ＳＬからの距離３４４で定義されている。このような、第４の作図層Ｌ４の図形３４０の上端、下端、左端、右端の定義を、便宜的に、以下のように表記する。
「第４の作図層Ｌ４：
（ＴＯＰ３４１）、（ＢＴＭ３４２）、（ＳＬ３４３）、（ＤＲ３４４）」
なお、距離３４１〜３４４の値は、基本図形からの距離によって指定されるが、その際に生成する第４の作図層Ｌ４の図形の辺が基本図形に対して右方向又は上方向の場合は、基本図形からの距離は正の値とし、左方向又は下方向の場合は負の値とする。図１０においては、距離３４１は正の値であり、距離３４２，３４３，３４４は負の値である。

付加図形生成部１２は、基本図形生成部１１により生成された端子図形・素子有効領域図形２３の図形から参照点の位置を求め、付加図形の相対位置情報２４に記述されている全ての図形について、各辺の参照点と距離を元に実際の図形を生成する。付加図形生成部１２は、レイアウトパタン生成対象素子の有効領域図形及び端子図形の双方、並びに、付加図形生成部１２が生成した当該レイアウトパタン生成対象素子に関する図形を合わせてレイアウトパタン生成対象素子の全図形２５を生成し、生成されたレイアウトパタン生成対象素子の全図形を表示装置６に表示させる。

表示装置６は、レイアウトパタン生成対象素子の全図形２５を表示する。表示装置６は、レイアウトパタン生成対象素子に対する調整値の指定を使用者が行うことを可能とする操作入力部（図１の符号５）を備えている。使用者は表示された素子に対して、必要に応じて調整値の変更を実施する。使用者によって変更された調整値により、図形の調整値情報２２が更新される。基本図形生成部１１は、調整値が反映された素子有効領域図形、及び端子図形を更新した、端子図形・素子有効領域図形２３を出力し、さらに付加図形生成部１２は更新された素子有効領域図形と端子図形に基づき付加図形を再度生成しなおし、調整値が反映された素子の全図形２５を出力し、表示装置６に表示する。

図１１及び図１２は、基点の違いによる調整値変更後の付加図形の形状変化の例を示す図である。図１２は、レイアウトパタン生成対象素子の有効領域図形２１１と端子図形２１３の距離（図１１の符号４４１）を調整値によって変化させた場合を例示している。図形の調整値情報２２として記述されている調整値により、レイアウトパタン生成対象素子の有効領域図形と端子図形の位置関係が変化する場合、付加図形生成部１２によって生成される付加図形もその参照する基点の位置に応じて形状が変化する。付加図形生成部１２は、基点が変化した場合であっても、基点からの距離を維持して付加図形を生成するため、調整値による変更前に同じ位置の辺を持つこととなる付加図形であっても、基点が異なることにより調整値による変更後の図形が異なる。

図１１及び図１２において、第１の作図層Ｌ１の定義例では、第１の作図層Ｌ１の図形４１０の、上端、下端、左端、右端が定義されている。図１１及び図１２において、第１の作図層Ｌ１の図形４１０の上端は、以下のように定義されている。
「第１の作図層Ｌ１：
（ＴＯＰ４１１）、（ＢＴＭ４１２）、（ＤＬ４１３）、（ＤＲ４１４）」
また、第２の作図層Ｌ２の図形４２０及び第３の作図層Ｌ３の図形４３０の上端、下端、左端、右端は以下のように定義されている。
「第２の作図層Ｌ２：
（ＴＯＰ４２１）、（ＢＴＭ４２２）、（ＧＲ４２３）、（ＤＲ４２４）」
「第３の作図層Ｌ３：
（ＴＯＰ４３１）、（ＢＴＭ４３２）、（ＧＬ４３３）、（ＧＲ４３４）」
図１１における基点となる図形２１３の左端は、図形２１１の右端ＧＲから距離４４１の位置にあるが、図１２における基点となる図形２１３ａの左端は、図形２１１の右端ＧＲから距離４４１ａの位置にある。このように、基点が変化した場合であっても、基点からの距離を維持して付加図形は生成されるが、調整値による変更前に同じ位置の辺を持つこととなる付加図形であっても、基点が異なることにより調整値による変更後の図形が異なる。

このように、基本図形生成部１１は、レイアウトパタン生成対象素子の有効領域図形と端子図形について、端子図形の相対位置情報２１と図形の調整値情報２２とからレイアウトパタン生成対象素子の有効領域図形の幅、レイアウトパタン生成対象素子の有効領域図形の高さ、レイアウトパタン生成対象素子の有効領域図形とその端子の間隔を入力することにより、レイアウトパタン生成対象素子の有効領域図形と端子図形について、予め準備された調整値による素子形状のバリエーションを発生する機能を持つ素子図形を生成する。また、通常、トランジスタや抵抗等の素子のレイアウト形状において、レイアウトパタン生成対象素子の有効領域図形と端子図形との相対位置関係は、作図基準値やマスク工程に必要な作図層の形状に依存しない。そのため、基本図形生成部１１は、作図基準値やマスク工程に必要な作図層の形状に依存しない。

また、付加図形生成部１２は、基本図形生成部１１で生成した素子の有効領域図形と端子図形の形状に対して、作図層と相対的な情報を与えるだけで様々な付加図形をいくつでも生成可能であるため、マスク構造が大きく異なる素子構造を持つ場合であっても、付加図形の相対位置情報２４の記述内容を変更するだけで、容易に所望の素子の全図形を生成することができる。このように、付加図形生成部１２も、作図基準値やマスク工程に必要な作図層の形状に依存しない。

また、操作入力部５により調整値を変更することによって、レイアウトパタン生成対象素子の有効領域図形の形状や、有効領域図形と端子図形との間隔を変更すれば、レイアウトパタン生成対象素子の有効領域図形及び端子図形の形状が自動的に変更され、それを基点として生成される付加図形が全てその変更に追従する。このように、第１の実施形態に係るレイアウトパタン生成装置によれば、素子構造を維持したまま、操作入力部５により調整値の変更を行うだけで、素子全体の図形の変更を容易に行うことができる。

また、付加図形の相対位置情報２４では、付加図形がどの基点を採用して記述するかによって調整値による素子構造の変化に対し、付加図形がどう追従するか、もしくは追従しないかを定義することが可能である。このため、調整値による変更が影響する図形、及び影響しない図形のいずれをも容易に生成することができる。

以上に説明したように、第１の実施形態に係るレイアウトパタン生成装置及びレイアウトパタン生成方法によれば、レイアウトパタン生成対象素子の有効領域図形と端子図形の形状と相対位置さえ同じ素子であれば、どのような作図基準値や作図層の形状であっても、端子図形と付加図形の相対位置の簡単な情報を入力するだけで、レイアウトパタン生成対象素子としてマスク工程に必要な作図層全体の図形を容易に生成することが可能である。また、第１の実施形態に係るレイアウトパタン生成装置及びレイアウトパタン生成方法によれば、調整値を変更するだけで設計基準を遵守したまま作図層全体の図形の変更を容易に行うことができる。

〈第２の実施形態〉
図１３は、第２の実施形態に係るレイアウトパタン生成装置の構成及び動作を示す説明図である。図１３において、図２に示される要素と同じ又は対応する要素には、同じ符号を付す。第２の実施形態に係るレイアウトパタン生成装置は、素子の並び図形生成部１３が追加されている点において、第１の実施形態に係るレイアウトパタン生成装置と相違する。

素子の並び図形生成部１３は、基本図形生成部１１で生成された図形群を、一定の規則に従って分割して複数の素子として図形を生成し、それを並べた図形を生成する装置である。図１３において、基本図形生成部１１、付加図形生成部１２、及び素子の並び図形生成部１３は、例えば、図１のデータ処理部１の一部として構成することができる。ただし、基本図形生成部１１、付加図形生成部１２、及び素子の並び図形生成部１３は、それぞれ独立したデータ処理装置であってもよい。

図１３において、図形の調整値情報２２は、素子の並び図形生成部１３による素子の分割後の並びを生成するための、並び数（分割数）と、並ぶ素子数を考慮した場合の、１つの素子当たりの端子図形及び素子有効領域図形の形状の情報を持つ。図形の調整値情報２２は、初期状態において、第１の実施形態において説明した情報に加え、素子の並び数は“１”であり、素子の各図形の形状は、並び数が“１”で素子としての必要な有効領域図形と端子図形を生成するための図形情報を持つ。第２の実施形態に係るレイアウトパタン生成装置は、図形の調整値情報２２に素子並び“１”が指定してある場合は、第１の実施形態に係るレイアウトパタン生成装置と同じ動作をする。

操作入力部５により素子の並び数（分割数）が変更された場合等のように、図形の調整値情報２２に１以上の分割数、及び分割後の素子の有効領域図形や端子図形の形状の情報が格納される場合について説明する。

基本図形生成部１１は、分割された１つ分の素子についての基本図形を生成する。生成する図形の形状は、レイアウトパタン生成対象素子の種類によって異なるが、同じ種類の素子であれば形状を分割する方法は同じである。ＭＯＳトランジスタ及び素子が抵抗である場合の、分割前後の図形の例を以下に示す。

図１４は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合の分割例を示す図である。素子の並び図形生成部１３は、基本図形生成部１１で生成した素子の基本図形を、レイアウトパタン生成対象素子の種類によって決められた並びに並べた図形を生成する。図１４には、有効領域図形５１１が３つの有効領域図形５１１ａ、５１１ｂ，５１１ｃに分割され、端子図形５１２が３つの端子図形５１２ａ，５１２ｂ，５１２ｃに分割され、端子図形５１３が３つの端子図形５１３ａ，５１３ｂ，５１３ｃに分割に分割される場合が例示されている。

図１５は、レイアウトパタン生成対象素子が抵抗素子である場合の分割例を示す図である。素子の並び図形生成部１３は、基本図形生成部１１で生成した素子の基本図形を、素子の種類によって決められた並びに並べた図形を生成する。図１５には、有効領域図形６１１が３つの有効領域図形６１１ａ，６１１ｂ，６１１ｃに分割され、端子図形６１２が３つの端子図形６１２ａ，６１２ｂ，６１２ｃに分割され、端子図形６１３が３つの端子図形６１３ａ，６１３ｂ，６１３ｃに分割に分割される場合が例示されている。

図１６は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合の素子の並び図形の生成例を示す図である。図１６において、基本図形５２１ａ，５２１ｂ，５２１ｃ中の「Ｆ」の文字は、素子の向きを明示するために付されたものである。第２の実施形態において、付加図形生成部１２は、素子の並び図形生成部１３によって生成した、全ての素子の基本図形５２１ａ，５２１ｂ，５２１ｃに対して、付加図形の相対位置情報２４に記述されている全ての図形を生成する。図形を生成する際は、付加図形の相対位置情報２４に記述されている相対位置に対して、レイアウトパタン生成対象素子の基本図形の向きが考慮された形状を生成する。このとき端子図形５１３ａと端子図形５１３ｂとは互いに重なり合い、並びに、端子図形５１２ｂと端子図形５１２ｃとは互いに重なり合うように配置される。

図１７は、レイアウトパタン生成対象素子が抵抗素子である場合の素子の並び図形の生成例を示す図である。図１７において、基本図形６２１ａ，６２１ｂ，６２１ｃ中の「Ｆ」の文字は、及び、基本図形６３１ａ，６３１ｂ，６３１ｃ中の「Ｆ」の文字は、素子の向きを明示するために付されたものである。付加図形生成部１２は、素子の並び図形生成部１３によってレイアウトパタン生成対象素子を生成した、全ての素子の基本図形６２１ａ，６２１ｂ，６２１ｃ又は６３１ａ，６３１ｂ，６３１ｃに対して、付加図形の相対位置情報２４に記述されている全ての図形を生成する。図形を生成する際は、付加図形の相対位置情報２４に記述されている相対位置に対して、レイアウトパタン生成対象素子の基本図形の向きが考慮された形状を生成する。

図１８は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合に、付加図形の相対位置情報２４による第１の作図層Ｌ１の定義例を示す図である。第１の作図層Ｌ１の定義例では、第１の作図層Ｌ１の図形７１０の上端、下端、左端、右端が定義されている。図形７１０の上端は、有効領域図形２１１の上端ＴＯＰからの距離７５１で定義されており、図形７１０の下端は、有効領域図形２１１の下端ＢＴＭからの距離７５２で定義されている。また、第１の作図層Ｌ１の図形７１０の左端は、端子図形２１１の右端ＧＲからの距離７５３で定義されており、図形７１０の右端は、端子図形２１３の左端ＤＬからの距離７５４で定義されている。このような、第１の作図層Ｌ１の図形７１０の上端、下端、左端、右端の定義を、便宜的に、以下のように表記する。
「第１の作図層Ｌ１：
（ＴＯＰ７５１）、（ＢＴＭ７５２）、（ＧＲ７５３）、（ＤＬ７５４）」

図１９及び図２０は、素子の基本図形６４１ａ，６４１ｂ，６４１ｃが３つ（３分割）の場合の付加図形の生成と、基点の違いによる調整値変更後の付加図形の形状変化の例を示す図である。図１９及び図２０において、端子図形２１２ａ，２１２ｂ，２１２ｃは、図１８の端子図形２１２に対応し、端子図形２１３ａ，２１３ｂ，２１３ｃは、図１８の端子図形２１３に対応する。図１９及び図２０において、端子図形２１３ａと端子図形２１３ｂとは互いに重なり合っており、端子図形２１２ｂと端子図形２１２ｃとは互いに重なり合っている。図１９は、レイアウトパタン生成対象素子がＭＯＳトランジスタである場合のレイアウトパタンの生成例を示す図である。図１９において、付加図形の相対位置情報２４に記述されている付加図形を全て生成した結果が素子の全図形２５となり、表示装置６に表示され、使用者は、表示装置６の画面を見ながら操作入力部５から調整値や素子の分割数の指定などを行うことができる。使用者は表示された素子に対して、必要に応じて素子の分割数などの変更を行う。変更内容は図形の調整値情報２２に反映され、基本図形生成部１１、素子の並び図形生成部１３、付加図形生成部１２を経由して再度生成された素子の全図形が表示装置６に表示される。図２０は、調整値により素子の有効領域図形と端子図形の間隔を広げた場合の例を示す。図２０では、レイアウトパタン生成対象素子の有効領域図形２１１と端子Ｂの端子図形２１３との間隔７３０，７３１を広げた場合の例を示している。図１８における距離７５４は、図２０に示される分割後の素子における距離７３０、距離７３１、及び距離７３２に採用され、これらは同じ距離である。具体的に言うと、調整値としては、図１８に示されるように、有効領域７１０とドレイン端子２１３との距離７５４が入っており、この調整値を変更することは、つまり図２０の距離７３０、距離７３１、及び距離７３２の全ての変更を意味する。

以上に説明したように、素子の並び図形生成部１３は、分割された基本素子をその種類によって並べる方法を提供するものであり、作図基準値やマスク工程に必要な作図層の形状には依存しない。一般的に回路設計時の素子有効領域は、レイアウトの工程において素子が占有する領域の最適化の際に小さく分割した素子を複数個並べて組み合わせることにより所望の素子領域を得る場合が多い。第２の実施形態では、素子の分割を調整値の１つとすることにより、端子図形や付加図形の形状と相対位置についての簡単な情報を入力するだけで、レイアウト工程で素子の占有する領域を調整可能とするレイアウトを生成することできるため、効率的な素子の領域配分を考慮した複雑なレイアウトを容易に効率よく生成することができる。

〈第３の実施形態〉
図２１は、第３の実施形態に係るレイアウトパタン生成装置の構成及び動作を示す説明図である。図２１において、図１３に示される要素と同じ又は対応する要素には、同じ符号を付す。第３の実施形態に係るレイアウトパタン生成装置は、付加図形を生成する構成として、第１の付加図形生成部１２と第２の付加図形生成部１４を有する点において、第２の実施形態に係るレイアウトパタン生成装置と相違する。

付加図形の相対位置情報２４には、図形に対する後処理をどのように実施するかを指示する内容を、予め定義しておくこともできる。第２の付加図形生成部１４は、第１の付加図形生成部１２が生成した図形を元にして、付加図形の相対位置情報２４に定義されている後処理の方法に従った図形を生成する装置である。従って、素子の全図形２５には、第１の付加図形生成部１２で生成した図形に加え、第２の付加図形生成部１４で生成した図形が付加されている。

第１の付加図形生成部１２は、第２の実施形態における付加図形生成部（図１３の符号１２）と同じ動作をする。第２の付加図形生成部１４は、第１の付加図形生成部１２で生成した図形に対して、後処理を行って新たな付加図形を生成し、付加する装置である。第２の付加図形生成部１４による後処理の例を以下に説明する。

図２２〜図２４は、基本図形生成部１１によって生成された基本図形（素子有効領域図形２１１及び端子図形２１２，２１３）と第１の付加図形生成部１２及び第２の付加図形生成部１４による後処理によって生成された付加図形８１０とを含む図形の生成例を示す図である。図２２〜図２４の例では、付加図形の相対位置情報２４にて、同じ指定により生成した複数の図形の包含図形を生成する。図２２の例は、
「第１の作図層Ｌ１：
（ＴＯＰ８１１）、（ＴＯＰ８１２）、（ＳＬ８１３）、（ＧＲ８１４）」
と記述できる。
また、図２３は、第１の付加図形生成部１２により生成した図形の例であり、素子が４分割されている場合の例を示す図である。図２３において、有効領域図形は４分割されて図形８２１〜８２４となっており、端子図形は分割されて図形８３１〜８３３，８４１，８４２となっており、付加図形は、図形８１０ａ〜８１０ｄに４分割されている。図２４は、第２の付加図形生成部１４により生成した、付加図形８５０を含む包含図形の例を示す図である。図２４において、有効領域図形は４分割されて図形８２１〜８２４となっており、端子図形は分割されて図形８３１〜８３３，８４１，８４２となっており、付加図形としては、図形８５０が生成されている。

図２５〜図２７は、基本図形生成部１１によって生成された基本図形（素子有効領域図形２１１及び端子図形２１２，２１３）と第１の付加図形生成部１２及び第２の付加図形生成部１４による後処理によって生成された付加図形９１０とを包含する包含図形の生成例を示す図である。図２５〜図２７の例では、付加図形の相対位置情報２４にて同じ指定により生成した複数の図形の包含図形を生成する。図２５の例は、
「第１の作図層Ｌ２：
（ＴＯＰ９１１）、（ＢＴＭ９１２）、（ＳＬ９１３）、（ＳＬ９１４）」
と記述できる。
また、図２６は、第１の付加図形生成部１２により生成した図形の例であり、素子が４分割されている場合の例を示す図である。図２６において、有効領域図形は４分割されて図形９２１〜９２４となっており、端子図形は分割されて図形９３１〜９３３，９４１，９４２となっており、付加図形は、図形９１０ａ〜９１０ｄに４分割されている。図２７は、第２の付加図形生成部１４により生成した、付加図形９５１，９５２を含む包含図形の例を示す図である。図２７において、有効領域図形は４分割されて図形９２１〜９２４となっており、端子図形は分割されて図形９３１〜９３３，９４１，９４２となっており、付加図形は、第２の付加図形生成部１４により、両端の図形９５１，９５２が生成されている。

以上に説明したように、第２の付加図形生成部１４は、第１の付加図形生成部１２で生成した付加図形を元に、後処理を施した図形８５０又は９５１，９５２を生成する。第２の付加図形生成部１４により、レイアウトパタン生成対象素子を分割した場合（第２の実施形態の場合）に、分割された図形の周囲を囲むように生成する図形、又は、素子全体を覆う図形、又は、分割された素子間を接続する配線図形等の図形（すなわち、素子全体を含む図形）を容易に生成することができる。

〈変形例〉
第１〜第３の実施形態においては、トランジスタ素子のレイアウトを生成するレイアウトパタン生成装置について説明したが、第１〜第３の実施形態に係るレイアウトパタン生成装置及びレイアウトパタン生成方法は、トランジスタ素子だけではなく、ＬＳＩに作り込まれる各種の素子、例えば、抵抗素子、容量素子、インダクタ素子などのレイアウトパタンの生成に適用することができる。

１データ処理装置、２格納部、３記憶部、５操作入力部、６表示装置、７プログラム格納部、１１基本図形生成部、１２付加図形生成部（又は第１の付加図形生成部）、１３素子の並び図形生成部、１４第２の付加図形生成部、２１端子図形の相対位置情報、２２図形の調整値情報、２３端子図形・素子有効領域図形、２４付加図形の相対位置情報、２５素子の全図形、２１１素子有効領域図形、２１２，２１３端子図形、Ｌ１〜Ｌ４作図層。

Claims

半導体集積回路を構成する素子の個々のレイアウトパタンを生成するレイアウトパタン生成装置であって、
格納部と、
基本図形生成部と、
表示装置と、
操作入力部とを有し、
前記格納部は、
レイアウトパタン生成対象素子の有効領域図形に対する、当該レイアウトパタン生成対象素子の端子図形の相対的な位置を記述するデータである端子図形の相対位置情報と、
前記有効領域図形及び前記端子図形から成る基本図形の調整値を記述するデータであり、前記有効領域図形の幅、前記有効領域図形の高さ、及び前記端子図形と前記有効領域図形との間隔を含む図形の調整値情報と、
を格納し、
前記基本図形生成部は、前記端子図形の相対位置情報と前記図形の調整値情報とに基づいて、前記レイアウトパタン生成対象素子の有効領域図形及び端子図形を生成し、
前記表示装置は、生成された前記有効領域図形及び前記端子図形を表示し、
前記図形の調整値情報は、前記操作入力部からの入力に基づいて変更される
ことを特徴とするレイアウトパタン生成装置。
前記端子図形の相対位置情報において、前記有効領域図形に対する前記端子図形の相対的な位置情報は、前記有効領域図形の高さとの関係に基づき記述されていることを特徴とする請求項１に記載のレイアウトパタン生成装置。
前記格納部は、前記基本図形以外の領域の付加図形について、前記基本図形に対する相対位置を記述するデータである付加図形の相対位置情報をさらに格納し、
付加図形生成部にて、生成された前記有効領域図形及び前記端子図形と前記付加図形の相対位置情報とに基づいて前記レイアウトパタン生成対象素子の付加図形を生成することを特徴とする請求項１又は２に記載のレイアウトパタン生成装置。
生成された前記有効領域図形及び前記端子図形を分割する素子の並び図形生成部をさらに有し、
前記付加図形生成部は、前記レイアウトパタン生成対象素子の付加図形の生成を、前記分割された前記有効領域図形及び前記端子図形と、前記付加図形の相対位置情報とに基づいて、行う
ことを特徴とする請求項３に記載のレイアウトパタン生成装置。
生成された前記有効領域図形及び前記端子図形と、前記付加図形の相対位置情報とに基づいて、前記レイアウトパタン生成対象素子の他の付加図形を生成する他の付加図形生成部をさらに有し、
前記表示装置は、生成された前記有効領域図形及び前記端子図形と、生成された前記付加図形及び前記他の付加図形とを表示する、
ことを特徴とする請求項３又は４に記載のレイアウトパタン生成装置。
前記レイアウトパタン生成対象素子は、トランジスタ素子、抵抗素子、容量素子、インダクタ素子のいずれかであることを特徴とする請求項１乃至５のいずれか１項に記載のレイアウトパタン生成装置。
前記端子図形の相対位置情報は、各レイアウトパタン生成対象素子について、１個の有効領域図形と２個の端子図形との相対的な位置を記述するデータであることを特徴とする請求項１乃至６のいずれか１項に記載のレイアウトパタン生成装置。
前記有効領域図形の幅、前記有効領域図形の高さ、及び前記端子図形と前記有効領域図形との間隔は、初期状態において、作図基準値の最小値が記述されていることを特徴とする請求項１乃至７のいずれか１項に記載のレイアウトパタン生成装置。
半導体集積回路を構成する素子の個々のレイアウトパタンを生成する装置が実行するレイアウトパタン生成方法であって、
操作入力部から入力された、レイアウトパタン生成対象素子の有効領域図形に対する当該レイアウトパタン生成対象素子の端子図形の相対的な位置を記述するデータである端子図形の相対位置情報と、前記有効領域図形及び前記端子図形から成る基本図形の調整値を記述するデータであり前記有効領域図形の幅、前記有効領域図形の高さ、及び前記端子図形と前記有効領域図形との間隔を含む図形の調整値情報と、
に基づいて、前記レイアウトパタン生成対象素子の前記有効領域図形及び前記端子図形を生成するステップと、
生成された前記有効領域図形及び前記端子図形を表示装置に表示するステップと、
を有することを特徴とするレイアウトパタン生成方法。
前記端子図形の相対位置情報において、前記有効領域図形に対する前記端子図形の相対的な位置情報は、前記有効領域図形の高さとの関係に基づき記述されていることを特徴とする請求項９に記載のレイアウトパタン生成方法。
前記基本図形以外の領域の付加図形について前記基本図形に対する相対位置を記述するデータである付加図形の相対位置情報をさらに有し、
生成された前記有効領域図形及び前記端子図形と前記付加図形の相対位置情報とに基づいて前記レイアウトパタン生成対象素子の付加図形を生成することを特徴とする請求項９又は１０に記載のレイアウトパタン生成方法。
生成された前記有効領域図形及び前記端子図形を分割するステップをさらに有し、
前記レイアウトパタン生成対象素子の付加図形の生成を、前記分割された前記有効領域図形及び前記端子図形と、前記付加図形の相対位置情報とに基づいて、行う
ことを特徴とする請求項１１に記載のレイアウトパタン生成方法。
生成された前記有効領域図形及び前記端子図形と、前記付加図形の相対位置情報とに基づいて、前記レイアウトパタン生成対象素子の他の付加図形を生成するステップをさらに有し、
生成された前記有効領域図形及び前記端子図形と、生成された前記付加図形を表示装置に表示する前記ステップにおいて、生成された前記他の付加図形をも表示する
ことを特徴とする請求項１１又は１２に記載のレイアウトパタン生成方法。
前記レイアウトパタン生成対象素子は、トランジスタ素子、抵抗素子、容量素子、インダクタ素子のいずれかであることを特徴とする請求項９乃至１３のいずれか１項に記載のレイアウトパタン生成方法。
前記端子図形の相対位置情報は、各レイアウトパタン生成対象素子について、１個の有効領域図形と２個の端子図形と相対的な位置を記述するデータであることを特徴とする請求項９乃至１４のいずれか１項に記載のレイアウトパタン生成方法。
前記有効領域図形の幅、前記有効領域図形の高さ、及び前記端子図形と前記有効領域図形との間隔は、初期状態において、作図基準値の最小値が記述されていることを特徴とする請求項９乃至１５のいずれか１項に記載のレイアウトパタン生成方法。