JP5557955B2

JP5557955B2 - スイッチ検知システム

Info

Publication number: JP5557955B2
Application number: JP2013513144A
Authority: JP
Inventors: シン，ガン
Original assignee: Otis Elevator Co
Current assignee: Otis Elevator Co
Priority date: 2010-06-02
Filing date: 2010-06-02
Publication date: 2014-07-23
Anticipated expiration: 2030-06-02
Also published as: CN103003180B; HK1183471A1; CN103003180A; US20130106422A1; US9128155B2; KR20130031875A; JP2013530500A; EP2576407A1; EP2576407A4; KR101430564B1; WO2011152823A1

Description

本発明は、制御システムに関し、特に、エレベータ及びエスカレータ制御システムのスイッチ検知システムに関する。

スイッチ検知システムは、制御システムに電気的に接続された複数のスイッチを有する。スイッチ検知システムは、システムにおいてスイッチが起動されているか否かを判断するため、かつどのスイッチが起動しているかを識別するために用いられる。

起動されているスイッチの判断及び識別は、例えば、エレベータ又はエスカレータシステムなどのシステムを制御するために用いられる。

本発明の一態様によれば、スイッチ検知システムは、極ノード、常時閉接点及び常時開接点を有する第１のスイッチであって、第１のスイッチの極ノードは、電圧電源ノードに接続されている、第１のスイッチと、極ノード、常時閉接点及び常時開接点を有する第２のスイッチであって、第２のスイッチの極ノードは、第１のスイッチの常時閉接点に接続されている、第２のスイッチと、第２のスイッチの常時閉接点に接続されている電圧検知器と、第１のスイッチの常時開接点に接続されている第１の抵抗器と、第１のスイッチの常時開接点及び第２のスイッチの常時開接点に接続されている第２の抵抗器と、第１のスイッチの極ノードに接続された第１の接続部及び第１の抵抗器に接続された第２の接続部を有するプロセッサと、を備える。

本発明の他の態様によれば、システムにおける起動されたスイッチを判断する方法は、電圧検知器が電圧を検知しないことを示す指標を電圧検知器から受けるステップと、直列に接続された少なくとも１つのスイッチ及び少なくとも１つの抵抗器含む回路の電圧を測定するステップと、前記回路の抵抗を判断するステップと、前記回路において直列に配された抵抗器の数を判断するため、前記回路の抵抗を前記少なくとも１つの抵抗器の抵抗で除算するステップと、前記回路において直列に配された抵抗器の数を直列に配された対応するスイッチの数と関連づけるステップと、前記回路において直列に配された抵抗器の数と直列に配された対応するスイッチの数との関連づけに応じて、システムにおける起動されたスイッチを識別するステップと、識別した、起動されたスイッチを示す信号を出力するステップと、を含む。

本発明のさらに別の態様によれば、スイッチ検知システムは、極ノード、常時閉接点及び常時開接点を有する第１のスイッチであって、第１のスイッチの極ノードは、電圧電源ノードに接続されている、第１のスイッチと、極ノード、常時閉接点及び常時開接点を有する第２のスイッチであって、第２のスイッチの極ノードは、第１のスイッチの常時閉接点に接続されている、第２のスイッチと、第１のスイッチの常時開接点に接続されている第１の抵抗器と、第１のスイッチの常時開接点及び第２のスイッチの常時開接点に接続されている第２の抵抗器と、を備える。

本発明の他の特徴及び利点は、以下の発明を実施するための形態及び添付の図面により明らかになるであろう。

詳細な説明は図面を参照して本発明の実施例、利点及び特徴を説明するものである。

スイッチ検知システムの例示的な実施例を示す図。

図１は、スイッチ検知システム１００の例示的な実施例を示す。システム１００は、任意の数（ｎ）のスイッチ１０２を含むスイッチアレイ１０１に配されたスイッチ（Ｓ１−Ｓｎ）１０２を有する。図示した実施例では、各スイッチ１０２は、単一の極ノード１５３を形成するように接続された第１の極１５０及び第２の極１５１、常時閉接点１６０並びに常時開接点１６１を含む。これらの接点は、常時閉接点１６０が開のときに、常時開接点１６１が閉となるように配設されている。スイッチ１０２の極ノード１５３及びスイッチの常時開接点１６１は、電圧電源（Ｖｓ）ノード１０４と電圧検知器１０６との間で直列に接続されている。抵抗器アレイ１０３において、同様の（又は実質的に同一の）抵抗器１０８が直列に配置されている。各抵抗器１０８は、システム１００がｎ個のスイッチ及び抵抗器を有するように、対応するスイッチ１０２と対をなしている。アレイ１０３は、ノード（Ｗ１−Ｗｎ）１０５を含み、該ノードは、抵抗器の間に配されている（ノードＷｎは、抵抗器１０８の端部に配される）。各ノード１０５は、対をなすスイッチ１０２の常時開接点１６１に各抵抗器１０８を接続する。スイッチ識別子回路１０７は、Ｒ１抵抗器１０８に接続されたノード１０９及び電圧電源ノード１０４に接続されたノード１１１を含み、さらに、Ｗｎノード１０５に接続されたノード１１３を含んでいてもよい。ノード１０９は、接地されている抵抗器１１０に接続される。ノード１１３は、テストスイッチ（Ｓｔｅｓｔ）１１２を介して電圧電源（Ｖｔｅｓｔ）に接続される。プロセッサ１１４は、スイッチ識別子回路１０７及び電圧検知器１０６に通信可能に接続される。

作動時において、スイッチ１０２の各常時閉接点１６０が閉位置にあるとき、電圧検知器１０６は電圧電源ノード１０４からの電圧を検知する。電圧検知器１０６は、電圧電源ノード１０４からの電圧が検知されたことを示す信号をプロセッサ１１４に送信する。スイッチ１０２（例えば、スイッチＳ２，１０２）が起動されると、スイッチＳ２，１０２の常時閉接点１６０が開となり、スイッチＳ２，１０２の常時開接点１６１が閉となる。電圧電源ノード１０４と電圧検知器１０６の電気的な接続が切断され、電圧検知器１０６は電圧を検知しないものとなる。電圧検知器１０６は、電圧を検知していないことを示す信号をプロセッサ１１４に送信する。スイッチＳ２，１０２の常時開接点１６１が閉じることにより、電圧電源ノード１０４から、スイッチＳ１，１０２の（閉状態の）常時閉接点１６０、スイッチＳ２，１０２の（閉状態の）常時開接点１６１、抵抗器Ｒ１，１０８、ノード１０９を通ってプロセッサ１１４へと流れる電流路が生じる。プロセッサ１１４は、電圧電源ノード１０４（ノード１１１）における電圧電源（Ｖｓ）及びノード１０９における抵抗電圧（Ｖｒ）を検知する。各抵抗器１０８は同様の抵抗を有するため、Ｖｒ＝Ｖｓ／ｎ＋１となる。これをｎについて解くと、ｎ＝Ｖｓ／Ｖｒ−１となる。ここで、ｎは、スイッチ１０２が起動している（常時開接点１６１が閉であり、常時閉接点１６０が開である）ときの直列に接続された抵抗器１０８の数である。各スイッチ１０２は抵抗器１０８と対をなしているため、起動しているスイッチが識別され得る。

上記実施例では、スイッチＳ２，１０２の起動により、電圧検知器１０６への電圧の損失が生じる。電圧検知器１０６は、プロセッサ１１４に信号を送信する。プロセッサ１１４は、電圧Ｖｓ及びＶｒを検知し、上記方程式をｎについて解く。結果として得られたｎ＝２は、直列に接続された２つの抵抗器（Ｒ１，Ｒ２）があることを示す。各抵抗器１０８がスイッチ１０２と対をなしているため、ｎ＝２は、スイッチＳ２，１０２が起動していることを示す。プロセッサ１１４は、起動している特定のスイッチ１０２を示す指標（情報）を、例えば、エレベータやエスカレータのシステム等対応するシステムを制御するために使用する。例えば、プロセッサ１１４は、システムにおける視覚的な表示器、音声による表示器又は他の表示器を制御するように制御信号を出力してもよく、システムにおけるエレベータかご等の機械的な要素を制御するように制御信号を出力してもよい。

システムを検査するために、Ｓｔｅｓｔスイッチ１１２が用いられ得る。スイッチ１０２の常時閉接点が閉である場合、Ｓｔｅｓｔスイッチ１１２が閉となり、抵抗器アレイ１０３にわたって電圧が印加される。システム１００が適切に作動している場合、抵抗器アレイ１０３の全抵抗（Ｒｔ）が検出される。ここで、Ｒｔ＝ΣＲｎである。プロセッサ１１４は、Ｒｔと閾値抵抗値とを比較する。Ｒｔが閾値より小さい場合は、プロセッサは、例えば、故障メッセージをオペレータに出力することにより、故障表示灯（図示せず）を点灯することにより又は故障に関連する制御論理を実行することにより、システムの故障を示す。

特定の実施例によって本発明を説明してきたが、当該実施例は例示的なものに過ぎず、本発明は開示した実施例に限定されないことを理解されたい。発明の範囲から逸脱することなく、本発明に修正や変更を加えることができる。

Claims

極ノード（１５３）、常時閉接点（１６０）及び常時開接点（１６１）を有する第１のスイッチ（１０２）であって、第１のスイッチ（１０２）の極ノード（１５３）は、電圧電源ノード（１０４）に接続されている、第１のスイッチ（１０２）と、
極ノード（１５３）、常時閉接点（１６０）及び常時開接点（１６１）を有する第２のスイッチ（１０２）であって、第２のスイッチ（１０２）の極ノード（１５３）は、第１のスイッチ（１０２）の常時閉接点（１６０）に接続されている、第２のスイッチ（１０２）と、
第２のスイッチ（１０２）の常時閉接点（１６０）に接続されている電圧検知器（１０６）と、
第１のスイッチ（１０２）の常時開接点（１６１）に接続されている第１の抵抗器（１０８）と、
第１のスイッチ（１０２）の常時開接点（１６１）及び第２のスイッチ（１０２）の常時開接点（１６１）に接続されている第２の抵抗器（１０８）と、
第１のスイッチ（１０２）の極ノード（１５３）に接続された第１の接続部及び第１の抵抗器（１０８）に接続された第２の接続部を有するプロセッサ（１１４）と、
前記第１の抵抗器（１０８）に接続されたノード（１０９）及び前記電圧電源ノード（１０４）に接続されたノード（１１１）を含むスイッチ識別子回路（１０７）と、
を備え、
前記プロセッサ（１１４）は、前記電圧検知器（１０６）及び前記スイッチ識別子回路（１０７）に通信可能に接続されていることを特徴とするスイッチ検知システム。
プロセッサ（１１４）及び第２のスイッチ（１０２）の常時開接点（１６１）に接続された第３のスイッチ（１１２）をさらに備えることを特徴とする請求項１に記載のスイッチ検知システム。
電圧検知器（１０６）は、電圧を検知して、電圧が検知されたことを示す指標をプロセッサ（１１４）に送るように作動可能であることを特徴とする請求項１に記載のスイッチ検知システム。
第１の抵抗器（１０８）及び第２の抵抗器（１０８）は同様の抵抗を有することを特徴とする請求項１に記載のスイッチ検知システム。
第１の抵抗器（１０８）及び第２の抵抗器（１０８）は同じの抵抗を有することを特徴とする請求項１に記載のスイッチ検知システム。
プロセッサ（１１４）は、
電圧検知器（１０６）が電圧を検知しないことを示す信号を電圧検知器（１０６）から受け、
プロセッサ（１１４）の第１の接続部及びプロセッサ（１１４）の第２の接続部に亘る電圧を判断し、
プロセッサ（１１４）の第１および第２の接続部に亘る電圧降下を判断し、
プロセッサ（１１４）の第１の接続部とプロセッサ（１１４）の第２の接続部との間で直列に配された抵抗器（１０８）の数を計算する、
ように作動可能であることを特徴とする請求項１に記載のスイッチ検知システム。
プロセッサは、
第３のスイッチ（１１２）を閉じ、
第１の抵抗器（１０８）及び第２の抵抗器（１０８）に亘る電圧を印可し、
第１の抵抗器（１０８）及び第２の抵抗器（１０８）の全抵抗を測定し、
測定された第１の抵抗器（１０８）及び第２の抵抗器（１０８）の抵抗と閾値抵抗値と比較し、
測定された抵抗が閾値抵抗値よりも小さいとの判断に応じて故障を示す、
ように作動可能であることを特徴とする請求項２に記載のスイッチ検知システム。
請求項１に記載のスイッチ検知システム（１００）における起動されたスイッチを判断する方法であって、
直列に接続された少なくとも１つのスイッチ（１０２）及び少なくとも１つの抵抗器（１０８）含む回路の電圧を測定するステップと、
前記回路の抵抗を判断するステップと、
前記回路において直列に配された抵抗器（１０８）の数を判断するため、前記回路の抵抗を前記少なくとも１つの抵抗器（１０８）の抵抗で除算するステップと、
前記回路において直列に配された抵抗器（１０８）の数を直列に配された対応するスイッチ（１０２）の数と関連づけるステップと、
前記回路において直列に配された抵抗器（１０８）の数と直列に配された対応するスイッチ（１０２）の数との関連づけに応じて、システムにおける起動されたスイッチ（１０２）を識別するステップと、
識別した、起動されたスイッチ（１０２）を示す信号を出力するステップと、
を含むことを特徴とする方法。
電圧検知器が電圧を検知しないことを示す指標を電圧検知器（１０６）から受けるステップと、
直列に接続された少なくとも１つのスイッチ（１０２）及び少なくとも１つの抵抗器（１０８）含む前記回路の電圧を測定するステップと、
を含むことを特徴とする請求項８に記載の方法。