JP5551502B2 - 抵抗メモリの製造方法 - Google Patents
抵抗メモリの製造方法 Download PDFInfo
- Publication number
- JP5551502B2 JP5551502B2 JP2010101210A JP2010101210A JP5551502B2 JP 5551502 B2 JP5551502 B2 JP 5551502B2 JP 2010101210 A JP2010101210 A JP 2010101210A JP 2010101210 A JP2010101210 A JP 2010101210A JP 5551502 B2 JP5551502 B2 JP 5551502B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- resistance memory
- sputtering
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000004544 sputter deposition Methods 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 46
- 239000010949 copper Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 41
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 28
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 19
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 229910052786 argon Inorganic materials 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 8
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 6
- 229910001882 dioxygen Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000002474 experimental method Methods 0.000 description 18
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- JTCFNJXQEFODHE-UHFFFAOYSA-N [Ca].[Ti] Chemical compound [Ca].[Ti] JTCFNJXQEFODHE-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007784 solid electrolyte Substances 0.000 description 1
- 229910001773 titanium mineral Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3464—Sputtering using more than one target
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Physical Vapour Deposition (AREA)
Description
本発明は、抵抗メモリ（resistance memory）の製造方法に関するものであり、特に、抵抗メモリの可変抵抗層（variable resistance layer）の製造方法に関するものである。
抵抗メモリは、抵抗状態に基づいてデータを書き込むためのメモリである。抵抗メモリは、ＣＭＯＳ（Complementary Metal Oxide Semiconductor; 相補型金属酸化膜半導体）トランジスタのプロセスとの互換性、単純構造、小型化、速い操作速度、および低電力消費等の利点を有するため、現在、一般に普及する不揮発性メモリとなっている。
抵抗メモリ１００は、通常、図１に示すように、上電極１０２と、下電極１０４と、上電極１０２と下電極１０４の間に設けられた可変抵抗層１０６とを備え、ＭＩＭ（metal-insulation-metal）のサンドイッチ構造を有する。抵抗メモリ１００の抵抗値（または抵抗状態）は、上電極１０２と下電極１０４の間に印加する電圧を調整することによって、高抵抗状態（high resistive state, HRSまたは「絶縁状態」と称す）および低抵抗状態（low resistive state, LRSまたは「導電状態」と称す）に制御される。現在、可変抵抗層１０６を作るのに適した材料は、例えば、有機高分子材料、固体電解質、カルシウム‐チタン鉱物材料、または酸化物がある。
シリコン酸化物（ＳｉＯ2）を抵抗層の主要成分として選択する場合、例えば、銅（Ｃｕ）等の金属成分を追加して、ＨＲＳとＬＲＳの間の切り換えを行う必要がある。ＳｉＯ2層に銅を追加する現在の方法は、ほとんどの場合、ＳｉＯ2層に銅をメッキしてから、高温（５００℃以上）で焼きなまし（annealing）を行い、銅をＳｉＯ2層に熱拡散させるという方法で、Schindler他により２００７年に発表された下記の文献（非特許文献１）において記載されている。
Schindler et al, IEEE Transactions on Electron Devices, Vol. 54, No. 10, pp. 2762-2768 (2007)
しかしながら、上述したＣｕ‐ＳｉＯ2可変抵抗層の製造方法は、ＳｉＯ2層を形成した後に、少なくとも２つのステップを必要とする。また、拡散の過程で非常に高い温度が必要とされるため、上述した方法は、製造時間およびコスト（エネルギー消費）の面で、理想的ではない。
したがって、本発明は、抵抗メモリの可変抵抗層を簡単に製造することのできる抵抗メモリの可変抵抗層の製造方法を提供する。
本発明は、抵抗メモリの可変抵抗層の製造方法を提供する。この方法は、銅ターゲット（copper target）およびシリコン酸化物ターゲット（silicon oxide target）を少なくとも有するスパッタリングチャンバー内に基板を設置することと、その後、銅ターゲットおよびシリコン酸化物ターゲットを使用して同時スパッタリング（co-sputtering）プロセスを行い、基板の表面に混合膜（compound film）を沈積させることとを含む。混合膜のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％である。
本発明のある実施形態中、銅ターゲットおよびシリコン酸化物ターゲットに印加された直流電圧（ＤＣ電圧）またはラジオ周波電圧（ＲＦ電圧）の仕事率は、互いに異なる。
本発明のある実施形態中、上述した混合膜の厚さは、１０ｎｍ〜１００ｎｍの間である。
本発明のある実施形態中、上述したスパッタリングチャンバーに基板支持体が内設され、上述した基板を支持する。また、同時スパッタリングプロセスの間、基板支持体を回転させてもよい。
本発明のある実施形態中、同時スパッタリングプロセスの間、基板は、加熱してもしなくてもよい。
本発明のある実施形態中、同時スパッタリングプロセスの間、基板の温度は、２５℃〜１５０℃の間である。
本発明のある実施形態中、上述した同時スパッタリングプロセスの圧力は、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である。
本発明のある実施形態中、上述した同時スパッタリングプロセスのガスは、１００ｖｏｌ．％のアルゴンガス、または０ｖｏｌ．％よりも大きく２０ｖｏｌ．％以下の酸素ガスを含んだアルゴンガスを含む。
本発明は、また、抵抗メモリの可変抵抗層の製造方法を提供する。この方法において、まず、銅（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）から作られた複合ターゲット（complex target）を少なくとも有するスパッタリングチャンバー内に基板を設置する。複合ターゲットのＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％である。その後、上述した複合ターゲットを使用してスパッタリングプロセスを行い、基板の表面に混合膜を沈積させる。
本発明のある実施形態中、上述した混合膜の厚さは、１０ｎｍ〜１００ｎｍの間である。
本発明のある実施形態中、上述したスパッタリングチャンバーに基板支持体が内設され、上述した基板を支持する。
本発明のある実施形態中、スパッタリングプロセスの間、基板は、加熱してもしなくてもよい。
本発明のある実施形態中、スパッタリングプロセスの間、基板の温度は、２５℃〜１５０℃の間である。
本発明のある実施形態中、上述したスパッタリングプロセスの圧力は、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である。
本発明のある実施形態中、上述したスパッタリングプロセスのガスは、１００ｖｏｌ．％のアルゴンガス、または０ｖｏｌ．％よりも大きく２０ｖｏｌ．％以下の酸素ガスを含んだアルゴンガスを含む。
以上に基づき、本発明の方法は、抵抗メモリの可変抵抗層の製造手順を簡易化することができるとともに、銅（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）の混合膜を形成するのに沈積のステップしか必要としないため、先行技術の高温プロセスを省略することができる。
本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
以下、添付の図面を例として、本発明の実施形態を詳細に説明する。各図面および関連説明において、同一または類似する構成要素には、同一の参照番号を使用する。
図２は、本発明の実施形態に係る抵抗メモリの可変抵抗層の製造プロセスを示す概略的フローチャートである。
図２のステップ２００において、銅ターゲットおよびシリコン酸化物ターゲットを少なくとも有するスパッタリングチャンバー内に基板を設置する。また、スパッタリングチャンバーに、例えば、基板支持体がさらに内設され、上述した基板を支持する。
ステップ２１０において、それから、同時スパッタリングプロセスを行い、基板の表面に混合膜を沈積させる。本実施形態において、同時スパッタリングプロセスは、上述した銅ターゲット（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）ターゲットを使用して実行される。沈積した混合膜のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％であるため、抵抗メモリの可変抵抗層として用いるのに適する。上述した混合膜の厚さは、例えば、１０ｎｍ〜１００ｎｍの間である。
本実施形態において、銅ターゲットおよびシリコン酸化物ターゲットに印加されたＤＣ電圧またはＲＦ電圧の仕事率は、互いに異なる。上述したスパッタリングプロセスの圧力は、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である。上述したスパッタリングプロセスのガスは、例えば、１００ｖｏｌ．％のアルゴンガス、または０ｖｏｌ．％よりも大きく２０ｖｏｌ．％以下の酸素ガスを含んだアルゴンガスを含む。
上述した同時スパッタリングプロセスの間、基板支持体を回転させ、沈積した混合膜をより均一にすることができる。また、同時スパッタリングプロセスの間、基板は、選択的に、加熱してもしなくてもよい。例えば、基板の温度は、２５℃〜１５０℃の間である。
以下に、いくつかの実験について詳しく説明し、上述した実施形態の効果を証明する。注意すべきこととして、本発明は、以下の実験のみに限定されるものではない。
［実験１］
まず、基板に白金膜（Ｐｔ膜）を形成し、Ｐｔ膜を抵抗メモリの下電極として使用する。その後、銅（Ｃｕ）ターゲットおよびシリコン酸化物（ＳｉＯ2）ターゲットを有するスパッタリングチャンバー内の基板支持体に、上述した基板を設置する。
［実験１］
まず、基板に白金膜（Ｐｔ膜）を形成し、Ｐｔ膜を抵抗メモリの下電極として使用する。その後、銅（Ｃｕ）ターゲットおよびシリコン酸化物（ＳｉＯ2）ターゲットを有するスパッタリングチャンバー内の基板支持体に、上述した基板を設置する。
次に、同時スパッタリングプロセスを行う。操作条件は、以下の通りである。圧力を２×１０-2Ｔｏｒｒとし、ガスは純アルゴンガスを用い、基板は加熱せず、基板支持体の回転速度を３ｒｐｍとする。上述した条件の下で、基板のＰｔ膜にＣｕ‐ＳｉＯ2層を沈積させる。上記の沈積したＣｕ‐ＳｉＯ2層の厚さは約５０ｎｍであり、Ｃｕ／（Ｃｕ＋Ｓｉ）のモル百分率は約９．８％であるため、抵抗メモリの可変抵抗層として使用するのに適する。
最後に、Ｃｕ‐ＳｉＯ2層にＣｕ膜を形成し、Ｃｕ膜を抵抗メモリの上電極として使用する。
［実験２］
実験２は、ガスが４ｖｏｌ．％の酸素ガス（Ｏ2）および９６ｖｏｌ．％のアルゴンガス（Ａｒ）を含むこと以外は、実験１と同じ条件であり、Ｐｔ膜（下電極）、Ｃｕ‐ＳｉＯ2層（可変抵抗層）、およびＣｕ膜（上電極）を合わせて抵抗メモリを形成する。
［実験２］
実験２は、ガスが４ｖｏｌ．％の酸素ガス（Ｏ2）および９６ｖｏｌ．％のアルゴンガス（Ａｒ）を含むこと以外は、実験１と同じ条件であり、Ｐｔ膜（下電極）、Ｃｕ‐ＳｉＯ2層（可変抵抗層）、およびＣｕ膜（上電極）を合わせて抵抗メモリを形成する。
操作方法に基づいて、抵抗メモリを、単極性（unipolar）抵抗メモリ（または「無極性（nonpolar）抵抗メモリ」と称す）と二極性（bipolar）抵抗メモリとに分けることができる。以下に、異なる操作方法で行った実験１および実験２の抵抗メモリの試験について、説明する。
［試験１］
図３に示すように、抵抗メモリに印加したバイアス電圧を変えて、実験１の抵抗メモリを高抵抗状態（ＨＲＳ）と低抵抗状態（ＬＲＳ）の間で切り換える。図３の下の曲線に示すように、バイアス電圧が０Ｖから増加すると、それに応じて、ＨＲＳのＣｕ‐ＳｉＯ2層を通過する電流が増加する。印加された電圧が高電圧値に達した時、電流が瞬時に跳ね上がり、この時、Ｃｕ‐ＳｉＯ2層が瞬時にＬＲＳに変わる。この変化を「セット（set）」と称す。図３の上の曲線に示すように、再度、印加した電圧が０Ｖから増加すると、それに応じて、新しく変化したＬＲＳのＣｕ‐ＳｉＯ2層を通過する電流が増加する。印加した電圧が一定の値に達した時、電流が瞬時に下降し、この時、Ｃｕ‐ＳｉＯ2層がＬＲＳからＨＲＳに変わる。この変化を「リセット（reset）」と称す。
［試験１］
図３に示すように、抵抗メモリに印加したバイアス電圧を変えて、実験１の抵抗メモリを高抵抗状態（ＨＲＳ）と低抵抗状態（ＬＲＳ）の間で切り換える。図３の下の曲線に示すように、バイアス電圧が０Ｖから増加すると、それに応じて、ＨＲＳのＣｕ‐ＳｉＯ2層を通過する電流が増加する。印加された電圧が高電圧値に達した時、電流が瞬時に跳ね上がり、この時、Ｃｕ‐ＳｉＯ2層が瞬時にＬＲＳに変わる。この変化を「セット（set）」と称す。図３の上の曲線に示すように、再度、印加した電圧が０Ｖから増加すると、それに応じて、新しく変化したＬＲＳのＣｕ‐ＳｉＯ2層を通過する電流が増加する。印加した電圧が一定の値に達した時、電流が瞬時に下降し、この時、Ｃｕ‐ＳｉＯ2層がＬＲＳからＨＲＳに変わる。この変化を「リセット（reset）」と称す。
単極性抵抗メモリのＨＲＳとＬＲＳの間の切り換えは、同じ極性方向で行うが、ここでは、図３に示すように、正バイアス（positive bias）で操作を行う。しかしながら、本発明に基づいて製造される可変抵抗層は、負バイアス（negative bias）で操作することもできる。
［試験２］
抵抗メモリに印加したバイアス電圧を変えて、実験１の抵抗メモリをＨＲＳとＬＲＳの間で切り換えるが、ここでは、図４に示すように、２つの極性方向で操作を行う。すなわち、正バイアスと負バイアスを繰り返して操作を行う。
［試験２］
抵抗メモリに印加したバイアス電圧を変えて、実験１の抵抗メモリをＨＲＳとＬＲＳの間で切り換えるが、ここでは、図４に示すように、２つの極性方向で操作を行う。すなわち、正バイアスと負バイアスを繰り返して操作を行う。
図４の右下の曲線を参照すると、まず、電圧が正バイアスで０Vから増加すると、電流も徐々に増加し、Ｃｕ‐ＳｉＯ2層がＨＲＳになる。印加された電圧が一定の値に達した時、電流が瞬時に跳ね上がり、この時、Ｃｕ‐ＳｉＯ2層がＬＲＳに変わる。この動作を「セット」と称す。ＬＲＳをＨＲＳに戻すため、図４の右上の曲線に示すように、逆の操作を行う。正の高電圧が徐々に０Vに下降すると、それに応じて、電流も下降する。電圧が０Vを越えて負バイアスに達した時、負バイアスの絶対値は増加し続け、一方で、負電流も図４の左上の曲線に従って増加し（この時、曲線に対応する負電流は、絶対値または正値（positive value）に変換される）、Ｃｕ‐ＳｉＯ2層はそのままＬＲＳを維持する。負バイアスが一定の値に達した時、電流が大幅に減少して、Ｃｕ‐ＳｉＯ2層がＨＲＳに切り換わる。この動作を「リセット」と称す。さらに、負電圧が徐々に下降すると、電流も図４の左下の曲線に従って徐々に下降する（曲線に対応する負電流は、絶対値または正値に変換される）。
抵抗メモリの操作モードのセットおよびリセットは、互いに反対する２つのバイアスで行う必要がある。セットが正バイアスで行われた場合、リセットは負バイアスで逆の方向に行われなければならない。セットが初めに負バイアスで行われた場合、リセットは正バイアスで逆の方向に行われなければならない。この点に関し、上述した条件に対応する抵抗メモリを二極性抵抗メモリと称す。
［試験３］
実験２の抵抗メモリに印加した電圧を変えて、ＨＲＳとＬＲＳの間で切り換えを行うことによって、図５を得ることができる。図５からわかるように、実験２の抵抗メモリは、同じ極性方向でその状態を切り換えることができる。注意すべきこととして、ここでは正バイアスで操作を行うが、本発明により製造される抵抗メモリは、負バイアスで操作することもできる。
［試験４］
印加したバイアス電圧を変えて、実験２の抵抗メモリに対し２つの極性方向で前後に操作を行い、図６を得る。図６からわかるように、実験２の抵抗メモリは、二極性抵抗メモリとして使用することができる。
［試験３］
実験２の抵抗メモリに印加した電圧を変えて、ＨＲＳとＬＲＳの間で切り換えを行うことによって、図５を得ることができる。図５からわかるように、実験２の抵抗メモリは、同じ極性方向でその状態を切り換えることができる。注意すべきこととして、ここでは正バイアスで操作を行うが、本発明により製造される抵抗メモリは、負バイアスで操作することもできる。
［試験４］
印加したバイアス電圧を変えて、実験２の抵抗メモリに対し２つの極性方向で前後に操作を行い、図６を得る。図６からわかるように、実験２の抵抗メモリは、二極性抵抗メモリとして使用することができる。
上記の試験１〜４に基づき、上述した実施形態の製造工程を用いて抵抗メモリの可変抵抗層を製造できることは確かである。
また、図２の実施形態以外に、本発明は、抵抗メモリの可変抵抗層を製造するための図７のステップを提供する。
まず、ステップ７００において、ＣｕおよびＳｉＯ2から作られた複合ターゲットを少なくとも有するスパッタリングチャンバー内に、基板を設置する。複合ターゲットのＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、１〜１５％である。スパッタリングチャンバー内に、例えば、基板支持体が内設され、基板を支持する。
次に、ステップ７１０において、上述した複合ターゲットを使用してスパッタリングプロセスを行い、基板の表面に混合膜を沈積させる。本実施形態において、沈積した混合膜のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率は、複合ターゲットのモル百分率に近いため、沈積した膜層は、抵抗メモリの可変抵抗層として使用される。上述した混合膜の厚さは、例えば、１０ｎｍ〜１００ｎｍの間である。
本実施形態において、操作条件は、以下の通りである。スパッタリングプロセスの圧力を、例えば、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒとし、ガスは、例えば、１００ｖｏｌ．％のアルゴンガス、または０ｖｏｌ．％よりも大きく２０ｖｏｌ．％以下の酸素ガスを含んだアルゴンガスを用いる。また、スパッタリングプロセスの間、基板は、加熱してもしなくてもよい。基板の温度は、例えば、２５℃〜１５０℃である。
以上のように、本発明の方法は、一回の簡単な同時スパッタリングプロセス（またはスパッタリングプロセス）を行うことによって、抵抗メモリの可変抵抗層を製造することができるとともに、同時スパッタリングプロセス（またはスパッタリングプロセス）の間に、高温プロセスを行う必要がないため、製造時間およびコストの面で、先行技術よりも優れている。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
１００ 抵抗メモリ
１０２ 上電極
１０４ 下電極
１０６ 可変抵抗層
２００〜２１０、７００〜７１０ ステップ
１０２ 上電極
１０４ 下電極
１０６ 可変抵抗層
２００〜２１０、７００〜７１０ ステップ
Claims (10)
- 銅ターゲットおよびシリコン酸化物ターゲットを有するスパッタリングチャンバー内に基板を設置し、該基板の上に下電極を形成することと、
前記銅ターゲットおよび前記シリコン酸化物ターゲットを使用して同時スパッタリングプロセスを行い、可変抵抗層がＣｕ‐ＳｉＯ 2 層であり、前記下電極の表面に前記Ｃｕ‐ＳｉＯ 2 層のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率が１〜１５％である可変抵抗層を沈積させることと、
前記可変抵抗層の上に上電極を形成することと
を含む抵抗メモリの製造方法。 - 前記銅ターゲットおよび前記シリコン酸化物ターゲットに印加された直流電圧またはラジオ周波電圧の仕事率が、互いに異なる請求項１記載の製造方法。
- 銅（Ｃｕ）およびシリコン酸化物（ＳｉＯ2）から作られ、可変抵抗層がＣｕ‐ＳｉＯ 2 層であり、該Ｃｕ‐ＳｉＯ 2 層のＣｕ／（Ｃｕ＋Ｓｉ）のモル百分率が１〜１５％である複合ターゲットを有するスパッタリングチャンバー内に基板を設置し、該基板の上に下電極を形成することと、
前記複合ターゲットを使用してスパッタリングプロセスを行い、前記下電極の表面に可変抵抗層を沈積させることと、
前記可変抵抗層の上に上電極を形成することと
を含む抵抗メモリの製造方法。 - 前記可変抵抗層の厚さが、１０ｎｍ〜１００ｎｍの間である請求項１または３記載の抵抗メモリの製造方法。
- 前記スパッタリングチャンバーが、さらに、前記基板を支持するための基板支持体を備えた請求項１または３記載の抵抗メモリの製造方法。
- 前記同時スパッタリングプロセスを行っている間に、前記基板支持体を回転させることをさらに含む請求項５記載の抵抗メモリの製造方法。
- 前記同時スパッタリング／スパッタリングプロセスを行っている間に、前記基板を加熱することをさらに含む請求項１または３記載の抵抗メモリの製造方法。
- 前記同時スパッタリング／スパッタリングプロセスを行っている間、前記基板の温度が、２５℃〜１５０℃の間である請求項１または３記載の抵抗メモリの製造方法。
- 前記同時スパッタリング／スパッタリングプロセスの圧力が、５×１０-3Ｔｏｒｒ〜５×１０-2Ｔｏｒｒの間である請求項１または３記載の抵抗メモリの製造方法。
- 前記同時スパッタリング／スパッタリングプロセスのガスが、１００ｖｏｌ．％のアルゴンガス、または０ｖｏｌ．％よりも大きく２０ｖｏｌ．％以下の酸素ガスを含んだアルゴンガスを含む請求項１または３記載の抵抗メモリの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98142142A TWI473209B (zh) | 2009-12-09 | 2009-12-09 | 電阻式記憶體的製造方法 |
| TW098142142 | 2009-12-09 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2011124528A JP2011124528A (ja) | 2011-06-23 |
| JP2011124528A5 JP2011124528A5 (ja) | 2013-01-31 |
| JP5551502B2 true JP5551502B2 (ja) | 2014-07-16 |
Family
ID=44080935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010101210A Expired - Fee Related JP5551502B2 (ja) | 2009-12-09 | 2010-04-26 | 抵抗メモリの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8900421B2 (ja) |
| JP (1) | JP5551502B2 (ja) |
| KR (1) | KR101054465B1 (ja) |
| TW (1) | TWI473209B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5823833B2 (ja) | 2011-11-25 | 2015-11-25 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| JP6097028B2 (ja) * | 2012-07-18 | 2017-03-15 | 旭化成株式会社 | モールドの製造方法及びレジストパターンの形成方法 |
| US8779409B2 (en) * | 2012-09-28 | 2014-07-15 | Hewlett-Packard Development Company, L.P. | Low energy memristors with engineered switching channel materials |
| TWI567740B (zh) * | 2015-06-02 | 2017-01-21 | 國立成功大學 | 具複合材料配比之可變電阻絕緣層及其微電子元件應用 |
| TWI611404B (zh) * | 2015-11-27 | 2018-01-11 | 國立高雄應用科技大學 | 未採用活性電極之電阻式記憶體及其製造方法 |
| TWI600009B (zh) * | 2016-11-04 | 2017-09-21 | 財團法人工業技術研究院 | 可變電阻記憶體電路以及可變電阻記憶體電路之寫入方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4591417A (en) * | 1983-12-27 | 1986-05-27 | Ford Motor Company | Tandem deposition of cermets |
| US4973525A (en) * | 1988-10-14 | 1990-11-27 | The Johns Hopkins University | Metal-insulator composites having improved properties and method for their preparation |
| GB2379795B (en) * | 2001-09-13 | 2004-02-18 | Univ Glasgow | Method of manufacturing optical devices and related improvements |
| US6930909B2 (en) * | 2003-06-25 | 2005-08-16 | Micron Technology, Inc. | Memory device and methods of controlling resistance variation and resistance profile drift |
| JP2005203389A (ja) | 2004-01-13 | 2005-07-28 | Sharp Corp | 不揮発性半導体記憶装置の製造方法 |
| KR100593750B1 (ko) * | 2004-11-10 | 2006-06-28 | 삼성전자주식회사 | 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법 |
| KR101078125B1 (ko) * | 2005-02-07 | 2011-10-28 | 삼성전자주식회사 | 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자 |
| KR100669854B1 (ko) * | 2005-07-05 | 2007-01-16 | 삼성전자주식회사 | 단위 셀 구조물과 그 제조 방법 및 이를 갖는 비휘발성메모리 소자 및 그 제조 방법 |
| KR100976424B1 (ko) * | 2008-03-14 | 2010-08-17 | 재단법인서울대학교산학협력재단 | 저항변화기록소자에 이용되는 스위칭 다이오드 및 이를이용한 저항변화기록소자와 저항변화 랜덤 액세스 메모리 |
-
2009
- 2009-12-09 TW TW98142142A patent/TWI473209B/zh not_active IP Right Cessation
-
2010
- 2010-02-04 US US12/699,895 patent/US8900421B2/en not_active Expired - Fee Related
- 2010-04-07 KR KR1020100031964A patent/KR101054465B1/ko not_active IP Right Cessation
- 2010-04-26 JP JP2010101210A patent/JP5551502B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8900421B2 (en) | 2014-12-02 |
| KR101054465B1 (ko) | 2011-08-04 |
| JP2011124528A (ja) | 2011-06-23 |
| TWI473209B (zh) | 2015-02-11 |
| TW201120997A (en) | 2011-06-16 |
| KR20110065263A (ko) | 2011-06-15 |
| US20110132745A1 (en) | 2011-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5551502B2 (ja) | 抵抗メモリの製造方法 | |
| CN101106171B (zh) | 包括可变电阻材料的非易失存储器 | |
| Simanjuntak et al. | Enhanced switching uniformity in AZO/ZnO1− x/ITO transparent resistive memory devices by bipolar double forming | |
| US7939815B2 (en) | Forming a carbon passivated ovonic threshold switch | |
| US8878153B2 (en) | Variable resistance element having gradient of diffusion coefficient of ion conducting layer | |
| AU2016361453B2 (en) | A memristor device and a method of fabrication thereof | |
| KR101742384B1 (ko) | 저항변화 메모리 소자 및 그 제조방법 | |
| Qi et al. | Oxygen Vacancy Kinetics Mechanism of the Negative Forming‐Free Process and Multilevel Resistance Based on Hafnium Oxide RRAM | |
| CN110379919B (zh) | 一种阻变存储器及其制备方法 | |
| JPWO2009157479A1 (ja) | スイッチング素子およびスイッチング素子の製造方法 | |
| CN104518083A (zh) | 一种电阻型随机存储器的存储单元及其制备方法 | |
| CN107275480B (zh) | 一种双层多孔结构非晶碳材料的阻变存储器及其制备方法 | |
| US8859329B2 (en) | Memory cells and methods of forming memory cells | |
| CN101901869A (zh) | 基于石墨烯氧化物的电阻型存储器的制备方法 | |
| CN111223986B (zh) | 一种基于氧化铪转变层的银插层选通器件及其制造方法 | |
| Okamoto et al. | Improved resistive switching characteristics of NiO resistance random-access memory using post-plasma-oxidation process | |
| US11245074B2 (en) | Resistance random access memory and method for fabricating the same | |
| JP5583738B2 (ja) | 抵抗変化型メモリ | |
| WO2020195918A1 (ja) | 非線形抵抗素子、スイッチング素子、非線形抵抗素子の製造方法 | |
| CN115000121A (zh) | 一种相变存储器及其制备方法 | |
| KR101310855B1 (ko) | 비휘발성 저항 스위칭 메모리 소자 및 제조 방법 | |
| JP2011054766A (ja) | 抵抗変化型メモリとその製造方法 | |
| CN114944452A (zh) | 一种阈值选通材料、阈值选通器件单元及其制备方法 | |
| CN116709896A (zh) | 一种非晶Nb基硫族化合物半导体与自修复导电桥阻变存储器 | |
| Jiang et al. | Switching layer engineering for memristive devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
| A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20121210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140507 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140522 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5551502 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |