JP5545715B2 - CdTe系半導体基板の製造方法 - Google Patents

CdTe系半導体基板の製造方法 Download PDF

Info

Publication number
JP5545715B2
JP5545715B2 JP2009281488A JP2009281488A JP5545715B2 JP 5545715 B2 JP5545715 B2 JP 5545715B2 JP 2009281488 A JP2009281488 A JP 2009281488A JP 2009281488 A JP2009281488 A JP 2009281488A JP 5545715 B2 JP5545715 B2 JP 5545715B2
Authority
JP
Japan
Prior art keywords
substrate
cdte
etching
mirror
hours
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009281488A
Other languages
English (en)
Other versions
JP2011124417A (ja
Inventor
健二 鈴木
英行 谷口
英樹 栗田
立一 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JX Nippon Mining and Metals Corp
Original Assignee
JX Nippon Mining and Metals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JX Nippon Mining and Metals Corp filed Critical JX Nippon Mining and Metals Corp
Priority to JP2009281488A priority Critical patent/JP5545715B2/ja
Publication of JP2011124417A publication Critical patent/JP2011124417A/ja
Application granted granted Critical
Publication of JP5545715B2 publication Critical patent/JP5545715B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Weting (AREA)

Description

本発明は、赤外線検出素子等の基板材料として用いられるエピタキシャル成長用のCdTe系半導体基板の製造方法及びCdTe系半導体基板に関する。
一般に、CdTe基板を用いて半導体デバイスを作製する場合、VGF法などで育成されたCdTe単結晶を所望のサイズの平板に加工し、表面を鏡面研磨してデバイス作製用の基板材料とする。このCdTe基板の上に所定の半導体(例えば、HgZnTe膜等)をエピタキシャル成長させ、赤外線検出素子等の半導体デバイスを作製する。
従来、鏡面研磨後のCdTe基板を購入したユーザ(基板ユーザ)は、CdTe基板表面の研磨ダメージを除去するため、前処理としてCdTe基板を臭素メタノール溶液等でエッチングした後、エピタキシャル成長を行っている。例えば、特許文献1には鏡面研磨(ポリッシング)の一般的な手法が開示され、特許文献2にはエッチング処理の一般的な手法が開示されている。
特開平5−177536号公報 特開平5−177536号公報
しかしながら、エッチング処理を施したCdTe基板を用いて、このCdTe基板上に所定の半導体をエピタキシャル成長させた場合でも、エピタキシャル結晶の品質が劣化することがあり、半導体デバイスの歩留まりが低下するという問題が生じている。
本発明は、良質なエピタキシャル結晶を成長可能なエピタキシャル成長用のCdTe系半導体基板の製造方法及びCdTe系半導体基板を提供することを目的とする。
請求項1に記載の発明は、上記目的を達成するためになされたもので、所定の半導体をエピタキシャル成長させるためのCdTe系半導体基板の製造方法において、基板表面を鏡面研磨し、その後8時間以内に前記基板を非酸化性ガス雰囲気中に移送して所定期間保管し、その後、前記基板の表面を0.1μm以上0.3μm以下の深さまでエッチングすることを特徴とする。
請求項2に記載の発明は、所定の半導体をエピタキシャル成長させるためのCdTe系半導体基板の製造方法において、基板表面を鏡面研磨し、その後8時間以内に該基板の表面を0.1μm以上0.3μm以下の深さまでエッチングし、その後時間以内に前記基板を非酸化性ガス雰囲気中に移送して所定期間保管することを特徴とする。
本発明者は、CdTe基板上に所定の半導体(例えばHgZnTe)をエピタキシャル成長させたときに、エピタキシャル結晶の品質が低下する原因を突き止めるべく、エピタキシャル成長前のCdTe基板の表面を詳細に調査した。そして、AFMを用いて観察した結果、CdTe基板の表面に高さ10nm程度の突起物が観察されることがあり、この突起物が原因でエピタキシャル結晶の品質が低下することを突き止めた。また、この突起物は、CdTe基板表面と空気中の酸素が反応することにより生成された酸化物であり、エッチング処理を施しても除去されないことを突き止めた。
そして、CdTe系半導体基板がエピタキシャル成長に供される前に所定時間以上空気に触れないようにすることで、基板表面に突起物が発生するのを防止できるとの知見を得て、本発明を完成した。
本発明に係るCdTe系半導体基板の製造方法によれば、基板表面に突起物が発生するのを防止できるので、この基板上に良質なエピタキシャル結晶を成長させることができる。そして、このようなCdTe系半導体基板を用いて半導体デバイスを作製することで、半導体デバイスの品質や歩留まりの向上を図ることができる。
実施例1において1年間保管したCdTe基板表面をAFMにより視野範囲10μm×10μmで観察したときのAFM像の一例である。 図1で示す観察領域の3D像である。 実施例1においてエッチングした後のCdTe基板表面をAFMにより視野範囲10μm×10μmで観察したときのAFM像の一例である。 図3で示す観察領域の3D像である。 比較例において1年間保管したCdTe基板表面をAFMにより視野範囲10μm×10μmで観察したときのAFM像の一例である。 図5で示す観察領域の3D像である。 比較例においてエッチングした後のCdTe基板表面をAFMにより視野範囲10μm×10μmで観察したときのAFM像の一例である。 図7で示す観察領域の3D像である。
[実施例1]
実施例1では、例えばVGF法により育成したCdTe単結晶インゴットから厚さ1200μm、30mm×30mmのCdTe基板を切り出し、ラッピング及びポリッシング加工により表面を鏡面研磨した。この鏡面研磨したCdTe基板を8時間以内に窒素雰囲気中に移送し、1年間保管した。すなわち、実施例1では、CdTe基板を鏡面研磨した後に、空気に触れる時間が8時間以内となるようにした。
図1は実施例1において1年間保管したCdTe基板表面をAFMにより視野範囲10μm×10μmで観察したときのAFM像の一例であり、図2は図1に示す観察領域の3D像である。
図1,2に示すように、鏡面研磨した後、8時間以内に窒素雰囲気中に移送して保管したCdTe基板の表面では突起物がまったく観察されなかった。このとき、最大ピーク高さは1.864nmで、平均粗さ(Ra)は0.187nmであった。
次いで、表面に突起物が観察されなかったCdTe基板を攪拌状態の0.1%臭素メタノール溶液(エッチング溶液)に浸漬し、基板表面を均一にエッチングした。このとき、エッチング量が0.3μmとなるようにエッチング時間を8秒とした。エッチング量を0.1μm以上とすることで、CdTe基板表面の研磨ダメージを効果的に除去することができる。エッチング処理後、メタノールに浸漬するリンス処理を2回実施し、窒素(N)ガスを吹き付けて乾燥させた。
図3は実施例1においてエッチングした後のCdTe基板表面をAFMにより視野範囲10μm×10μmで観察したときのAFM像の一例であり、図4は図3に示す観察領域の3D像である。
図3,4に示すように、エッチング後のCdTe基板表面においても突起物は観察されなかった。このとき、最大ピーク高さは5.176nmで、平均粗さ(Ra)は0.284nmであった。
そして、このエッチング処理後のCdTe基板上にHgZnTe膜をエピタキシャル成長させたところ、良質なエピタキシャル結晶が得られた。
[実施例2]
実施例2では、実施例1と同様にCdTe基板を切り出して鏡面研磨を施し、この鏡面研磨したCdTe基板を8時間以内に攪拌状態の0.1%臭素メタノール溶液(エッチング溶液)に浸漬し、基板表面を均一にエッチングした。このとき、エッチング量が0.3μmとなるようにエッチング時間を8秒とした。エッチング量を0.1μm以上とすることで、CdTe基板表面の研磨ダメージを効果的に除去することができる。
エッチング処理後、メタノールに浸漬するリンス処理を2回実施し、窒素ガスを吹き付けて乾燥させた後、8時間以内に窒素雰囲気中に移送し、1年間保管した。すなわち、実施例2では、CdTe基板を鏡面研磨した後及びエッチングした後に、空気に触れる時間が8時間以内となるようにした。
このように、基板表面を鏡面研磨した後、8時間以内にエッチングし、その後8時間以内に窒素雰囲気中に移送して保管したCdTe基板の表面には、突起物がまったく観察されなかった。
そして、このCdTe基板上にHgZnTe膜をエピタキシャル成長させたところ、良質なエピタキシャル結晶が得られた。
[比較例]
比較例では、実施例1と同様にCdTe基板を切り出して鏡面研磨を施し、この鏡面研磨したCdTe基板を空気中で1年間保管した。
図5は比較例において1年間保管したCdTe基板表面をAFMにより視野範囲10μm×10μmで観察したときのAFM像の一例であり、図6は図5に示す観察領域の3D像である。
図5,6に示すように、鏡面研磨した後、空気中で1年間保管したCdTe基板の表面には、高さ約10nm以上の突起物が観察された。このとき、最大ピーク高さは13.216nmで、平均粗さ(Ra)は0.179nmであった。
次いで、表面に突起物が観察されたCdTe基板を実施例1と同様にエッチングした後、メタノールに浸漬するリンス処理を2回実施し、窒素ガスを吹き付けて乾燥させた。
図7は比較例においてエッチングした後のCdTe基板表面をAFMにより視野範囲10μm×10μmで観察したときのAFM像の一例であり、図8は図7に示す観察領域の3D像である。
図7,8に示すように、エッチング後のCdTe基板表面においても突起物が観察され、この突起物はエッチング前に比べて強調されていた。このとき、最大ピーク高さは23.168nmで、平均粗さ(Ra)は0.674nmであった。
そして、このエッチング後のCdTe基板上にHgZnTe膜をエピタキシャル成長させたところ、実施例1,2で得られたエピタキシャル結晶に比較して、品質が著しく低下した。
さらに実験を重ねた結果、表面に高さ5nm以上の突起物が観察されたCdTe基板にHgZnTeをエピタキシャル成長させると、エピタキシャル結晶の品質が低下することが確認された。また、CdTe基板を鏡面研磨した後又はエッチングした後、24時間より長く空気中に放置すると、基板表面に5nm以上の突起物が発生することが確認された。
したがって、実施例1のようにエピタキシャル成長用のCdTe基板を鏡面研磨後に保管する場合には、基板表面を鏡面研磨した後、24時間以内に窒素雰囲気中で保管するようにする。これにより、CdTe基板表面に高さ5nm以上の突起物が発生するのを防止できるので、この基板上に良質なエピタキシャル結晶を成長させることができる。
また、実施例2のようにエピタキシャル成長用のCdTe基板をエッチング後に保管する場合には、基板表面を鏡面研磨した後、24時間以内にエッチングし、その後24時間以内に窒素雰囲気中で保管するようにする。これにより、CdTe基板表面に高さ5nm以上の突起物が発生するのを防止できるので、この基板上に良質なエピタキシャル結晶を成長させることができるとともに、基板ユーザはエピタキシャル成長前にエッチング処理を行う必要が無くなる。
そして、実施例1,2で示した方法により保管したCdTe系半導体基板を用いて半導体デバイスを作製することで、半導体デバイスの品質や歩留まりの向上を図ることができる。
以上、本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。
例えば、実施例1,2では、CdTe基板を窒素雰囲気中で保管する場合について説明したが、窒素以外の不活性ガス雰囲気中など、基板表面が酸化されない非酸化性ガス雰囲気中で保管すればよい。
また例えば、本発明は、CdZnTe等、CdTeを主成分としZn等のドーパントを加えた結晶(いわゆるCdTe系半導体結晶)を基板とした場合に適用することができる。また、エッチング液には臭素メタノール溶液にエチレングリコール等を添加したエッチング液等が使用可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

Claims (2)

  1. 所定の半導体をエピタキシャル成長させるためのCdTe系半導体基板の製造方法において、
    基板の表面を鏡面研磨し、
    その後8時間以内に前記基板を非酸化性ガス雰囲気中に移送して所定期間保管し、
    その後、前記基板の表面を0.1μm以上0.3μm以下の深さまでエッチングすることを特徴とするCdTe系半導体基板の製造方法。
  2. 所定の半導体をエピタキシャル成長させるためのCdTe系半導体基板の製造方法において、
    基板の表面を鏡面研磨し、
    その後8時間以内に該基板の表面を0.1μm以上0.3μm以下の深さまでエッチングし、
    その後8時間以内に前記基板を非酸化性ガス雰囲気中に移送して所定期間保管することを特徴とするCdTe系半導体基板の製造方法。
JP2009281488A 2009-12-11 2009-12-11 CdTe系半導体基板の製造方法 Active JP5545715B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009281488A JP5545715B2 (ja) 2009-12-11 2009-12-11 CdTe系半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009281488A JP5545715B2 (ja) 2009-12-11 2009-12-11 CdTe系半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011124417A JP2011124417A (ja) 2011-06-23
JP5545715B2 true JP5545715B2 (ja) 2014-07-09

Family

ID=44288007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009281488A Active JP5545715B2 (ja) 2009-12-11 2009-12-11 CdTe系半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP5545715B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3191443B2 (ja) * 1992-10-14 2001-07-23 富士通株式会社 半導体の表面処理方法
JP5234963B2 (ja) * 2006-08-25 2013-07-10 Jx日鉱日石金属株式会社 エピタキシャル成長用半導体基板の製造方法

Also Published As

Publication number Publication date
JP2011124417A (ja) 2011-06-23

Similar Documents

Publication Publication Date Title
KR100959084B1 (ko) 표면질이 우수한 gan 웨이퍼 및 이의 제조 방법
KR101968381B1 (ko) 에피택셜 탄화규소 웨이퍼용 탄화규소 단결정 기판의 제조 방법
JP6626583B2 (ja) 半導体ウエハ及び半導体ウエハの研磨方法
US8361888B2 (en) Method for manufacturing SOI wafer
EP3330415A1 (en) Method for producing epitaxial silicon carbide single-crystal wafer
EP2151851B1 (en) Method for forming silicon oxide film of soi wafer
JP2008150284A (ja) 窒化物半導体基板及びその製造方法
KR20100033414A (ko) 접합 웨이퍼의 제조 방법
JP2009218575A (ja) 半導体基板の製造方法
JP2008024554A (ja) 単結晶の製造方法
JP5231449B2 (ja) 平滑なウェハの製造方法
JP2005306680A (ja) 半導体基板、自立基板及びそれらの製造方法、並びに基板の研磨方法
WO2010035409A1 (ja) シリコンエピタキシャルウェーハの製造方法
JP2005082870A (ja) 積層基板の洗浄方法および基板の貼り合わせ方法
JP5545715B2 (ja) CdTe系半導体基板の製造方法
JP2010171330A (ja) エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ
JP2012174935A (ja) エピタキシャルウェーハの製造方法
KR101766799B1 (ko) Soi 웨이퍼의 제조방법
KR20160013037A (ko) 접합 웨이퍼의 제조방법
JP5125194B2 (ja) 貼り合わせウエーハの製造方法
WO2022091831A1 (ja) 貼り合わせウェーハ用の支持基板の製造方法、および貼り合わせウェーハ用の支持基板
KR101230394B1 (ko) 반도체 소자용 박막 접합 기판 제조방법
JP2011134983A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140402

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140508

R150 Certificate of patent or registration of utility model

Ref document number: 5545715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250