JP5545636B2

JP5545636B2 - フォトカプラ装置

Info

Publication number: JP5545636B2
Application number: JP2010066958A
Authority: JP
Inventors: 宏江向
Original assignee: Yamato Scale Co Ltd
Current assignee: Yamato Scale Co Ltd
Priority date: 2010-03-23
Filing date: 2010-03-23
Publication date: 2014-07-09
Anticipated expiration: 2030-03-23
Also published as: JP2011199201A

Description

本発明は、フォトカプラを用いた装置に関する。

フォトカプラは電気的に絶縁されている回路間の信号の伝達手段等として用いられている。フォトカプラの劣化は、ＬＥＤの劣化や内部の絶縁樹脂の劣化等によって生じ、その電流伝達比（ＣＴＲ）が低下する。従来、フォトカプラの劣化を検出するための構成が例えば特許文献１，２に開示されている。

特許文献１には、フォトカプラの出力電圧と予め設定された閾値とを比較する比較器を備え、比較器の出力信号とフォトカプラのドライブ信号とに基づいてフォトカプラが劣化しているか否かを判定するようにした構成が開示されている。

一方、特許文献２には、フォトカプラの累積電源オン時間を求め、その累積電源オン時間が所定の一定時間を超えたときに、経年劣化が増大したと判定し、フォトカプラの発光部の通電電流を増加させてフォトカプラの使用寿命を延長するようにした構成が開示されている。

特開２００９−７１９２８号公報特開２００８−１７２５１３号公報

特許文献１の構成では、フォトカプラの劣化を検出することは可能であるが、フォトカプラの使用寿命を延長させる構成については開示されていない。

また、特許文献２の構成では、例えば、品質のばらつき等によって同一製品のフォトカプラであっても寿命が異なる場合があり、そのような場合に、累積電源オン時間に基づいて経年劣化の増大を判定しても正確な判定ができないという問題がある。

本発明は上記のような課題を解決するためになされたもので、品質のばらつき等にかかわらず、フォトカプラが出力劣化状態であるか否かを正確に判定でき、かつフォトカプラの使用寿命を延長することができるフォトカプラ装置を提供することを目的としている。さらに本発明の他の目的は、フォトカプラの残り寿命を予測して報知することができるフォトカプラ装置を提供することである。

上記目的を達成するために、本発明のフォトカプラ装置は、劣化検出対象の第１のフォトカプラと、前記第１のフォトカプラの駆動を制御する制御器と、前記第１のフォトカプラの出力信号の電位に応じた値である検出値を生成し出力する出力検出回路と、前記出力検出回路から出力される前記検出値を前記制御器へ伝達する第２のフォトカプラとを備え、前記制御器は、前記第１のフォトカプラを駆動したときの前記検出値に基づいて前記第１のフォトカプラが出力劣化状態であるか否かを判定する判定処理を行い、この判定結果がｋ回（ｋは２以上の所定の値）まで出力劣化状態になるたびに、前記第１のフォトカプラの駆動電流を増加させる調整処理を行うように構成されている。

この構成によれば、第１のフォトカプラの出力信号の電位に応じた値である検出値に基づいて第１のフォトカプラが出力劣化状態であるか否かを判定するため、品質のばらつき等にかかわらず、第１のフォトカプラが出力劣化状態であるか否かを正確に判定できる。また、第１のフォトカプラが出力劣化状態になるたびに、第１のフォトカプラの駆動電流（第１のフォトカプラの発光素子の通電電流）を増加させることにより、その使用寿命を延長することができる。

また、前記制御器によって制御される表示器をさらに備え、前記制御器は、前記判定結果が出力劣化状態であるたびに、前記表示器に前記第１のフォトカプラが劣化している旨を表示させるように構成されていてもよい。これにより、第１のフォトカプラの交換の準備を事前に行うことができる。

また、前記制御器は、前記第１のフォトカプラが出力劣化状態であると判定したときに、前記第１のフォトカプラの残り寿命を予測し、この予測した前記第１のフォトカプラの残り寿命を前記表示器に表示させるように構成されていてもよい。これにより、使用者は第１のフォトカプラの交換（新品と取替える）のための予定をたてやすい。

この場合、前記制御器は、前記第１のフォトカプラの使用開始時から前記第１のフォトカプラが出力劣化状態であるとｋ回目の判定までの実際の経過時間と、前記第１のフォトカプラを連続して駆動した場合において前記第１のフォトカプラを使用開始時から前記第１のフォトカプラが出力劣化状態であるとｋ回目の判定までの時間として予め定められた推定時間と、前記第１のフォトカプラを連続して駆動した場合における前記第１のフォトカプラの寿命として予め定められた推定時間とに基づいて、前記第１のフォトカプラの残り寿命を予測するように構成されていてもよい。

また、前記出力検出回路と前記制御器との間に前記第２のフォトカプラが複数並列に備えられるとともに、前記制御器は、各々の前記第２のフォトカプラから伝達される信号が異なる場合に、前記表示器に前記第２のフォトカプラが劣化している旨を表示させるように構成されていてもよい。このように、第２のフォトカプラが複数並列に備えられることにより、第１のフォトカプラが出力劣化状態であるか否かの判定についての信頼性を向上させることができる。また、第２のフォトカプラの劣化も検出することができる。

また、前記制御器によって制御される前記第１のフォトカプラが複数存在し、前記出力検出回路は、所定時間間隔で、複数の前記第１のフォトカプラの出力信号の電位の値を予め定められた順番に前記検出値として生成し出力するように構成され、前記制御器は、各々の前記第１のフォトカプラに対して、前記判定処理及び前記調整処理を行うように構成されていてもよい。これにより、複数の第１のフォトカプラに対して出力検出回路及び第２のフォトカプラを複数設けなくてもよいので、回路構成を簡素化できる。

本発明は、以上に説明した構成を有し、フォトカプラ装置において、品質のばらつき等にかかわらず、フォトカプラが出力劣化状態であるか否かを正確に判定でき、かつフォトカプラの使用寿命を延長することができるという効果を奏する。さらには、フォトカプラの残り寿命を報知することができるという効果を奏する。

（ａ）は、本発明の第１の実施形態のフォトカプラ装置の回路構成例を示す図であり、（ｂ）は同フォトカプラ装置の可変抵抗部の一例を示す図である。（ａ）は、フォトカプラの出力信号が良好状態のときと出力劣化状態のときの同出力信号の一例を示す図であり（ｂ）は、フォトカプラがオンしているときの出力信号の経時的変化の推定曲線を示す図である。本発明の第２の実施形態のフォトカプラ装置の回路構成例を示す図である。本発明の第３の実施形態のフォトカプラ装置の回路構成例を示す図である。

以下、本発明の好ましい実施の形態を、図面を参照しながら説明する。なお、以下では全ての図面を通じて同一又は相当する要素には同一の参照符号を付して、その重複する説明を省略する。また、本発明は、以下の実施形態に限定されるものではない。

なお、以下の実施形態において、フォトカプラが劣化しているとは、フォトカプラが出力劣化状態であることに相当する。

（第１の実施形態）
図１（ａ）は、本発明の第１の実施形態のフォトカプラ装置の回路構成例を示す図であり、図１（ｂ）は同フォトカプラ装置の可変抵抗部Ｒ１の一例を示す図である。

このフォトカプラ装置において、１次側の回路は、１次側の高電位側電源ＶＣＣ１及び低電位側電源ＧＮＤ１に接続され、２次側の回路は、１次側とは電源電位が異なる２次側の高電位側電源ＶＣＣ２及び低電位側電源ＧＮＤ２に接続されて動作する。１次側の回路と２次側の回路との間の信号等の伝達にフォトカプラが用いられている。なかでも、フォトカプラＰ１が、図示しない２次側の回路へ信号を伝達するフォトカプラであって、劣化検出対象のフォトカプラである。

１次側において、劣化検出対象のフォトカプラＰ１の発光素子であるＬＥＤ（発光ダイオード）のアノードが、可変抵抗部Ｒ１を介して高電位側電源ＶＣＣ１に接続され、同ＬＥＤのカソードが制御器１Ａに接続されている。

制御器１Ａは、例えば、ＣＰＵ及びメモリ等を有するマイクロコンピュータ等によって構成され、フォトカプラＰ１を駆動制御（オンオフ制御）するとともに、表示器２を制御する。これらの制御等を行うために必要な情報は制御器１Ａ内の記憶手段であるメモリに全て記憶されており、制御（動作）中に記憶すべき情報も全てメモリに記憶される。表示器２は、例えば液晶ディスプレイによって構成されている。

２次側において、フォトカプラＰ１の受光素子であるフォトトランジスタのコレクタが、出力信号線ＯＵＴ１に接続されるとともに負荷抵抗Ｒｆを介して高電位側電源ＶＣＣ２に接続され、同フォトトランジスタのエミッタが低電位側電源ＧＮＤ２に接続されている。なお、フォトカプラＰ１の出力信号線ＯＵＴ１は図示しない回路に接続されている。

そして、出力信号線ＯＵＴ１に接続され、出力信号Ｖｏ１を入力する出力検出回路３Ａが設けられている。出力検出回路３Ａは、比較器３１及び直流電源３２を有し、比較器３１の負側入力端子にフォトカプラＰ１の出力信号Ｖｏ１が入力され、正側入力端子に直流電源３２による一定電圧Ｖｒが入力される。

比較器３１の出力信号Ｖｓ、すなわち出力検出回路３Ａの出力信号Ｖｓは、Ｖｏ１＜ＶｒのときにＨ（ハイ）レベルとなり、Ｖｏ１≧ＶｒのときにＬ（ロー）レベルとなり、複数の伝達回路４１，４２へ出力される。

伝達回路４１，４２は、それぞれ出力検出回路３Ａの出力信号Ｖｓを制御器１Ａへ伝達するための回路であり、伝達回路４１はフォトカプラＰ２１及び抵抗Ｒ２１，Ｒ３１を備え、同様に、伝達回路４２はフォトカプラＰ２２及び抵抗Ｒ２２，Ｒ３２を備えている。

伝達回路４１において、フォトカプラＰ２１は、そのＬＥＤのアノードが、抵抗２１を介して２次側の高電位側電源ＶＣＣ２に接続され、同ＬＥＤのカソードが低電位側電源ＧＮＤ２に接続されている。また、フォトカプラＰ２１のフォトトランジスタのコレクタが、負荷抵抗３１を介して１次側の高電位側電源ＶＣＣ１に接続されるとともに制御器１Ａに接続され、同フォトトランジスタのエミッタが低電位側電源ＧＮＤ１に接続されている。伝達回路４２においても同様にして、フォトカプラＰ２２が、２次側の高電位側電源ＶＣＣ２及び低電位側電源ＧＮＤ２と、１次側の高電位側電源ＶＣＣ１及び低電位側電源ＧＮＤ１と、制御器１Ａとに接続されている。

可変抵抗部Ｒ１は、例えば図１（ｂ）に示すように、フォトカプラＰ１のＬＥＤと電源ＶＣＣ１との間に抵抗Ｒ１０が接続され、この抵抗Ｒ１０と並列に、直列接続されたスイッチング素子ＳＷ１及び抵抗Ｒ１１と、直列接続されたスイッチング素子ＳＷ２及び抵抗Ｒ１２と、直列接続されたスイッチング素子ＳＷ３及び抵抗Ｒ１３とが接続されている。そしてスイッチング素子ＳＷ１〜ＳＷ３のオンオフはそれぞれ制御器１Ａからの制御信号ＣＮＴ１（ＣＮＴ１１〜ＣＮＴ１３）によって制御される。抵抗Ｒ１０は、フォトカプラＰ１のＬＥＤに流れる順電流を初期設定するための抵抗である。例えば、スイッチング素子ＳＷ１〜ＳＷ３がオフの状態のときにフォトカプラＰ１のＬＥＤに流れる順電流をＩとした場合に、１つのスイッチング素子ＳＷ１をオンしたときにＬＥＤに流れる順電流が例えばＩの１．２倍となり、２つのスイッチング素子ＳＷ１、ＳＷ２をオンしたときにＬＥＤに流れる順電流が例えばＩの１．４倍となり、３つのスイッチング素子ＳＷ１〜ＳＷ３をオンしたときにＬＥＤに流れる順電流が例えばＩの１．７倍となるように各抵抗Ｒ１１〜Ｒ１３の抵抗値が設定されている。

制御器１Ａは、フォトカプラＰ１をオン（駆動）させたときに、伝達回路４１，４２から入力される信号Ｖｆ１，Ｖｆ２に基づいてフォトカプラＰ１が劣化しているか否かを判定し、劣化していると判定するたびに（ここでは３回目の劣化判定まで）、スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３をこの順番に１つずつオンさせるように制御する。このようにスイッチング素子をオンさせることにより可変抵抗部Ｒ１の抵抗値を減少させて、フォトカプラＰ１の発光素子（ＬＥＤ）に流れる順電流すなわちフォトカプラＰ１の駆動電流を増加させる。

以上のように構成される本実施形態のフォトカプラ装置について、その動作を説明する。

制御器１ＡからフォトカプラＰ１へ入力される駆動制御信号ＩＮ１がＨ（ハイ）レベルのとき、フォトカプラＰ１はオフ状態（そのＬＥＤに順電流が流れない状態）であり、駆動制御信号ＩＮ１がＬ（ロー）レベルのとき、フォトカプラＰ１はオン状態（そのＬＥＤに順電流が流れている状態）である。

まず、フォトカプラＰ１の劣化が１度も検出されていない場合、可変抵抗部Ｒ１のスイッチング素子ＳＷ１〜ＳＷ３はオフであり、フォトカプラＰ１のＬＥＤは抵抗Ｒ１０のみを介して高電位側電源ＶＣＣ１に接続されている。

この場合において、まず、フォトカプラＰ１の劣化が検出されない場合について説明する。

まず、制御器１Ａからの駆動制御信号ＩＮ１がＨレベルで、フォトカプラＰ１がオフのとき、フォトカプラＰ１の出力信号Ｖｏ１はＨレベルであり、比較器３１の出力信号ＶｓはＬレベルである。このとき、フォトカプラＰ２１、Ｐ２２はオフであり、制御器１Ａに入力される信号Ｖｆ１、Ｖｆ２はそれぞれＨレベルである。比較器３１の正側入力端子の電位は、低電側電源ＧＮＤ２の電位より少し高い一定電位となるように直流電源３２の電圧Ｖｒが設定されている。例えば、高電位側電源ＶＣＣ２の電位が３．３〜５Ｖで、低電側電源ＧＮＤ２の電位が０Ｖの場合に、電圧Ｖｒは例えば０．５〜１Ｖ程度である。

次に、制御器１Ａが駆動制御信号ＩＮ１をＬレベルにしたとき、フォトカプラＰ１がオンし、フォトカプラＰ１の出力信号Ｖｏ１はＬレベルになる。このとき比較器３１の出力信号ＶｓがＨレベルになり、フォトカプラＰ２１、Ｐ２２がオンし、制御器１Ａに入力される信号Ｖｆ１、Ｖｆ２はそれぞれＬレベルになる。

なお、制御器１Ａは、フォトカプラＰ１をオンさせたときに、フォトカプラＰ２１の出力信号Ｖｆ１の電位及びフォトカプラＰ２１の出力信号Ｖｆ２の電位を所定のレベル判定値と比較し、２つの出力信号Ｖｆ１、Ｖｆ２の電位がレベル判定値未満であれば２つの出力信号Ｖｆ１、Ｖｆ２はＬレベルと認識し、レベル判定値以上であればＨレベルと認識するように構成されている。上記レベル判定値は、１次側の高電位側電源ＶＣＣ１の電位と低電位側電源ＧＮＤ１の電位との中間値、例えば、両電位の和の２分の１とすればよい。

つぎに、フォトカプラＰ１の劣化が検出される場合について説明する。図２（ａ）は、フォトカプラＰ１の出力信号Ｖｏ１が良好状態のときと、良好ではなくなって劣化が検出される状態（出力劣化状態）のときの出力信号Ｖｏ１の一例を示す図であり、図中、ＶＣＣ２は２次側の高電位側電源ＶＣＣ２の電位を示し、ＧＮＤ２は２次側の低電位側電源ＧＮＤ２の電位を示す。また、図２（ｂ）は、フォトカプラＰ１がオンしているときの出力信号Ｖｏ１の経時的変化の推定曲線を示す図であり、横軸はフォトカプラＰ１の連続駆動時間あるいは累積駆動時間を示す。推定曲線Ｌ１は、可変抵抗部Ｒ１のスイッチング素子ＳＷ１〜ＳＷ３の全てがオフで、可変抵抗部Ｒ１の抵抗値が抵抗Ｒ１０のみによる抵抗値である場合の推定曲線であり、その推定曲線Ｌ１においてＶｏ１が電位Ｖｒのとき（時間ｔ１）にスイッチング素子ＳＷ１をオンした場合の推定曲線が曲線Ｌ２である。さらに推定曲線Ｌ２においてＶｏ１が電位Ｖｒのとき（時間ｔ２）にスイッチング素子ＳＷ２をオンした場合の推定曲線が曲線Ｌ３であり、さらに推定曲線Ｌ３においてＶｏ１が電位Ｖｒのとき（時間ｔ３）にスイッチング素子ＳＷ３をオンした場合の推定曲線が曲線Ｌ４である。

フォトカプラＰ１の劣化が検出される場合、制御器１Ａが駆動制御信号ＩＮ１をＬレベルにしたとき、フォトカプラＰ１がオンし、フォトカプラＰ１の出力信号Ｖｏ１は擬似Ｌレベルになる。ここで擬似Ｌレベルとは、例えば、図２（ａ）の出力劣化状態で示すようにＶｏ１がＶｒになった状態あるいはＶｒより若干大きくなった状態である。このとき比較器３１の出力信号ＶｓはフォトカプラＰ１がオフのときと同じＬレベルから変化せず、フォトカプラＰ２１、Ｐ２２もオフのままで、制御器１Ａに入力される信号Ｖｆ１、Ｖｆ２もそれぞれＨレベルのままである。

制御器１Ａは、駆動制御信号ＩＮ１をＬレベルにしたとき、すなわちフォトカプラＰ１をオンさせたときに、２つのフォトカプラＰ２１，Ｐ２２の出力信号Ｖｆ１、Ｖｆ２のレベルがＨレベルからＬレベルに変化したか否かを判定し、Ｌレベルに変化せず、Ｈレベルのままであれば、フォトカプラＰ１が劣化していると判定（フォトカプラＰ１の劣化を検出）し、可変抵抗部Ｒ１の例えばスイッチング素子ＳＷ１をオンさせる。これにより、フォトカプラＰ１のＬＥＤの順電流を増加させることができ、フォトカプラＰ１をオンさせたときに、フォトカプラＰ１の出力信号Ｖｏ１を所望のＬレベル（例えば０Ｖ）に回復させることができる。

制御器１Ａは、フォトカプラＰ１の劣化の検出が１回目の場合には、前述のように、可変抵抗部Ｒ１のスイッチング素子ＳＷ１をオンさせ、劣化の検出が２回目の場合には、さらにスイッチング素子ＳＷ２をオンさせ、劣化の検出が３回目の場合には、さらにスイッチング素子ＳＷ３をオンさせる。

また、制御器１Ａは、フォトカプラＰ１の劣化を検出したとき、その旨を報知するメッセージを表示器２の画面に表示させる。このとき、劣化を検出した回数に応じてメッセージを変えてもよい。例えば、劣化の検出が１回目の場合には、「フォトカプラが劣化しています。交換の準備をしてください。」というメッセージを表示させ、劣化の検出が２回目の場合には、「フォトカプラの劣化が進んでいます。交換してください。」というメッセージを表示させ、劣化の検出が３回目の場合には、「フォトカプラの劣化が大きいです。早く、交換してください。」というメッセージを表示させ、劣化の検出が４回目の場合には、「フォトカプラが故障寸前です。至急、交換してください。」というメッセージを表示させる。

また、制御器１Ａは、フォトカプラＰ１をオンさせたときに、フォトカプラＰ２１の出力信号Ｖｆ１の電位とフォトカプラＰ２１の出力信号Ｖｆ２の電位とを比較し、２つの出力信号Ｖｆ１、Ｖｆ２の電位の差が予め記憶されている所定値ｘ未満であれば２つの出力信号Ｖｆ１、Ｖｆ２は一致していると判定し、２つの出力信号Ｖｆ１、Ｖｆ２の電位の差が所定値ｘ以上であれば２つの出力信号Ｖｆ１、Ｖｆ２は一致していない、すなわち異なると判定する。そして、２つの出力信号Ｖｆ１、Ｖｆ２が異なると判定した場合、いずれかのフォトカプラＰ２１、Ｐ２２が劣化していると判定し、表示器２にその旨を報知するメッセージを表示させる。また、２つの出力信号Ｖｆ１、Ｖｆ２が異なると判定した場合、電位の高い方を出力したフォトカプラが劣化していると判定し、表示器２にその旨を報知するメッセージを表示させるようにしてもよい。例えば、フォトカプラＰ２１を検出回路の１番のフォトカプラに、フォトカプラＰ２２を検出回路の２番のフォトカプラに予め決めておいて、フォトカプラＰ２１が劣化していると判定した場合に、「検出回路の１番のフォトカプラが劣化しています。交換してください。」というメッセージを表示器２に表示させる。

本実施形態では、フォトカプラＰ１の出力信号Ｖｏ１の電位に応じて出力される出力検出回路３Ａの出力信号Ｖｓに基づいてフォトカプラＰ１が劣化しているか否かを判定しているので、フォトカプラの品質のばらつき等にかかわらず、フォトカプラＰ１の劣化を正確に判定できる。また、フォトカプラＰ１の劣化を検出するたびに、可変抵抗部Ｒ１の抵抗値を小さくしてフォトカプラＰ１のＬＥＤに流れる順電流を増加させることにより、フォトカプラＰ１の使用期間（使用寿命）を延長することができる。

また、複数の伝達回路４１，４２によって出力検出回路３Ａの出力信号Ｖｓを制御器１Ａへ伝達しているので、フォトカプラＰ１の劣化判定の信頼性を向上させることができる。このような伝達回路は３個以上設けられていてもよい。

また、フォトカプラＰ１の劣化を報知することにより、使用者は交換用のフォトカプラの準備を事前に行うことができる。

（第２の実施形態）
図３は、本発明の第２の実施形態のフォトカプラ装置の回路構成例を示す図であり、図１（ａ）と同一部分には同一符号を付し、その詳しい説明を省略する。

本実施形態において、第１の実施形態との大きな違いは、出力検出回路として、出力検出回路３Ａに代えて、ＡＤ（アナログデジタル）変換器３Ｂを設けたことである。このＡＤ変換器３Ｂは、劣化検出対象のフォトカプラＰ１の出力信号Ｖｏ１を、所定時間毎にサンプリングし、デジタル信号ＳＤ１に変換してシリアル出力する。伝達回路４１，４２は第１の実施形態の場合と同じ構成である。

制御器１Ｂは、前述の制御器１Ａと同様、例えば、ＣＰＵ及びメモリ等を有するマイクロコンピュータ等によって構成され、フォトカプラＰ１を駆動制御（オンオフ制御）するとともに、表示器２を制御する。これらの制御等を行うために必要な情報は制御器１Ｂ内の記憶手段であるメモリに全て記憶されており、制御（動作）中に記憶すべき情報も全てメモリに記憶される。後述するように、一部の処理が制御器１Ａとは異なる。

制御器１ＢからフォトカプラＰ１へ入力される駆動制御信号ＩＮ１がＨ（ハイ）レベルのとき、フォトカプラＰ１はオフであり、駆動制御信号ＩＮ１がＬ（ロー）レベルのとき、フォトカプラＰ１はオンである。

まず、フォトカプラＰ１の劣化が１度も検出されていない場合、可変抵抗部Ｒ１のスイッチング素子ＳＷ１〜ＳＷ３はオフであり、フォトカプラＰ１のＬＥＤは抵抗Ｒ１０のみを介して高電位側電源ＶＣＣ１に接続されている（図１（ｂ）参照）。

フォトカプラＰ１の出力信号Ｖｏ１の電位は、ＡＤ変換器３Ｂによって所定時間毎にデジタル信号ＳＤ１に変換され、シリアル出力される。デジタル信号ＳＤ１はフォトカプラＰ２１、Ｐ２２を介して、デジタル信号ＳＤ１に応じた信号ＳＤ１１、ＳＤ１２として制御器１Ｂに入力される。ここで、出力信号Ｖｏ１の電位の値がＡＤ変換器３Ｂからデジタル信号ＳＤ１としてシリアル出力されるが、このシリアル出力される各ビットの値を反転した値がデジタル信号ＳＤ１１、ＳＤ１２として制御器１Ｂへ入力されるので、制御器１Ｂでは、入力されるデジタル信号ＳＤ１１、ＳＤ１２の各ビットの値を反転させてフォトカプラＰ１の出力信号Ｖｏ１の電位（ｍ）を求める。

制御器１Ｂでは、駆動制御信号ＩＮ１をＬレベルにしてフォトカプラＰ１をオンさせたときに、入力されるデジタル信号ＳＤ１１、ＳＤ１２から求めたフォトカプラＰ１の出力信号Ｖｏ１の電位ｍを所定値Ｖｒ（Ｖｒは第１の実施形態におけるＶｒに相当する値）と比較し、ｍ＜Ｖｒのときに正常と判定し、ｍ≧ＶｒのときにフォトカプラＰ１が劣化していると判定（フォトカプラＰ１の劣化を検出）し、劣化していると判定したときに可変抵抗部Ｒ１の例えばスイッチング素子ＳＷ１をオンさせる。これにより、フォトカプラＰ１のＬＥＤの順電流を増加させることができ、フォトカプラＰ１をオンさせたときに、フォトカプラＰ１の出力信号Ｖｏ１を所望のＬレベルに回復させることができる。

制御器１Ｂは、フォトカプラＰ１の劣化の検出が１回目の場合には、可変抵抗部Ｒ１のスイッチング素子ＳＷ１をオンさせ、劣化の検出が２回目の場合には、さらにスイッチング素子ＳＷ２をオンさせ、劣化の検出が３回目の場合には、さらにスイッチング素子ＳＷ３をオンさせる。

また、制御器１Ｂは、第１の実施形態における制御器１Ａと同様にして、フォトカプラＰ１の劣化を検出したとき、その旨を報知するメッセージを表示器２に表示させる。

また、制御器１Ｂは、フォトカプラＰ１をオンさせたときに、２つのフォトカプラＰ２１，Ｐ２２から入力されるデジタル信号ＳＤ１１、ＳＤ１２において、Ｌレベルの「０」を示すビットについて、２つのフォトカプラＰ２１、Ｐ２２の出力信号の電位を比較し、２つの出力信号の電位の差が予め記憶されている所定値ｘ未満であれば２つの出力信号は一致していると判定し、２つの出力信号の電位の差が所定値ｘ以上であれば２つの出力信号は一致していないすなわち異なると判定し、異なると判定した場合、いずれかのフォトカプラＰ２１、Ｐ２２が劣化していると判定し、表示器２にその旨を報知するメッセージを表示させる。また、また、２つの出力信号が異なると判定した場合、電位の高い方を出力したフォトカプラが劣化していると判定し、表示器２にその旨を報知するメッセージを表示させるようにしてもよい。

さらに、制御器１Ｂは、フォトカプラＰ１の劣化を検出したときに、フォトカプラＰ１の寿命あるいは残り寿命を予測し、その予測値を前述のフォトカプラＰ１の劣化を知らせるメッセージとともに表示器２に表示させる。例えば、「フォトカプラの寿命は〇〇年〇〇月〇〇日で終わります。」とか、「フォトカプラの残り寿命はあと〇〇日です。」というように表示させる。

この制御器１Ｂによる寿命の予測方法について説明する。ここで、制御器１Ｂは、前述の図２（ｂ）で示す推定曲線Ｌ１，Ｌ２，Ｌ３，Ｌ４がＶｒを通る時間ｔ１、ｔ２、ｔ３、ｔ４を予め記憶している。これらの時間ｔ１、ｔ２、ｔ３、ｔ４は、入力手段５によって入力されている。また、制御器１Ｂには、リアルタイムクロック等の時計機能を備えており、フォトカプラＰ１の使用開始時点を記憶している。例えば、本フォトカプラ装置が製作されて初めて使用される場合には、入力手段５によって時間ｔ１、ｔ２、ｔ３、ｔ４が制御器１Ｂへ入力される。制御器１Ｂはこれらの時間ｔ１、ｔ２、ｔ３、ｔ４が入力された時点（そのときの年月日及び時刻）をフォトカプラＰ１の使用開始時点として記憶する。また、フォトカプラＰ１が取り替えられた場合には、その取り替えたときに入力手段５によって取り替えた旨の信号を入力するように構成され、制御器１ＢはフォトカプラＰ１を取り替えた旨の信号が入力された時点（そのときの年月日及び時刻）をフォトカプラＰ１の使用開始時点として記憶している。例えば、入力手段５は表示器２とともにタッチスクリーン式の操作表示器として構成され、使用者が操作表示器を操作することにより、前述の時間ｔ１、ｔ２、ｔ３、ｔ４及びフォトカプラＰ１を取り替えた旨の信号を入力することが可能なように構成されている。

そして制御器１Ｂは、フォトカプラＰ１の劣化を検出するたびに、同フォトカプラＰ１の使用開始時点から劣化していると判定した時点までの時間（劣化検出時間）Ｔｋを算出し、それに基づいて残り寿命を算出する。例えば、ｋ回目（本実施形態では、ｋ＝１、２、３）の劣化を検出したときの劣化検出時間をＴｋとすれば、以下の式により、残り寿命Ｔｘを算出する。

Ｔｘ＝（Ｔｋ／ｔｋ）×ｔ４−Ｔｋ
ここで、ｔｋ（ｋ＝１、２、３）及びｔ４は、予め記憶している図２（ｂ）で示された時間ｔ１、ｔ２、ｔ３、ｔ４である。

例えば、フォトカプラＰ１の劣化を１回目に検出したときには、同フォトカプラＰ１の使用開始時点から劣化を１回目に検出した時点までの時間（劣化検出時間）Ｔ１を算出し、残り寿命Ｔｘを、
Ｔｘ＝（Ｔ１／ｔ１）×ｔ４−Ｔ１
として算出する。すなわち、図２（ｂ）の推定曲線Ｌ１〜Ｌ４は、フォトカプラＰ１のオフしている時間を考慮していない連続駆動時間あるいは累積駆動時間を横軸としているため、（Ｔ１／ｔ１）×ｔ４の値は、実際の使用状況において、使用開始時点から４回目の劣化が検出されるまでの予測時間であり、本実施形態ではこの予測時間をフォトカプラＰ１の寿命としている。なお、ここでは、ｔｋ（ｋ＝１、２、３）が、フォトカプラＰ１を連続駆動した場合に使用開始時から出力劣化状態であると判定するまでの時間として予め定められた推定時間であり、ｔ４が、フォトカプラＰ１を連続駆動した場合にフォトカプラＰ１の寿命として予め定められた推定時間である。

本実施形態では、第１の実施形態と同様の効果が得られる。そしてさらに、フォトカプラＰ１の残り寿命を予測し、報知することができるので、使用者はフォトカプラＰ１の交換（新品と取替える）のための予定をたてやすい。

（第３の実施形態）
図４は、本発明の第３の実施形態のフォトカプラ装置の回路構成例を示す図であり、図１（ａ）及び図３と同一部分には同一符号を付し、その詳しい説明を省略する。

本実施形態において、第２の実施形態との大きな違いは、複数のフォトカプラを劣化検出対象にしたことである。フォトカプラＰ１〜Ｐｎ（ｎは３以上の整数）のうち、複数のフォトカプラＰ１〜Ｐ（ｎ−１）が本来の劣化検出対象のフォトカプラであり、これらの出力信号線ＯＵＴ１〜ＯＵＴ（ｎ−１）は図示しない２次側の回路に接続されている。

フォトカプラＰ１〜Ｐｎのそれぞれは、第１、第２の実施形態の場合のフォトカプラＰ１と同様にして、ＬＥＤのアノードが、可変抵抗部Ｒ１を介して高電位側電源ＶＣＣ１に接続され、カソードが制御器１Ｃに接続されている。また、フォトトランジスタのコレクタが、それぞれの出力信号線ＯＵＴ１〜ＯＵＴｎに接続されるとともに負荷抵抗Ｒｆを介して高電位側電源ＶＣＣ２に接続され、エミッタが低電位側電源ＧＮＤ２に接続されている。フォトカプラＰ１〜Ｐｎのそれぞれの可変抵抗部Ｒ１は、第１、第２の実施形態の場合のフォトカプラＰ１の可変抵抗部Ｒ１と同様、例えば、図１（ｂ）のように構成され、それぞれの可変抵抗部Ｒ１のスイッチング素子ＳＷ１〜ＳＷ３のオンオフが制御器１Ｃからの制御信号ＣＮＴ１〜ＣＮＴｎによって制御される。

そして、ＡＤ変換器３３と制御器３４とを備えた出力検出回路３Ｃを設けている。ＡＤ変換器３３はフォトカプラＰ１〜Ｐｎの各出力信号線ＯＵＴ１〜ＯＵＴｎに接続され、フォトカプラＰｎの出力信号線ＯＵＴｎは制御器３４にも接続されている。フォトカプラＰｎは、制御器１Ｃからの同期パルスを制御器３４へ与えるために設けられたものであり、本実施形態では、劣化検出対象のフォトカプラに含まれる。制御器１Ｃは、所定時間（予め定められた一定時間）毎にフォトカプラＰｎをオンさせることにより、その出力信号Ｖｏｎを所定時間毎にＬレベルにし、このＬレベルの同期パルス（以下、「同期パルスＶｏｎＬ」という）を制御器３４へ与える。

ＡＤ変換器３３は、劣化検出対象のフォトカプラＰ１〜Ｐｎの出力信号Ｖｏ１〜Ｖｏｎを、デジタル信号に変換して制御器３４へシリアル出力する。制御器３４は所定時間毎に同期パルスＶｏｎＬが入力されるたびに、ＡＤ変換器３３に上記動作を行わせ、ＡＤ変換器３３から入力されたデジタル信号ＳＤ２を伝達回路４１，４２へシリアル出力する。伝達回路４１，４２は第１、第２の実施形態の場合と同じ構成である。

制御器１Ｃは、例えば、ＣＰＵ及びメモリ等を有するマイクロコンピュータ等によって構成され、フォトカプラＰ１〜Ｐｎを駆動制御（オンオフ制御）するとともに、表示器２を制御する。これらの制御等を行うために必要な情報は制御器１Ｃ内の記憶手段であるメモリに全て記憶されており、制御（動作）中に記憶すべき情報も全てメモリに記憶される。また、フォトカプラＰ１〜Ｐｎには、予め番号が付されており、その番号を制御器１Ｃは記憶している。

制御器１ＣからフォトカプラＰ１〜Ｐｎへ入力される駆動制御信号ＩＮ１〜ＩＮｎがＨ（ハイ）レベルのとき、フォトカプラＰ１〜Ｐｎはオフであり、駆動制御信号ＩＮ１〜ＩＮｎがＬ（ロー）レベルのとき、フォトカプラＰ１〜Ｐｎはオンである。なお、フォトカプラＰ１〜Ｐｎのそれぞれのオンオフするタイミングは、異なってもよいし、いくつかが同時にオンオフしてもよい。

まず、フォトカプラＰ１〜Ｐｎの劣化が１度も検出されていない場合、それぞれの可変抵抗部Ｒ１のスイッチング素子ＳＷ１〜ＳＷ３はオフであり、それぞれのフォトカプラＰ１〜ＰｎのＬＥＤは抵抗Ｒ１０のみを介して高電位側電源ＶＣＣ１に接続されている（図１（ｂ）参照）。

この場合において、まず、フォトカプラＰ１〜Ｐｎの劣化が検出されない場合について説明する。

フォトカプラＰ１〜Ｐｎの出力信号Ｖｏ１〜Ｖｏｎの電位は、制御器３４に同期パルスＶｏｎＬが入力されるたびに制御器３４の制御によってＡＤ変換器３３に同時に取り込まれ、ＡＤ変換器３３で所定の順番にデジタル信号に変換され、制御器３４へシリアル出力され、さらに制御器３４からデジタル信号ＳＤ２としてシリアル出力される。すなわち、フォトカプラＰ１〜Ｐｎの出力信号Ｖｏ１〜Ｖｏｎの電位がデジタル信号ＳＤ２として所定の順番にシリアル出力される。デジタル信号ＳＤ２はフォトカプラＰ２１、Ｐ２２を介して、デジタル信号ＳＤ２に応じた信号ＳＤ２１、ＳＤ２２として制御器１Ｃに入力される。

制御器１Ｃでは、入力されるデジタル信号ＳＤ２１、ＳＤ２２からそれぞれのフォトカプラＰ１〜Ｐｎの出力信号Ｖｏ１〜Ｖｏｎの電位ｍ１〜ｍｎを、第２の実施形態における制御器１Ｂが出力信号Ｖｏ１の電位ｍを求める場合と同様にして求め、さらに第２の実施形態の場合と同様にして、フォトカプラＰ１〜Ｐｎのうちオンさせたフォトカプラの出力信号の電位を所定値Ｖｒ（Ｖｒは第１の実施形態におけるＶｒに相当する値）と比較し、そのフォトカプラが劣化しているか否かを判定し、劣化していると判定（劣化を検出）したときに、そのフォトカプラに接続されている可変抵抗部Ｒ１の例えばスイッチング素子ＳＷ１をオンさせる。同フォトカプラの劣化の検出が２回目の場合には、さらにスイッチング素子ＳＷ２をオンさせ、劣化の検出が３回目の場合には、さらにスイッチング素子ＳＷ３をオンさせることも同様である。

また、制御器１Ｃは、第１の実施形態における制御器１Ａと同様にして、例えばフォトカプラＰ１〜Ｐｎのうちのいずれかのフォトカプラの劣化を検出したとき、そのフォトカプラが劣化している旨を報知するメッセージを表示器２に表示させる。ここで、本実施形態では、劣化検出対象のフォトカプラが複数あるので、劣化していると判定したフォトカプラの番号も表示するようにする。

さらに、制御器１Ｃは、フォトカプラＰ１〜Ｐｎのうちのいずれかのフォトカプラの劣化を検出したときに、劣化していると判定したフォトカプラの寿命あるいは残り寿命を、第２の実施形態において制御器１ＢがフォトカプラＰ１の寿命あるいは残り寿命を予測する場合と同様にして予測し、その予測値をフォトカプラの劣化を知らせるメッセージとともに表示器２に表示させる。すなわち、制御器１Ｃは、フォトカプラＰ１〜Ｐｎの個々のフォトカプラについて、前述の図２（ｂ）で示す推定曲線Ｌ１，Ｌ２，Ｌ３，Ｌ４がＶｒを通る時間ｔ１、ｔ２、ｔ３、ｔ４を予め記憶している。また、制御器１Ｃには、リアルタイムクロック等の時計機能を備えており、フォトカプラＰ１〜Ｐｎの個々のフォトカプラの使用開始時点を記憶している。個々のフォトカプラについての時間ｔ１、ｔ２、ｔ３、ｔ４及び使用開始時点は、第２の実施形態の場合と同様にして制御器１Ｃに記憶されている。そして制御器１Ｃは、フォトカプラＰ１〜Ｐｎの個々のフォトカプラの劣化を検出するたびに、劣化を検出したフォトカプラの使用開始時点から劣化を検出した時点までの時間（劣化検出時間）Ｔｋを算出し、それに基づいて残り寿命を算出する。個々のフォトカプラの残り寿命の算出方法についても、第２の実施形態におけるフォトカプラＰ１の残り寿命の算出方法と同様である。

また、制御器１Ｃは、第２の実施形態における制御器１Ｂと同様にして、２つのフォトカプラＰ２１，Ｐ２２の出力信号の電位を比較して、２つの出力信号が一致するか異なるかを判定し、異なると判定した場合、いずれかのフォトカプラＰ２１，Ｐ２２が劣化している旨を報知するメッセージを表示器２に表示させる。また、第２の実施形態でも述べたようにフォトカプラＰ２１，Ｐ２２のうちのどちらのフォトカプラが劣化しているかを判定し、その旨を表示器２に表示させるようにしてもよい。

本実施形態では、第２の実施形態と同様の効果が得られる。さらに、劣化検出対象が複数のフォトカプラに対して、１つの電圧検出回路３Ｃ及び一対の伝達回路４１，４２を設ければよいので、回路構成を簡素化できる。なお、ＡＤ変換器３３を、同期パルスＶｏｎＬを認識し、それに基づいて動作するように構成すれば、制御器３４を無くすこともできる。

なお、上記第１〜第３の実施形態では、可変抵抗部Ｒ１での抵抗値の変更（すなわちフォトカプラの駆動電流の変更）を３回行えるようにしているが、２回あるいは４回以上行えるようにしてもよい。また、可変抵抗部Ｒ１には、デジタル信号で制御できる可変抵抗器であるデジタル・ポテンショメータを用いてもよい。

本発明は、品質のばらつき等にかかわらず、フォトカプラの出力劣化状態を正確に判定でき、かつフォトカプラの使用寿命を延長することができるフォトカプラ装置等として有用である。

Ｐ１〜Ｐｎフォトカプラ
Ｐ２１〜Ｐ２２フォトカプラ
Ｒ１可変抵抗部
１Ａ〜１Ｃ制御器
２表示器
３Ａ出力検出回路
３ＢＡＤ変換器
３Ｃ出力検出回路

Claims

劣化検出対象の第１のフォトカプラと、
前記第１のフォトカプラの駆動を制御する制御器と、
前記第１のフォトカプラの出力信号の電位に応じた値である検出値を生成し出力する出力検出回路と、
前記出力検出回路から出力される前記検出値を前記制御器へ伝達する第２のフォトカプラと、
前記制御器によって制御される表示器とを備え、
前記制御器は、
前記第１のフォトカプラを駆動したときの前記検出値に基づいて前記第１のフォトカプラが出力劣化状態であるか否かを判定する判定処理を行い、この判定結果がｋ回（ｋは２以上の所定の値）まで出力劣化状態になるたびに、前記第１のフォトカプラの駆動電流を増加させる調整処理を行うように構成されるとともに、前記判定結果が出力劣化状態になるたびに、前記表示器に前記第１のフォトカプラが劣化している旨を表示させるように構成され、
さらに、前記制御器は、
前記第１のフォトカプラが出力劣化状態であると判定したときに、前記第１のフォトカプラの使用開始時から前記第１のフォトカプラが出力劣化状態であるとｋ回目の判定までの実際の経過時間と、前記第１のフォトカプラを連続して駆動した場合において前記第１のフォトカプラを使用開始時から前記第１のフォトカプラが出力劣化状態であるとｋ回目の判定までの時間として予め定められた推定時間と、前記第１のフォトカプラを連続して駆動した場合における前記第１のフォトカプラの寿命として予め定められた推定時間とに基づいて、前記第１のフォトカプラの残り寿命を予測し、この予測した前記第１のフォトカプラの残り寿命を前記表示器に表示させるように構成された、フォトカプラ装置。
劣化検出対象の第１のフォトカプラと、
前記第１のフォトカプラの駆動を制御する制御器と、
前記第１のフォトカプラの出力信号の電位に応じた値である検出値を生成し出力する出力検出回路と、
前記出力検出回路から出力される前記検出値を前記制御器へ伝達する第２のフォトカプラと、
前記制御器によって制御される表示器とを備え、
前記制御器は、
前記第１のフォトカプラを駆動したときの前記検出値に基づいて前記第１のフォトカプラが出力劣化状態であるか否かを判定する判定処理を行い、この判定結果がｋ回（ｋは２以上の所定の値）まで出力劣化状態になるたびに、前記第１のフォトカプラの駆動電流を増加させる調整処理を行うように構成されるとともに、前記判定結果が出力劣化状態になるたびに、前記表示器に前記第１のフォトカプラが劣化している旨を表示させるように構成され、
さらに、前記出力検出回路と前記制御器との間に前記第２のフォトカプラが複数並列に備えられるとともに、
前記制御器は、各々の前記第２のフォトカプラから伝達される信号が異なる場合に、前記表示器に前記第２のフォトカプラが劣化している旨を表示させるように構成された、フォトカプラ装置。