JP5533206B2 - 検証支援プログラム、検証支援装置、および検証支援方法 - Google Patents
検証支援プログラム、検証支援装置、および検証支援方法 Download PDFInfo
- Publication number
- JP5533206B2 JP5533206B2 JP2010105899A JP2010105899A JP5533206B2 JP 5533206 B2 JP5533206 B2 JP 5533206B2 JP 2010105899 A JP2010105899 A JP 2010105899A JP 2010105899 A JP2010105899 A JP 2010105899A JP 5533206 B2 JP5533206 B2 JP 5533206B2
- Authority
- JP
- Japan
- Prior art keywords
- test scenario
- target
- registration
- state
- restoration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
(テストシナリオの短縮化)
まず、本実施の形態1におけるテストシナリオの短縮化について、図1〜図3を用いて説明する。
・・・・・・(1)
図3は、検証支援装置のハードウェア構成を示すブロック図である。図3において、検証支援装置は、CPU(Central Processing Unit)301と、ROM(Read Only Memory)302と、RAM(Random Access Memory)303と、磁気ディスクドライブ304と、磁気ディスク305と、光ディスクドライブ306と、光ディスク307と、ディスプレイ308と、I/F(Interface)309と、キーボード310と、マウス311と、スキャナ312と、プリンタ313と、を備えている。また、各構成部はバス300によってそれぞれ接続されている。
図4は、検証支援装置の機能的構成の一例を示すブロック図である。検証支援装置400は、テストシナリオ短縮化処理部401と、シミュレーション実行部402と、FSM検証処理部403と、登録/復元処理部404とを備える。テストシナリオ短縮化処理部401〜登録/復元処理部404は、具体的には、たとえば、図3に示したROM302、RAM303、磁気ディスク305、光ディスク307などの記憶装置に記憶されたプログラムをCPU301に実行させることにより、その機能を実現する。
(テストシナリオ短縮化処理部401の機能的構成)
図5は、テストシナリオ短縮化処理部401の機能的構成を示すブロック図である。テストシナリオ短縮化処理部401は、選択部501と、検出部502と、遷移数特定部503と、決定部504と、埋込部505と、登録/復元対象判断部506と、を備えている。
図7は、テストシナリオ短縮化処理部401によるテストシナリオ短縮化処理手順を示すフローチャートである。まず、テストシナリオ短縮化処理部401は、対象回路に関する有限状態機械モデル100と対象回路に関するテストシナリオ群tsを取得する(ステップS701)。具体的には、テストシナリオ短縮化処理部401は、有限状態機械モデル100と対象回路に関するテストシナリオ群tsを検証支援装置400に読み込ませる。
(FSM検証処理部403の機能的構成)
つぎに、図4に示したFSM検証処理部403について具体的に説明する。FSM検証処理部403は、対象回路に関する有限状態機械モデル100での状態遷移と実際にシミュレーションを実行したときの状態遷移との同一性を検証する。具体的には、FSM検証処理部403は、対象回路のハードウェア記述情報430に短縮化テストシナリオ群Ts内のテストシナリオを順次与えることでシミュレーションを実行したときの状態遷移が、対象回路に関する有限状態機械モデル100の状態遷移と一致するか否かを検証する。
図9は、FSM検証処理部403によるFSM検証処理手順を示すフローチャートである。まず、FSM検証処理部403は、シミュレーションの開始を待ち受け(ステップS901:No)、シミュレーションが開始された場合(ステップS901:Yes)、シミュレーションの終了を待ち受ける(ステップS902)。シミュレーションは、問題なく最後まで実行されて終了する場合と、FSM検証処理部403からシミュレーション実行部402に中止指示情報が出力された結果、シミュレーションが終了する場合がある。
(登録/復元処理部404の機能的構成)
つぎに、図4に示した登録/復元処理部404について具体的に説明する。登録/復元処理部404は、シミュレーションの実行中に、登録/復元対象となる遷移先状態を特定して、遷移先状態(となるレジスタの値)をデータベース420に登録したり、登録された遷移先状態(となるレジスタの値)をデータベース420から読み出して復元する。
ただし、Nout(Sk)は遷移先状態Skの出力遷移数、Nin(Sk)は遷移先状態Skの入力遷移数である。
ただし、N(Sk)>0
・・・(4)
ただし、N(Sk)>0
図12は、登録/復元処理部404による登録/復元処理手順を示すフローチャート(その1)である。まず、登録/復元処理部404は、シミュレーションの開始を待ち受け(ステップS1201:No)、シミュレーションが開始された場合(ステップS1201:Yes)、シミュレーションの終了を待ち受ける(ステップS1202)。シミュレーションは、問題なく最後まで実行されて終了する場合と、FSM検証処理部403からシミュレーション実行部402に中止指示情報が出力された結果、シミュレーションが終了する場合がある。シミュレーションが終了した場合(ステップS1202:Yes)、登録/復元処理は終了する。
つぎに、実施の形態2について説明する。上述した実施の形態1では、設計者が対象回路について、テストシナリオ群tsと有限状態機械モデル100の両方を作成した例について説明したが、テストシナリオ群tsと有限状態機械モデル100との不整合をあらかじめ回避するため、実施の形態2では、テストシナリオ群tsから有限状態機械モデル100を自動生成する。
図14は、有限状態機械モデル100の修正例を示す説明図である。図14において、(A)は修正前の有限状態機械モデル100を示しており、(B)は修正済FSM1400を示している。
T1={a,b,c,record(S8),e}
T2={f,g,h,j}
T3={restore(S8),d}
T1={a,b,c,record(S8),e}
T2={f,g,p,q}
T3={restore(S8),d}
図15は、検証支援装置の機能的構成の一例を示すブロック図である。検証支援装置1500は、FSM生成処理部1501と、テストシナリオ短縮化処理部401と、シミュレーション実行部402と、FSM修正処理部1502と、登録/復元処理部1503とを備える。テストシナリオ短縮化処理部401およびシミュレーション実行部402は、実施の形態1と同一内容であるため説明を省略する。
(FSM生成処理部1501の機能的構成)
図16は、FSM生成処理部1501の機能的構成を示すブロック図である。FSM生成処理部1501は、更新部1605と、シナリオ抽出部1601と、遷移先状態特定部1602と、中間FSM判断部1603と、設定部1604と、FSM出力部1606とを備えている。
図17は、FSM生成処理部1501によるFSM生成処理手順を示すフローチャートである。まず、FSM生成処理部1501は、中間FSM1600として初期状態S0を設定する(ステップS1701)。つぎに、FSM生成処理部1501は、シナリオ抽出部1601により、テストシナリオ群tsの中から未抽出のテストシナリオがあるか否かを判断する(ステップS1702)。未抽出のテストシナリオがある場合(ステップS1702:Yes)、FSM生成処理部1501は、未抽出のテストシナリオを1つ抽出する(ステップS1703)。
(FSM修正処理部1502の機能的構成)
図18は、FSM修正処理部1502および登録/復元処理部1503の機能的構成を示すブロック図である。FSM修正処理部1502は、シナリオ抽出部1801と、遷移先状態判断部1802と、判断結果出力部1803と、仮決定部1804と、登録済判断部1805と、修正部1806と、修正済FSM出力部1807と、登録部1814と、を備えている。
図19は、FSM修正処理部1502によるFSM修正処理手順を示すフローチャートである。まず、FSM修正処理部1502は、シミュレーションの開始を待ち受ける(ステップS1901:No)。シミュレーションが開始された場合(ステップS1901:Yes)、FSM修正処理部1502は、シナリオ抽出部1801により、未抽出のテストシナリオがあるか否かを判断する(ステップS1902)。
(登録/復元処理部1503の機能的構成)
つぎに、図18を用いて、登録/復元処理部1503の機能的構成について説明する。登録/復元処理部1503は、判別部1002と、登録部1814と、判定部1003と、復元部1005と、を備えている。判別部1002、判定部1003および復元部1005については、実施の形態1と同一構成であるため、説明を省略する。
つぎに、登録/復元処理部1503による登録/復元処理について説明する。登録/復元処理については、実施の形態1において図12および図13を用いて説明したが、図12の登録/復元処理手順を示すフローチャート(その1)については、実施の形態2においても同一処理であるため、説明を省略する。
前記遷移数特定工程によって特定された前記出力遷移数が前記入力遷移数よりも多い場合、前記遷移先状態を登録/復元対象に決定する決定工程と、
前記対象回路に関するテストシナリオ群の中の一のテストシナリオを構成する一連の要素の中に前記決定工程によって決定された登録/復元対象に遷移させる第1の要素がある場合、前記登録/復元対象をデータベースに登録させる登録指示情報を、前記一のテストシナリオ内の前記第1の要素の次の要素として埋め込む第1の埋込工程と、
前記テストシナリオ群の中の他のテストシナリオを構成する一連の要素の中に前記登録/復元対象に遷移させる第2の要素がある場合、前記登録/復元対象を前記データベースから復元させる復元指示情報を、前記他のテストシナリオを構成する一連の要素の先頭要素から前記第2の要素までの要素群に代えて、前記他のテストシナリオに埋め込む第2の埋込工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
前記第1の埋込工程によって埋め込まれた登録指示情報が指定する前記登録/復元対象に遷移させる第2の要素がある場合、前記登録/復元対象を前記データベースから復元させる復元指示情報を、前記他のテストシナリオを構成する一連の要素の先頭要素から前記第2の要素までの要素群に代えて、前記他のテストシナリオに埋め込むことを特徴とする付記1に記載の検証支援プログラム。
前記シナリオ抽出工程によって抽出された対象テストシナリオを構成する一連の要素の中から前記対象回路に対象要素を順次与えて模擬する前記対象回路のシミュレーションの実行中に、前記対象要素の種類を判別する判別工程と、
前記判別工程により前記対象要素が前記登録指示情報であると判別された場合、前記特定の遷移先状態を前記データベースに登録する登録工程と、
前記判別工程により前記対象要素が前記復元指示情報であると判別された場合、前記特定の遷移先状態を前記データベースから復元する復元工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
前記登録工程は、
前記判定工程によって登録すべきであると判定された場合、前記特定の遷移先状態を前記データベースに登録することを特徴とする付記3に記載の検証支援プログラム。
前記遷移先状態判断工程によって判断された判断結果を出力する判断結果出力工程と、
を前記コンピュータに実行させることを特徴とする付記3または4に記載の検証支援プログラム。
前記遷移先状態判断工程によって不一致と判断された場合、前記シミュレーションの中止指示情報を前記実行手段に出力することを特徴とする付記5に記載の検証支援プログラム。
前記対象回路に関するテストシナリオ群の中から任意のテストシナリオを抽出する抽出工程と、
前記抽出工程によって抽出されたテストシナリオの状態遷移により出現する遷移先状態列を特定する遷移先状態列特定工程と、
前記遷移先状態列特定工程によって特定された遷移先状態列が、前記有限状態機械モデルに含まれているか否かを判断する中間FSM判断工程と、
前記遷移先状態列のうち、前記中間FSM判断工程によって含まれていないと判断された遷移先状態列を前記対象状態列に設定して、前記有限状態機械モデルに追加させる設定工程と、
前記抽出工程による未抽出のテストシナリオがない場合、前記更新工程によって更新された最新の有限状態機械モデルを出力するFSM出力工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。
前記選択工程によって選択された一のテストシナリオを構成する一連の要素の中から選ばれた一の選択要素による遷移先状態を、前記FSM出力工程によって出力された有限状態機械モデルの中から検出する検出工程と、
前記検出工程によって検出された遷移先状態へ遷移する入力遷移数と前記遷移先状態から遷移する出力遷移数を前記有限状態機械モデルから特定する遷移数特定工程と、
前記遷移数特定工程によって特定された前記出力遷移数が前記入力遷移数よりも多い場合、前記遷移先状態を登録/復元対象に決定する決定工程と、
前記決定工程によって決定された登録/復元対象をデータベースに登録させる登録指示情報を、前記一のテストシナリオ内の前記一の選択要素の次の要素として埋め込む埋込工程と、
をコンピュータに実行させることを特徴とする付記7に記載の検証支援プログラム。
前記埋込工程は、
前記登録/復元対象判断工程によって一致すると判断された場合、前記登録/復元対象を前記データベースから復元させる復元指示情報を、前記他のテストシナリオを構成する一連の要素の先頭要素から前記他の選択要素までの要素群に代えて、前記他のテストシナリオに埋め込むことを特徴とする付記8に記載の検証支援プログラム。
前記シナリオ抽出工程によって抽出された対象テストシナリオを構成する一連の要素の中から前記対象回路に対象要素を順次与えて模擬する前記対象回路のシミュレーションの実行中に、当該シミュレーションの実行により前記対象要素において状態遷移が発生したことによる遷移先状態と、前記FSM出力工程によって出力された有限状態機械モデルにおける前記対象要素による遷移先状態とが、一致するか否かを判断する遷移先状態判断工程と、
前記遷移先状態判断工程によって判断された判断結果を出力する判断結果出力工程と、
を前記コンピュータに実行させることを特徴とする付記9に記載の検証支援プログラム。
前記遷移先状態判断工程によって不一致と判断された場合、前記シミュレーションの中止指示情報を、前記シミュレーションを実行する実行手段に出力することを特徴とする付記10に記載の検証支援プログラム。
前記仮決定工程によって仮決定された登録対象が、前記データベースに登録済みか否かを判断する登録済判断工程と、
前記登録済判断工程によって登録済みでないと判断された場合、前記登録対象を前記データベースに登録する登録工程と、
前記登録済判断工程によって登録済みであると判断された場合、前記登録対象への遷移元状態を、前記登録対象と一致する登録済みの遷移先状態への遷移元状態に修正し、前記登録対象からの遷移先状態を、前記登録済みの遷移先状態からの遷移先状態に修正する修正工程と、
前記修正工程によって修正された修正後の有限状態機械モデルを出力する修正済FSM出力工程と、
を前記コンピュータに実行させることを特徴とする付記10に記載の検証支援プログラム。
前記判別工程により前記対象要素が前記復元指示情報であると判別された場合、前記特定の遷移先状態を前記データベースから復元する復元工程と、
を前記コンピュータに実行させることを特徴とする付記10〜12のいずれか一つに記載の検証支援プログラム。
前記遷移数特定手段によって特定された前記出力遷移数が前記入力遷移数よりも多い場合、前記遷移先状態を登録/復元対象に決定する決定手段と、
前記対象回路に関するテストシナリオ群の中の一のテストシナリオを構成する一連の要素の中に前記決定手段によって決定された登録/復元対象に遷移させる第1の要素がある場合、前記登録/復元対象をデータベースに登録させる登録指示情報を、前記一のテストシナリオ内の前記第1の要素の次の要素として埋め込む第1の埋込手段と、
前記テストシナリオ群の中の他のテストシナリオを構成する一連の要素の中に前記登録/復元対象に遷移させる第2の要素がある場合、前記登録/復元対象を前記データベースから復元させる復元指示情報を、前記他のテストシナリオを構成する一連の要素の先頭要素から前記第2の要素までの要素群に代えて、前記他のテストシナリオに埋め込む第2の埋込手段と、
を備えることを特徴とする検証支援装置。
前記シナリオ抽出手段によって抽出された対象テストシナリオを構成する一連の要素の中から前記対象回路に対象要素を順次与えて模擬する前記対象回路のシミュレーションの実行中に、前記対象要素の種類を判別する判別手段と、
前記判別手段により前記対象要素が前記登録指示情報であると判別された場合、前記特定の遷移先状態を前記データベースに登録する登録手段と、
前記判別手段により前記対象要素が前記復元指示情報であると判別された場合、前記特定の遷移先状態を前記データベースから復元する復元手段と、
を備えることを特徴とする検証支援装置。
前記対象回路に関するテストシナリオ群の中から任意のテストシナリオを抽出する抽出手段と、
前記抽出手段によって抽出されたテストシナリオの状態遷移により出現する遷移先状態列を特定する遷移先状態列特定手段と、
前記遷移先状態列特定手段によって特定された遷移先状態列が、前記有限状態機械モデルに含まれているか否かを判断する中間FSM判断手段と、
前記遷移先状態列のうち、前記中間FSM判断手段によって含まれていないと判断された遷移先状態列を前記対象状態列に設定して、前記有限状態機械モデルに追加させる設定手段と、
前記抽出手段による未抽出のテストシナリオがない場合、前記更新手段によって更新された最新の有限状態機械モデルを出力するFSM出力手段と、
を備えることを特徴とする検証支援装置。
前記遷移数特定工程によって特定された前記出力遷移数が前記入力遷移数よりも多い場合、前記遷移先状態を登録/復元対象に決定する決定工程と、
前記対象回路に関するテストシナリオ群の中の一のテストシナリオを構成する一連の要素の中に前記決定工程によって決定された登録/復元対象に遷移させる第1の要素がある場合、前記登録/復元対象をデータベースに登録させる登録指示情報を、前記一のテストシナリオ内の前記第1の要素の次の要素として埋め込む第1の埋込工程と、
前記テストシナリオ群の中の他のテストシナリオを構成する一連の要素の中に前記登録/復元対象に遷移させる第2の要素がある場合、前記登録/復元対象を前記データベースから復元させる復元指示情報を、前記他のテストシナリオを構成する一連の要素の先頭要素から前記第2の要素までの要素群に代えて、前記他のテストシナリオに埋め込む第2の埋込工程と、
コンピュータが実行することを特徴とする検証支援方法。
前記シナリオ抽出工程によって抽出された対象テストシナリオを構成する一連の要素の中から前記対象回路に対象要素を順次与えて模擬する前記対象回路のシミュレーションの実行中に、前記対象要素の種類を判別する判別工程と、
前記判別工程により前記対象要素が前記登録指示情報であると判別された場合、前記特定の遷移先状態を前記データベースに登録する登録工程と、
前記判別工程により前記対象要素が前記復元指示情報であると判別された場合、前記特定の遷移先状態を前記データベースから復元する復元工程と、
をコンピュータが実行することを特徴とする検証支援方法。
前記対象回路に関するテストシナリオ群の中から任意のテストシナリオを抽出する抽出工程と、
前記抽出工程によって抽出されたテストシナリオの状態遷移により出現する遷移先状態列を特定する遷移先状態列特定工程と、
前記遷移先状態列特定工程によって特定された遷移先状態列が、前記有限状態機械モデルに含まれているか否かを判断する中間FSM判断工程と、
前記遷移先状態列のうち、前記中間FSM判断工程によって含まれていないと判断された遷移先状態列を前記対象状態列に設定して、前記有限状態機械モデルに追加させる設定工程と、
前記抽出工程による未抽出のテストシナリオがない場合、前記更新工程によって更新された最新の有限状態機械モデルを出力するFSM出力工程と、
をコンピュータが実行することを特徴とする検証支援方法。
400 検証支援装置
401 テストシナリオ短縮化処理部
402 シミュレーション実行部
403 FSM検証処理部
404 登録/復元処理部
420 データベース
1500 検証支援装置
1501 FSM生成処理部
1502 FSM修正処理部
1503 登録/復元処理部
ts テストシナリオ群
Ts 短縮化テストシナリオ群
Claims (8)
- 遷移先状態への入力遷移数と前記遷移先状態からの出力遷移数を、対象回路に関する有限状態機械モデルの中から特定する遷移数特定工程と、
前記遷移数特定工程によって特定された前記出力遷移数が前記入力遷移数よりも多い場合、前記遷移先状態を登録/復元対象に決定する決定工程と、
前記対象回路に関するテストシナリオ群の中の一のテストシナリオを構成する一連の要素の中に前記決定工程によって決定された登録/復元対象に遷移させる第1の要素がある場合、前記登録/復元対象をデータベースに登録させる登録指示情報を、前記一のテストシナリオ内の前記第1の要素の次の要素として埋め込む第1の埋込工程と、
前記テストシナリオ群の中の他のテストシナリオを構成する一連の要素の中に前記登録/復元対象に遷移させる第2の要素がある場合、前記登録/復元対象を前記データベースから復元させる復元指示情報を、前記他のテストシナリオを構成する一連の要素の先頭要素から前記第2の要素までの要素群に代えて、前記他のテストシナリオに埋め込む第2の埋込工程と、
をコンピュータに実行させることを特徴とする検証支援プログラム。 - 前記第2の埋込工程は、
前記第1の埋込工程によって埋め込まれた登録指示情報が指定する前記登録/復元対象に遷移させる第2の要素がある場合、前記登録/復元対象を前記データベースから復元させる復元指示情報を、前記他のテストシナリオを構成する一連の要素の先頭要素から前記第2の要素までの要素群に代えて、前記他のテストシナリオに埋め込むことを特徴とする請求項1に記載の検証支援プログラム。 - 前記第1の埋込工程によって前記登録指示情報が埋め込まれたテストシナリオと、前記第2の埋込工程によって前記復元指示情報が埋め込まれたテストシナリオと、を含むテストシナリオ群の中から、前記対象回路のシミュレーションに用いる対象テストシナリオを抽出するシナリオ抽出工程と、
前記シナリオ抽出工程によって抽出された対象テストシナリオを構成する一連の要素の中から前記対象回路に対象要素を順次与えて模擬する前記対象回路のシミュレーションの実行中に、前記対象要素の種類を判別する判別工程と、
前記判別工程により前記対象要素が前記登録指示情報であると判別された場合、特定の遷移先状態を前記データベースに登録する登録工程と、
前記判別工程により前記対象要素が前記復元指示情報であると判別された場合、前記特定の遷移先状態を前記データベースから復元する復元工程と、
をコンピュータに実行させることを特徴とする請求項1に記載の検証支援プログラム。 - 前記判別工程により前記対象要素が前記登録指示情報であると判別された場合、前記特定の遷移先状態までのシミュレーション時間と前記データベースからの所定の復元時間とに基づいて、前記登録工程により登録すべきか否かを判定する判定工程を前記コンピュータに実行させ、
前記登録工程は、
前記判定工程によって登録すべきであると判定された場合、前記特定の遷移先状態を前記データベースに登録することを特徴とする請求項3に記載の検証支援プログラム。 - 遷移先状態への入力遷移数と前記遷移先状態からの出力遷移数を、対象回路に関する有限状態機械モデルの中から特定する遷移数特定手段と、
前記遷移数特定手段によって特定された前記出力遷移数が前記入力遷移数よりも多い場合、前記遷移先状態を登録/復元対象に決定する決定手段と、
前記対象回路に関するテストシナリオ群の中の一のテストシナリオを構成する一連の要素の中に前記決定手段によって決定された登録/復元対象に遷移させる第1の要素がある場合、前記登録/復元対象をデータベースに登録させる登録指示情報を、前記一のテストシナリオ内の前記第1の要素の次の要素として埋め込む第1の埋込手段と、
前記テストシナリオ群の中の他のテストシナリオを構成する一連の要素の中に前記登録/復元対象に遷移させる第2の要素がある場合、前記登録/復元対象を前記データベースから復元させる復元指示情報を、前記他のテストシナリオを構成する一連の要素の先頭要素から前記第2の要素までの要素群に代えて、前記他のテストシナリオに埋め込む第2の埋込手段と、
を備えることを特徴とする検証支援装置。 - 前記第1の埋込手段によって前記登録指示情報が埋め込まれたテストシナリオと、前記第2の埋込手段によって前記復元指示情報が埋め込まれたテストシナリオと、を含むテストシナリオ群の中から、前記対象回路のシミュレーションに用いる対象テストシナリオを抽出するシナリオ抽出手段と、
前記シナリオ抽出手段によって抽出された対象テストシナリオを構成する一連の要素の中から前記対象回路に対象要素を順次与えて模擬する前記対象回路のシミュレーションの実行中に、前記対象要素の種類を判別する判別手段と、
前記判別手段により前記対象要素が前記登録指示情報であると判別された場合、特定の遷移先状態を前記データベースに登録する登録手段と、
前記判別手段により前記対象要素が前記復元指示情報であると判別された場合、前記特定の遷移先状態を前記データベースから復元する復元手段と、
を備えることを特徴とする請求項5に記載の検証支援装置。 - 前記対象回路に関する有限状態機械モデルに対象状態列が追加されることにより、前記有限状態機械モデルを更新する更新手段と、
前記対象回路に関するテストシナリオ群の中から任意のテストシナリオを抽出する抽出手段と、
前記抽出手段によって抽出されたテストシナリオの状態遷移により出現する遷移先状態列を特定する遷移先状態列特定手段と、
前記遷移先状態列特定手段によって特定された遷移先状態列が、前記有限状態機械モデルに含まれているか否かを判断する中間FSM判断手段と、
前記遷移先状態列のうち、前記中間FSM判断手段によって含まれていないと判断された遷移先状態列を前記対象状態列に設定して、前記有限状態機械モデルに追加させる設定手段と、を備え、
前記遷移数特定手段は、前記抽出手段による未抽出のテストシナリオがない場合、前記遷移先状態への入力遷移数と前記遷移先状態からの出力遷移数を、前記更新手段によって更新された最新の有限状態機械モデルの中から特定する、
ことを特徴とする請求項5に記載の検証支援装置。 - 遷移先状態への入力遷移数と前記遷移先状態からの出力遷移数を、対象回路に関する有限状態機械モデルの中から特定する遷移数特定工程と、
前記遷移数特定工程によって特定された前記出力遷移数が前記入力遷移数よりも多い場合、前記遷移先状態を登録/復元対象に決定する決定工程と、
前記対象回路に関するテストシナリオ群の中の一のテストシナリオを構成する一連の要素の中に前記決定工程によって決定された登録/復元対象に遷移させる第1の要素がある場合、前記登録/復元対象をデータベースに登録させる登録指示情報を、前記一のテストシナリオ内の前記第1の要素の次の要素として埋め込む第1の埋込工程と、
前記テストシナリオ群の中の他のテストシナリオを構成する一連の要素の中に前記登録/復元対象に遷移させる第2の要素がある場合、前記登録/復元対象を前記データベースから復元させる復元指示情報を、前記他のテストシナリオを構成する一連の要素の先頭要素から前記第2の要素までの要素群に代えて、前記他のテストシナリオに埋め込む第2の埋込工程と、
をコンピュータが実行することを特徴とする検証支援方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010105899A JP5533206B2 (ja) | 2010-04-30 | 2010-04-30 | 検証支援プログラム、検証支援装置、および検証支援方法 |
US12/838,845 US8671372B2 (en) | 2010-04-30 | 2010-07-19 | Verification support computer product, apparatus, and method |
US14/139,425 US8832636B2 (en) | 2010-04-30 | 2013-12-23 | Verification support computer product, apparatus, and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010105899A JP5533206B2 (ja) | 2010-04-30 | 2010-04-30 | 検証支援プログラム、検証支援装置、および検証支援方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011237841A JP2011237841A (ja) | 2011-11-24 |
JP5533206B2 true JP5533206B2 (ja) | 2014-06-25 |
Family
ID=44859091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010105899A Expired - Fee Related JP5533206B2 (ja) | 2010-04-30 | 2010-04-30 | 検証支援プログラム、検証支援装置、および検証支援方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8671372B2 (ja) |
JP (1) | JP5533206B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107301298A (zh) * | 2017-06-30 | 2017-10-27 | 河南科技大学 | 一种基于autocad的汽车涂装台车运动轨迹仿真系统 |
CN112506773B (zh) * | 2020-12-03 | 2024-08-02 | 安徽听见科技有限公司 | 一种异常场景测试方法、装置、设备及存储介质 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5450598A (en) * | 1985-12-27 | 1995-09-12 | Xerox Corporation | Finite state machine data storage where data transition is accomplished without the use of pointers |
JPH01211048A (ja) * | 1988-02-18 | 1989-08-24 | Nec Corp | プログラムの実行命令数測定方式 |
JPH056272A (ja) | 1991-06-28 | 1993-01-14 | Toshiba Corp | ソフトウエア設計装置 |
JPH07181236A (ja) * | 1993-12-24 | 1995-07-21 | Matsushita Electric Ind Co Ltd | 検査系列生成方法及び検査系列生成装置 |
JP2853657B2 (ja) | 1996-04-26 | 1999-02-03 | 日本電気株式会社 | 回路シミュレーション方法 |
JP2000250949A (ja) * | 1999-02-26 | 2000-09-14 | Matsushita Electric Ind Co Ltd | シミュレーション装置 |
US7120627B1 (en) * | 2000-04-26 | 2006-10-10 | Global Information Research And Technologies, Llc | Method for detecting and fulfilling an information need corresponding to simple queries |
JP2001331544A (ja) * | 2000-05-23 | 2001-11-30 | Matsushita Electric Ind Co Ltd | シミュレーション方法および装置 |
US7577540B2 (en) * | 2002-03-01 | 2009-08-18 | Nec Corporation | Re-configurable embedded core test protocol for system-on-chips (SOC) and circuit boards |
US7039893B2 (en) * | 2002-06-11 | 2006-05-02 | Carrier Corporation | System and method for implementing configurable finite state machine |
JP4591030B2 (ja) | 2004-10-13 | 2010-12-01 | 横河電機株式会社 | テストシナリオ作成方法、テストシナリオ作成装置およびテストシナリオ作成のためのプログラム |
US7363202B2 (en) * | 2005-01-20 | 2008-04-22 | Microsoft Corporation | State exploration using multiple state groupings |
JP2006202102A (ja) * | 2005-01-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | シミュレーション装置 |
US7743233B2 (en) * | 2005-04-05 | 2010-06-22 | Intel Corporation | Sequencer address management |
JP2007034833A (ja) * | 2005-07-28 | 2007-02-08 | Fujitsu Ltd | 機能検証記述生成装置,機能検証記述生成方法,及び機能検証記述生成プログラム |
US7716610B2 (en) * | 2007-01-05 | 2010-05-11 | International Business Machines Corporation | Distributable and serializable finite state machine |
EP2186028A2 (en) * | 2007-08-07 | 2010-05-19 | Nxp B.V. | A device for and a method of modelling a physical structure |
JP2010079432A (ja) * | 2008-09-24 | 2010-04-08 | Aisin Aw Co Ltd | 回路記述の抽象化装置及び検証装置、回路記述の抽象化プログラム及び検証プログラム、並びに回路記述の抽象化方法及び検証方法 |
US8320770B2 (en) * | 2009-03-20 | 2012-11-27 | Fujitsu Limited | Clock and data recovery for differential quadrature phase shift keying |
US8640084B2 (en) * | 2009-03-31 | 2014-01-28 | Fujitsu Limited | Generating validation test suites |
US20100251208A1 (en) * | 2009-03-31 | 2010-09-30 | Fujitsu Limited | Validating Behavioral Diagrams |
US20120017200A1 (en) * | 2010-07-16 | 2012-01-19 | Fujitsu Limited | Solving Hybrid Constraints to Validate a Security Software Module for Detecting Injection Attacks |
-
2010
- 2010-04-30 JP JP2010105899A patent/JP5533206B2/ja not_active Expired - Fee Related
- 2010-07-19 US US12/838,845 patent/US8671372B2/en not_active Expired - Fee Related
-
2013
- 2013-12-23 US US14/139,425 patent/US8832636B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011237841A (ja) | 2011-11-24 |
US20140115555A1 (en) | 2014-04-24 |
US8671372B2 (en) | 2014-03-11 |
US8832636B2 (en) | 2014-09-09 |
US20110270787A1 (en) | 2011-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8370808B2 (en) | Apparatus and a method for generating a test case | |
JP5350428B2 (ja) | 自動プログラム生成装置、方法及びコンピュータプログラム | |
JP4806706B2 (ja) | 解析モデルの変形方法および計算機 | |
JP5533206B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
JP6451417B2 (ja) | デバッグ支援装置、デバッグ支援システム、デバッグ支援方法、および、デバッグ支援プログラム | |
JP5067317B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
JP5971399B2 (ja) | 実行フロー作成支援プログラム | |
JP2006058172A (ja) | テストパターン生成システム、テストパターン解析システム、テストパターン生成方法、テストパターン解析方法、テストパターン生成プログラム、テストパターン解析プログラム、および記録媒体 | |
JP5504212B2 (ja) | テストケース自動生成システム、テストケース自動生成方法、およびテストケース自動生成プログラム | |
JP6157166B2 (ja) | 部品生成システムおよび方法ならびにプログラム | |
JP5578625B2 (ja) | プログラム分析装置、プログラム分析方法、及びプログラム | |
JP4969536B2 (ja) | 設計支援装置、及び、その方法並びにその記憶媒体 | |
JP4867229B2 (ja) | 情報処理装置及びプログラム | |
JPH1153391A (ja) | データベースアクセス方法 | |
JP2016071774A (ja) | 検証支援装置、検証支援方法およびコンピュータプログラム | |
JP2021189685A (ja) | 判定プログラム、判定方法および情報処理装置 | |
US20230252107A1 (en) | Management device, management method, and storage medium | |
JP7128408B2 (ja) | 情報処理装置、その制御方法、及びプログラム、並びに、情報処理システム | |
JP2015088001A (ja) | テスト範囲決定システムおよびテスト範囲決定方法ならびにテスト範囲決定プログラム | |
CN106502903A (zh) | 一种程序的变更功能确定方法、装置及处理设备 | |
JP2007034806A (ja) | 情報処理装置及びプログラム | |
JP2007034807A (ja) | 情報処理装置及びプログラム | |
JP5825409B2 (ja) | 検証支援プログラム、検証支援装置、および検証支援方法 | |
JP5581894B2 (ja) | データ処理プログラム自動生成システム | |
JP2009110417A (ja) | 論理仕様検証プログラム、論理仕様検証装置、および論理仕様検証方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5533206 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
LAPS | Cancellation because of no payment of annual fees |