JP5531688B2

JP5531688B2 - 電波受信装置及び電波時計

Info

Publication number: JP5531688B2
Application number: JP2010056844A
Authority: JP
Inventors: 薫染谷
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2010-03-15
Filing date: 2010-03-15
Publication date: 2014-06-25
Anticipated expiration: 2030-03-15
Also published as: JP2011193178A

Description

この発明は、受信電波信号の増幅回路を備えた電波受信装置、及び、この電波受信装置を備えた電波時計に関する。

以前より、複数段に亘って受信した信号の増幅を行う電波受信装置が開発されている。この電波受信装置には、受信した搬送波周波数の入力信号を搬送波周波数より低い周波数へと変換した後に、この低い周波数に変換された信号を複数の信号増幅器を用いて増幅するものがある。このような信号増幅により、高い信号増幅率を得ることができる。

しかしながら、信号増幅器により入力信号を増幅する際には、オフセット電圧が発生することが知られている。従って、複数段に亘る信号増幅処理においては、２段目以降の増幅の際に前段までの増幅で発生したオフセット電圧も増幅されることになる。そして、この増幅されたオフセット電圧によって信号波形の一部または全体が電波受信装置の動作電圧範囲を外れることにより、信号が歪んだり、或いは、全く信号が読み取れなくなってしまったりするという問題があった。

このような問題に対し、それぞれの信号増幅器の間にコンデンサを配置してオフセット電圧を除去する技術が知られている。しかし、中間周波数以下の低い周波数信号から直流オフセット電圧を除去するには、容量の大きいコンデンサが必要となる。そして、このようなサイズの大きなコンデンサを小型のＬＳＩチップ上に配置するのは困難であった。そこで、従来、増幅された信号を所定の時間積分し、この積分値の平均からオフセット電圧を算出して信号増幅前の回路部分に帰還させ、入力電圧から減算することによりオフセット電圧を除去するという技術が開示されている（例えば、特許文献１、特許文献２）。

特開２００２−１１１７６４号公報国際公開２００７／０２０８４５号

しかしながら、このような帰還手段を用いてオフセット電圧を除去する場合には、オフセット電圧を正確に求めるための積分回路の規模が大きくなり、また、帰還処理により回路の安定性を損ないやすいという問題があった。また、オフセット電圧を求める際に所定の積分時間を要することにより、受信回路の応答性能を低下させるという課題があった。

この発明の目的は、複数段の信号増幅処理を行う電波受信装置において、簡易な構成で小型のオフセット電圧除去回路を備えた電波受信装置を提供することにある。

本発明は、
受信信号を復調する電波受信装置において、
前記受信信号を増幅する第１信号増幅手段と、
前記第１信号増幅手段へ前記受信信号を所定の周期でオン、オフを切り替えて入力させる信号入力切替手段と、
前記第１信号増幅手段による増幅信号からオフセット電圧を除去するオフセット電圧除去手段と、
このオフセット電圧が除去された信号を増幅する第２信号増幅手段と、
を備え、
前記オフセット電圧除去手段は、
前記第１信号増幅手段により増幅された信号のうち、前記信号入力切替手段により前記受信信号の入力がオンされた期間の信号を第１信号経路へ入力させる第１信号経路切替手段と、
前記第１信号増幅手段により増幅された信号のうち、前記信号入力切替手段により前記受信信号の入力がオフされた期間の信号を第２信号経路へ入力させる第２信号経路切替手段と、
前記第２信号経路切替手段により前記第２信号経路へ入力される信号電圧を取得して保持する電圧保持手段と、
前記第１信号経路の信号電圧から、前記電圧保持手段により保持された信号電圧を減算した信号を前記第２信号増幅手段へ出力する信号合成手段と、
を備えることを特徴とする電波受信装置である。

本発明に従うと、複数段の信号増幅処理を行う電波受信装置において、小型、且つ、簡易な構成でオフセット電圧の除去を行うことができるという効果がある。

本発明の実施形態の電波時計の内部構成を示すブロック図である。電波時計の電波受信処理部の中間周波数増幅部およびオフセット除去回路の回路構成を示す図である。電波時計の電波受信処理部の中間周波数増幅部およびオフセット除去回路の各部での信号波形を示す図である。

以下、本発明の実施の形態を図面に基づいて説明する。

図１は、本発明の実施形態の電波受信装置を備えた電波時計の内部構成を示すブロック図である。

この実施形態における電波時計１は、標準電波を受信して現在時刻を修正する機能を有する時計である。標準電波は、例えば、日本ではＪＪＹと呼ばれる４０ｋＨｚおよび６０ｋＨｚの振幅変調波である。この標準電波では、１秒に１個の符号が毎分所定のフォーマットに従い６０個配列されて送信されている。ＪＪＹには３種類の送信符号があり、これらの符号は、所定の振幅で出力されるハイレベル期間と、ハイレベル期間の振幅の１０％の振幅であるローレベル期間との継続時間の比をそれぞれ異ならせた矩形波である。そして、これら３種類の符号の配列（タイムコード）を解読することで、時刻や日付のデータを取得することができる。

この電波時計１は、図１に示すように、標準電波を受信してタイムコード信号を出力する電波受信処理部１０と、所定の周波数のパルス信号を生成する発振回路１１と、発振回路１１から入力するパルス信号に基づいて時刻を計数する計時回路１２と、電波時計１の全体的な制御処理を行うＣＰＵ１３と、ＣＰＵ１３からの制御信号に基づいて時刻などの情報を表示する表示部１４などを備えている。

表示部１４は、例えば、ＬＣＤ（液晶ディスプレイ）である。或いは、指針式時計の場合には、例えば、複数の指針と、指針をそれぞれ所定の角度ずつ回転させるステップモータと、ステップモータを駆動するパルスを出力する駆動回路などにより構成される。

電波受信処理部１０は、標準電波を受信するアンテナ２２と、受信した信号を増幅するＲＦアンプ２３と、この受信信号を所定の中間周波数帯の信号に変換する混合器２５と、混合器２５へ周波数変換用の信号を発振して出力する局部発振器２４と、混合器２５から出力された信号のうち、所定の中間周波数帯の信号のみを取り出すＢＰＦ（バンドパスフィルタ）２６と、ＢＰＦ２６から出力された信号を増幅する中間周波数増幅部１０１と、中間周波数増幅部１０１へ入力する中間周波数信号のオン、オフを切り替える信号入力切替手段としてのスイッチ３２と、中間周波数増幅部１０１における信号増幅処理の中途に配置され、この中間周波数増幅部１０１で発生したオフセット電圧を除去するオフセット除去回路１０２（オフセット電圧除去手段）と、増幅された中間周波数の信号からタイムコード信号を復調する検波器２８と、復調された信号を基準電圧と比較することにより、この信号レベルを判定する比較器２９などを備えている。

アンテナ２２は、例えば、フェライトコアに巻き線を設けて構成されるバーアンテナである。このアンテナ２２と適宜な容量のコンデンサ（図示略）とを組み合わせることで、受信対象である標準電波の周波数帯の電波を受信することができる。また、複数の異なる周波数帯の標準電波局の中から１つの標準電波を選択して受信する場合には、組み合わせるコンデンサの容量を変化させて同調周波数を移動させることが可能な構成とすることもできる。

局部発振器２４は、４０ｋＨｚの標準電波を受信する場合に、例えば、３９．９ｋＨｚの信号を発振して混合器２５へ出力する。そして、入力電波信号は、混合器２５において１００Ｈｚの中間周波数信号に変換される。この局部発振器２４は、例えば、ＶＣＯ（電圧制御発振器）を用いたものであり、複数の異なる周波数帯の標準電波局の中から１つの標準電波を選択して受信する場合には、発振周波数を変化させて、同一周波数の中間周波数信号を出力することができるように構成することが可能である。上記局部発振器２４と混合器２５により周波数変換手段が構成されている。

ＢＰＦ２６は、混合器２５から出力された信号のうち、所定の中間周波数帯の信号のみを通過させて中間周波数増幅部１０１へと出力する。このＢＰＦ２６では、イメージ周波数の信号、局部発振器２４から漏出したオフセット電圧や、他の周波数のノイズなどが取り除かれる。

中間周波数増幅部１０１は、特に限られないが、３個のＩＦアンプＡ１、Ａ２、Ａ３により構成されている。本実施形態では、中間周波数信号は、ＩＦアンプＡ１、Ａ２（第１信号増幅手段）で二段階増幅された後にオフセット除去回路１０２へ入力されて、ＩＦアンプＡ１、Ａ２で発生し、また、増幅されたオフセット電圧が取り除かれる。そして、オフセット電圧が除去されたこの中間周波数信号は、三段目のＩＦアンプＡ３（第２信号増幅手段）で更に増幅される。

図２は、オフセット除去回路１０２の回路構成を示す図である。

オフセット除去回路１０２は、ＩＦアンプＡ２とＩＦアンプＡ３との間に設けられている。このオフセット除去回路１０２では、２本に分割された入力信号のそれぞれの信号経路に設けられたスイッチ４１、スイッチ４２およびボルテージフォロアＢ１、Ｂ２と、スイッチ４２の切り替え信号をスイッチ３２、４１、４５の切り替え信号と反転させるインバータＢ３と、スイッチ４２とボルテージフォロアＢ２との間に接続されて他方が接地されたコンデンサ４３と、分割された２本の信号経路の信号を合成する信号合成手段としての減算器４４と、減算器４４から出力される信号のオン、オフを切り替えるスイッチ４５と、中間周波数以下の周波数成分のみを出力するＬＰＦ（ローパスフィルタ）４６（帯域通過フィルタ）などを備えている。上記の構成要素のうち、コンデンサ４３とボルテージフォロアＢ２とによって電圧保持手段が構成されている。また、スイッチ４１とスイッチ４２とによって信号経路切替手段が構成されている。

スイッチ３２、４１、４２、４５は、発振回路１１から入力するパルス信号に同期してオン、オフが切り替えられる。これらのスイッチ３２、４１、４２、４５のオン、オフを切り替える周波数は、例えば、発振回路１１と各スイッチ３２、４１、４２、４５との間に分周回路を設けることにより、発振回路１１による発振周波数以下の適宜な値に変更することが可能である。この切り替え周波数は、中間周波数信号を復元可能な周波数、即ち、中間周波数の２倍以上が望ましい。また、この切り替え周波数は、後にＬＰＦ４６により中間周波数信号が分離しやすく、且つ、ＬＰＦ４６のサイズが電波時計１の各部品を集積配置するＬＳＩ基板のサイズに比して大きくなり過ぎない周波数であることが望まれる。ここでは、この切り替え周波数は、例えば、１ｋＨｚに設定されている。

コンデンサ４３は、スイッチ４２がオンの期間に入力した信号電圧をスイッチ４２がオフの間も記憶するためのものである。このコンデンサの容量は、従来のオフセット電圧除去手段としてＩＦアンプ間に設けられたコンデンサと比較して遥かに容量の小さいものであり（例えば、１／１０００以下）、電波受信処理部１０の他の構成要素とともに、例えば、腕時計に用いられる小型のＬＳＩ基板上に設けることが可能なサイズのものである。

減算器４４は、例えば、オペアンプを利用した減算回路であり、非反転入力端子（プラス端子）側への入力電圧から反転入力端子（マイナス端子）側への入力電圧を減算した電圧値を出力する。

ＬＰＦ４６は、周期的にオン、オフが切り替えられているスイッチ４５の出力信号の中から中間周波数帯の信号を取得するためのフィルタである。従って、ＬＰＦ４６は、中間周波数より高い周波数信号だけではなく、低い周波数信号も取り除くことが可能なバンドパスフィルタであってもよい。

図１および図２に示された上記の電子時計１の構成要素は、アンテナ２２および表示部１４を除いて電子時計１の内部に格納される一枚のＬＳＩ基板上に配置可能である。或いは、発振回路１１や計時回路１２、ＣＰＵ１３を時計用のＬＳＩ基板上に形成し、また、アンテナ２２を除く電波受信処理部１０を異なる一枚のＬＳＩ基板上に形成することとしてもよい。

次に、オフセット除去回路１０２の動作原理および信号の流れについて説明する。

図３は、オフセット除去回路１０２の内部およびその前後での電圧変化を時系列で示した図である。

図２に示すように、先ず、ＢＰＦ２６を通過した中間周波数信号は、スイッチ３２へ到達する。標準電波の受信処理では、中間周波数の周期に比して入力信号レベルが変化する頻度が低いので、この中間周波数信号は、図３（ａ）に示すように、ほぼ一定振幅の正弦波となる。

この中間周波数信号は、スイッチ３２によって中間周波数増幅部１０１への入力が切り替えられる。スイッチ３２、４１、４２、４５のオン、オフを切り替える発振回路１１からのパルス信号は、図３（ｉ）に示すように、ハイレベル信号の入力およびローレベル信号の入力が所定の周期で繰り返される信号である。従って、中間周波数増幅部１０１へ入力される信号は、図３（ｂ）に示すように、図３（ａ）の信号波形のうちスイッチ３２がオンの期間、即ち、図３（ｉ）においてパルス信号がハイレベルの期間の波形がそのまま現れ、また、スイッチ３２がオフの期間、即ち、図３（ｉ）においてパルス信号がローレベルの期間の電圧が０となったものである。

次に、中間周波数増幅部への入力信号がＩＦアンプＡ１、Ａ２を通過すると、この入力信号は、増幅されるとともにオフセット電圧が印加される。そして、図３（ｃ）に示すように、ＩＦアンプＡ２の出力信号は、スイッチ３２がオンの期間には、入力信号が破線で示されるオフセット電圧の分だけずれた電圧となる。ここで、図３では、ＩＦアンプＡ１〜Ａ３の増幅率は、１として表示している。また、スイッチ３２がオフの期間には、ＩＦアンプＡ２の出力は、ＩＦアンプＡ１およびＡ２で発生したオフセット電圧と等しくなる。

続いて、このＩＦアンプＡ２の出力信号は、スイッチ４１およびスイッチ４２に分岐して送られる。スイッチ４１は、発振回路１１からのパルス信号に基づいてスイッチ３２と同一のタイミングでオン、オフの切り替えがなされる。従って、スイッチ３２、４１がオンの期間には、図３（ｃ）に示された信号がそのままスイッチ４１を通過する。また、スイッチ３２、４１がオフの期間には、ＩＦアンプＡ１、Ａ２のオフセット電圧であるＩＦアンプＡ２の出力信号は、スイッチ４１によって遮断される。

一方、スイッチ４２を動作させるパルス信号の信号レベルは、発振回路１１から送られたパルス信号の信号レベルをインバータＢ３により反転させたものである。従って、スイッチ４２へ送られるパルス信号は、図３（ｈ）に示すように、図３（ｉ）の信号のハイレベル電圧とローレベル電圧とのタイミングが入れ替わったものとなる。この信号レベルの反転の結果、スイッチ４２がオンのタイミングでは、ＩＦアンプＡ２の出力信号のうち、スイッチ３２がオフの期間のもの、即ち、ＩＦアンプＡ１、Ａ２によるオフセット電圧がスイッチ４２から出力される。ここで、スイッチ４２とボルテージフォロアＢ２との間には、コンデンサ４３が設けられている。ボルテージフォロアＢ２の入力インピーダンスは十分に高いので、スイッチ４２がオンの期間にコンデンサ４３に印加された電圧は、図３（ｅ）に示すように、スイッチ４２がオフの期間でも殆ど低下せず、ＩＦアンプＡ１、Ａ２で発生したオフセット電圧の値のまま維持される。

スイッチ４１の出力信号電圧（図３（ｄ））およびコンデンサ４３に印加された電圧（図３（ｅ））は、減算器４４に入力される。減算器４４は、スイッチ３２、４１がオンの期間には、図３（ｆ）に示すように、増幅された入力信号（図３（ｄ））からオフセット電圧（図３（ｅ））を取り除いた電圧値を出力する。

減算器４４の出力信号は、スイッチ３２、４１と同一のタイミングでオン、オフの切り替えがなされるスイッチ４５を通過する。続いて、ＬＰＦ４６を通過した信号は、スイッチのオン、オフの切り替えに伴う高周波変動が取り除かれて、図３（ｇ）に示すように、増幅された中間周波数信号が得られる。ここで、スイッチ４５が省略された構成であっても、ほぼ同様に増幅された入力信号を得ることができる。

以上のように、本発明の実施形態の電波受信装置を内蔵した電波時計１によれば、ＩＦアンプＡ１、Ａ２への中間周波数信号の入力を周期的にオン、オフし、また、ＩＦアンプＡ１、Ａ２への信号入力がない期間には、ＩＦアンプＡ１、Ａ２で発生したオフセット電圧をコンデンサ４３に印加し、ＩＦアンプＡ１、Ａ２への信号入力がある期間にＩＦアンプＡ１、Ａ２からの出力信号と、コンデンサ４３に印加された電圧との差分を求めることでオフセット電圧を消去することができるので、一時的な信号の歪みに対してもほぼリアルタイムでオフセット電圧の影響を除去することができ、且つ、高い信号増幅率を得ることができる。

また、大容量コンデンサを簡易な構成で置き換えることができるので、サイズを小型化して１枚のＬＳＩチップ上に配置することができ、また、帰還回路を用いずにオフセット電圧の除去を行うので、発振の可能性を考慮せずに安定した電波受信処理を行うことができる。

また、このような多段に亘る増幅器の配列を中間周波数帯で行い、ＩＦアンプＡ１〜Ａ３の間に上記のオフセット除去回路１０２が設けられることで、受信波周波数処理段階での雑音やオフセットの影響を考慮せずにオフセットの除去を行うことができる。

また、容量の小さいコンデンサ４３およびボルテージフォロアＢ２のみでオフセット電圧を保持することができるので、容易にオフセット電圧を除去可能なアナログ回路を構成することができる。

また、クロック信号に基づいてＩＦアンプＡ１への入力の切り替えとＩＦアンプＡ２からの出力分岐の切り替えとを同期させて行うことで、ＣＰＵなどによる制御を必要とせずに容易に入力信号とオフセット電圧信号とを分離して、また、オフセット電圧の除去処理を行うことができる。

また、スイッチ３２に同期して減算器４４からの出力をオン、オフさせるスイッチ４５を追加することによって、オフセット除去回路１０２の出力信号からオフセット電圧の影響をより確実に排除することができる。

また、減算器４４の出力信号がＬＰＦ４６を通過するように構成することによって、中間周波数信号とスイッチの切替ノイズとを分離して信号の質を維持することができる。

また、スイッチ３２の切替周波数を中間周波数の２倍以上とすることによって、受信波に含まれる入力信号を忠実に復元することが可能となるとともに、ＬＰＦ４６によって中間周波数信号とスイッチの切替ノイズとをより確実に分離することができる。

また、このオフセット除去回路１０２を備えた電波受信処理部１０を電波時計１において利用することにより、標準電波の中間周波数のように低い周波数帯のオフセット除去回路であっても、サイズを小型化しつつ受信信号の信号増幅率を上げることができる。

更に、電波時計１のように通常はユーザの操作を介さずに電波受信処理を行うものであっても、安定して信号の増幅を行うことができる。

なお、本発明は、上記実施の形態に限られるものではなく、様々な変更が可能である。例えば、本実施形態では電波時計に搭載する標準電波受信装置を例に挙げたが、本発明の電波受信装置は、受信周波数から中間周波数やベースバンドへの周波数変換を行うその他の電波受信装置、例えば、ＡＭラジオにも用いることができる。

また、上記実施の形態では、アナログ回路を用いてオフセット電圧の除去処理を行ったが、オフセット電圧の保持や、入力信号の復元処理は、入力信号をデジタル変換して行うこともできる。

また、オフセット電圧の保持回路には、サンプルホールド回路などを用いることも可能である。その他、スイッチの切り替え周波数、ＩＦアンプやオフセット除去回路の数および配置順など、実施形態で示した細部は、発明の趣旨を逸脱しない範囲において適宜変更可能である。

１電波時計
１０電波受信処理部
１１発振回路
１２計時回路
１３ＣＰＵ
１４表示部
２２アンテナ
２３ＲＦアンプ
２４局部発振器
２５混合器
２６ＢＰＦ
２８検波器
２９比較器
３２、４１、４２、４５スイッチ
４３コンデンサ
４４減算器
４６ＬＰＦ
１０１中間周波数増幅部
１０２オフセット除去回路
Ａ１〜Ａ３ＩＦアンプ
Ｂ１、Ｂ２ボルテージフォロア
Ｂ３インバータ

Claims

受信信号を復調する電波受信装置において、
前記受信信号を増幅する第１信号増幅手段と、
前記第１信号増幅手段へ前記受信信号を所定の周期でオン、オフを切り替えて入力させる信号入力切替手段と、
前記第１信号増幅手段による増幅信号からオフセット電圧を除去するオフセット電圧除去手段と、
このオフセット電圧が除去された信号を増幅する第２信号増幅手段と、
を備え、
前記オフセット電圧除去手段は、
前記第１信号増幅手段により増幅された信号のうち、前記信号入力切替手段により前記受信信号の入力がオンされた期間の信号を第１信号経路へ入力させる第１信号経路切替手段と、
前記第１信号増幅手段により増幅された信号のうち、前記信号入力切替手段により前記受信信号の入力がオフされた期間の信号を第２信号経路へ入力させる第２信号経路切替手段と、
前記第２信号経路切替手段により前記第２信号経路へ入力される信号電圧を取得して保持する電圧保持手段と、
前記第１信号経路の信号電圧から、前記電圧保持手段により保持された信号電圧を減算した信号を前記第２信号増幅手段へ出力する信号合成手段と、
を備えることを特徴とする電波受信装置。
前記受信信号を所定の中間周波数の中間信号に変換する周波数変換手段を備え、
前記中間信号を前記第１信号増幅手段に入力し、
前記信号入力切替手段は、
前記中間信号の周波数の２倍以上の周波数で周期的にオン、オフを切り替える
ことを特徴とする請求項１記載の電波受信装置。
前記信号合成手段は、
前記信号入力切替手段により前記受信信号の入力がオンされている期間にのみ信号を出力する
ことを特徴とする請求項１又は２記載の電波受信装置。
前記信号合成手段の出力信号のうち、前記受信信号を選択的に出力する帯域通過フィルタを備える
ことを特徴とする、請求項１〜３の何れか一項に記載の電波受信装置。
請求項１〜４の何れか一項に記載の電波受信装置を備え、
前記電波受信装置により標準電波を受信して時刻データを解読する構成である
ことを特徴とする電波時計。