JP2005300183A

JP2005300183A - 標準電波受信回路

Info

Publication number: JP2005300183A
Application number: JP2004112281A
Authority: JP
Inventors: Toshio Yoshihara; 敏雄吉原
Original assignee: NEC Electronics Corp
Current assignee: NEC Electronics Corp
Priority date: 2004-04-06
Filing date: 2004-04-06
Publication date: 2005-10-27

Abstract

【課題】
外部素子及び端子を削減でき、装置の小型化を達成することが可能な標準電波受信回路を提供すること。
【解決手段】
本発明にかかる標準電波受信回路１００は、アンテナ７を介して入力された標準電波信号を入力し、強度調整を行なうＡＧＣ回路２と、ＡＧＣ回路２から出力された標準電波信号を入力し、ディジタル信号の変換するＡＤ変換回路３と、ＡＤ変換回路３により出力されたディジタル信号を入力し、妨害電波を除去するディジタルフィルタ４と、ディジタルフィルタより出力されたディジタル信号を入力し、検波処理する検波回路５とを備えている。
【選択図】図１

Description

本発明は、時刻情報を含む複数の周波数の標準電波信号を受信するための回路に関する。

現在、通信総合研究所が運用している標準電波に関しては、福島県の送信所から送信周波数４０ｋＨｚの電波が送信され、また佐賀県の送信所から６０ｋＨｚの電波が送信されている。これらの時刻情報を含む標準電波により日本全国に標準の周波数と時刻を告知している。

標準電波は、いわゆる電波時計において利用される。電波時計は、正確な時刻を手軽に扱うことができ、広く普及してきている（例えば、非特許文献１）。この非特許文献１に開示された、標準電波受信回路の構成を図５に示す。

図に示されるように、アンテナに接続されたＡＧＣ回路３０１は、増幅回路３０２に接続され、さらに、検波回路３０３、アナログフィルタ３０５、デコーダ３０６に直列に接続されている。また、検波回路３０３からＡＧＣ帰還回路３０４を経てＡＧＣ回路３０１に接続されている。この標準電波受信回路では、増幅回路３０２と検波回路３０３間に水晶振動子３０７を用いて狭帯域フィルタを構成している。

また、特許文献１において複数の周波数からなる標準電波に対応するために複数の水晶振動子を用いる技術が開示され、特許文献２において狭帯域フィルタの前に周波数混合器を設けてスーパヘテロダイン方式を採用する技術が提案されている。
「電波時計への取り組みと今後」佐野貴司、長波標準電波シンポジウム資料（２００１年１０月２４日開催）特開２００２−２６７７７５号公報特開２００２−８２１８７号公報

複数の水晶振動子を用いる場合には、次のような問題点がある。即ち、水晶振動子は、半導体ＩＣ内部に組み込むことが困難であるため、半導体ＩＣに外付けする必要がある。そして、標準電波受信回路においては、合計４個の水晶振動子を設ける必要があるため、その水晶振動子を半導体ＩＣチップ外に設けることになると、外部素子及び端子数が増加することに加えて実装面積が大きくなるため、装置の小型化の要請に反することになる。

他方、スーパへテロダイン方式を採用する場合には、回路が複雑になるという問題点がある。

本発明は、かかる問題点を解決するためになされたものであり、主として、外部素子及び端子を削減でき、装置の小型化を達成することが可能な標準電波受信回路を提供することを目的とする。

本発明にかかる標準電波受信回路は、時刻情報を含む複数の周波数の標準電波信号を受信する標準電波受信回路であって、アンテナを介して入力された前記標準電波信号を入力し、強度調整を行なうＡＧＣ回路と、前記ＡＧＣ回路から出力された標準電波信号を入力し、ディジタル信号に変換するＡＤ変換回路と、前記ＡＤ変換回路から出力されたディジタル信号を入力し、妨害電波を除去するディジタルフィルタと、前記ディジタルフィルタから出力されたディジタル信号を入力し、検波処理する検波回路とを備えたものである。

さらに、前記アンテナを介して入力された標準電波信号に対する同調周波数を選択するチューニング回路を備え、当該チューニング回路の出力が前記ＡＧＣ回路に入力されるようにしてもよい。

ここで、前記ＡＤ変換回路は、オーバーサンプリング型であることが好ましい。

前記ディジタルフィルタは、デシメーション処理を行うデシメータと、当該デシメータから出力された信号を入力し、外部から通過帯域が設定可能な狭帯域フィルタを備えるようにしてもよい。

また、前記チューニング回路は、外部に設けられた複数の同調キャパシタを切り換えるスイッチを備えることが望ましい。

さらに、前記チューニング回路は、外部に設けられたアンテナ及び同調キャパシタの誤差を補正するスイッチを備えるようにしてもよい。

本発明によれば、外部素子及び端子を削減でき、装置の小型化を達成することが可能な標準電波受信回路を提供することができる。

本発明にかかる標準電波受信回路の構成を図１に示す。図に示されるように、当該標準電波受信回路１００は、チューニング回路１、ＡＧＣ回路２、ＡＤ変換回路３、ディジタルフィルタ４、検波回路５及びロジック回路６を主たる構成としている。

この標準電波受信回路１００は、他の回路ブロック８とともに半導体チップ２００を構成している。他の回路ブロック８には、標準電波受信回路１００において受信した信号の同期処理、時刻修正処理等を実行するＣＰＵ（Central Processor Unit）が含まれる。

チューニング回路１は、バーアンテナ７とキャパシタＣ１、Ｃ２を介して接続されている。当該バーアンテナ７と同調キャパシタＣ１、Ｃ２により共振回路（同調回路）を構成している。バーアンテナ７は、例えばフェライトなどをコアとして形成されている。チューニング回路１は、同調キャパシタＣ１、Ｃ２の接続形態を変更することにより、同調周波数を選択する機能を有する。具体的には、４０ｋＨｚの信号と６０ｋＨｚの信号と選択的に同調するように当該接続形態を変更している。また、チューニング回路１は、バーアンテナ７や同調キャパシタＣ１、Ｃ２の誤差を補正する機能も有する。

図２にチューニング回路１の具体的な構成例を示す。チューニング回路１は、図に示されるように複数のスイッチＳＷ１〜ＳＷ１０及びキャパシタＣ３〜Ｃ６より構成されている。このうちスイッチＳＷ１及びＳＷ２は、同調周波数を切り換えるためのスイッチである。具体的には、同調周波数を４０ｋＨｚにするためには、スイッチＳＷ１をオフ状態にスイッチＳＷ２をオン状態にロジック回路６により制御する。この状態では、同調キャパシタＣ１及びＣ２が共振回路の一部となる。また、同調周波数を６０ｋＨｚにするためには、スイッチＳＷ１をオン状態にスイッチＳＷ２をオフ状態にロジック回路６により制御する。この状態では、同調キャパシタＣ２が共振回路の一部となる。

その他のスイッチＳ３〜Ｓ１０は、バーアンテナ７やキャパシタＣ１、Ｃ２の誤差を補正するために、適宜ロジック回路６の制御によりオンオフが設定される。スイッチＳ３〜Ｓ１０は、キャパシタＣ３〜Ｃ６を切り替える。キャパシタＣ３〜Ｃ６は、面積低減のためＮｗｅｌｌキャパシタであり、その電極の一部を接地する。バーアンテナ７の誤差は、インダクタンスの誤差であり、初期ばらつき、温度変化、磁気的環境変化によって発生する。また、同調容量であるキャパシタＣ１、Ｃ２の誤差は、初期ばらつきや温度変化によって発生する。また、半導体チップ（ＬＳＩ）や実装基板の容量の誤差もある。この誤差は、初期ばらつきや温度変化によって発生する。

チューニング回路１はＡＧＣ回路２と接続されている。当該ＡＧＣ回路２は、Auto Gain Control回路であり、チューニング回路１により同調されて出力された電波信号を適度な強度に増幅する調整回路である。

ＡＤ変換回路３は、ＡＧＣ回路２と接続され、ＡＧＣ回路２より出力された、アナログ信号からなる電波信号をディジタル信号に変換する回路である。好適な実施の形態におけるＡＤ変換回路３は、オーバーサンプリング型ＡＤ変換回路である。オーバーサンプリング型ＡＤ変換回路を用いることにより、省電力化を達成することができる。より具体的には、ＡＤ変換回路３として、オーバーサンプリング方式のΔΣ変調器を用いるとよい。この例にかかるＡＤ変換回路３は、３．６ＭＨｚのサンプリング周波数を有し、そして２２５ＫＨｚのデータレートを有する。ＡＤ変換回路３の構成例は、例えば、特開昭６０−３３７３９号公報や特開昭６０−３１３１５号公報に開示されている。

ディジタルフィルタ４は、ＡＤ変換回路３と接続され、ＡＤ変換回路３により変換されたディジタル信号を入力し、主として妨害電波を除去する機能を有する。ディジタルフィルタ４のブロック図を図３に示す。図に示されるように、ディジタルフィルタ４はデシメータ部４１と狭帯域フィルタ部４２を備えている。デシメータ部４１は、ＡＤ変換回路３から出力されたディジタル信号に対してデシメーション処理を実行する。

デシメータ部４１によってデシメーション処理されたディジタル信号は、狭帯域フィルタ部４２に入力する。狭帯域フィルタ部４２は、フィルタリング処理を行い、具体的には標準電波の周波数４０ｋＨｚと６０ｋＨｚのそれぞれを中心周波数としてバンド幅４００〜８００Ｈｚの帯域の信号を通過させ、その範囲外の信号を除去する。好適な実施の形態における狭帯域フィルタ部４２は、ＩＩＲ（Infinite Impulse Response）型のディジタルフィルタである。狭帯域フィルタ部４２に対しては外部から係数を変更することにより、通過帯域を変更可能である。従って、当該半導体チップ２００を標準電波の周波数が異なる他の国に出荷する場合でも、この狭帯域フィルタ部４２に対して設定した係数を変更することにより、出荷先の国において送信される標準電波の周波数に合せることができる。

検波回路５は、ディジタルフィルタ４と接続され、ディジタルフィルタ４から出力されたディジタル信号を入力し、当該ディジタル信号の搬送波を検波して振幅変調成分を取り出し、検波信号として出力する機能を有する。この検波信号は、ＴＣＯＵＴ信号として他の回路ブロック８に対して出力されるとともに、ロジック回路６に対しても出力される。ロジック回路６は、当該検波信号に基づいて、ＡＧＣ回路２を制御する。

ロジック回路６は、チューニング回路１、ＡＧＣ回路２、ＡＤ変換回路３、ディジタルフィルタ４、検波回路５等の各ブロックを制御する。例えば、チューニング回路１に対して周波数切替えの信号を出力したり、各ブロックに対してパワーダウンの要求を出力したり、さらに、ＡＧＣ回路２に対してその制御のための信号を出力したりする。

本発明の実施の形態にかかる標準電波受信回路では、ディジタルフィルタ４を採用して
いるので、特にディジタルフィルタ４に対する外部部品は設けなくてもよい。

ディジタルフィルタ４に対しては、１０００ppm以下の絶対周波数誤差のクロック信号が必要であるが、本発明の標準電波受信回路を搭載するディジタル機器、特に携帯電話では、このようなクロック信号を持っている事が、元来必須であるため、ディジタルフィルタ４に対するクロック信号を新たに設ける必要はない。

尚、電波時計機能を組み込んだ場合には携帯電話の消費電流が増加する。特に、本発明にかかる信号処理方式では消費電流の点では不利であるが、電波時計は１日に１〜２回の動作で十分であるため、消費電流の増加は許容できる。

続いて、図４を用いて、本発明にかかる標準電波受信回路の処理について説明する。同図（ａ）は各回路構成に供給されるクロック信号、（ｂ）は各回路構成に対して供給されるパワー信号、（ｃ）はロジック回路に対して入力され、チューニング回路１を動作させるためのラン信号であり、ラン信号ハイ状態になるとチューニング動作を実行する。同図（ｄ）は受信回路の状態を示し、（ｅ）は参照電圧を示す。そして、（ｆ）は受信動作を開始させるための信号であり、このＲＸＡＣＴ信号をハイ状態にすると、ロジック回路６の制御によって、ＡＧＣ回路２、ＡＤ変換回路３及びディジタルフィルタ４及び検波回路５が動作を開始する。同図（ｇ）は受信データを示す。同図（ｈ）はロジック回路から出力され、標準電波のうち４０ｋＨｚの信号を受信するか、６０ｋＨｚの信号を受信するかを示す選択信号をチューニング回路１に対して供給する信号である。この例では、（ｈ）に示す信号がロー状態の場合に４０ｋＨｚの信号を受信し、ハイ状態の場合に６０ｋＨｚの信号を受信する。

具体的には、まず、（ｂ）に示すパワー信号がｔponにおいて各回路構成に対して供給される。（ｅ）に示す参照電圧が１．２Ｖ程度に高まると、チューニング動作を開始させるために（ｃ）に示すラン信号がハイ状態となる。チューニング期間ｔtunに、４０ｋＨｚの信号と６０ｋＨｚの信号をそれぞれ受信し、その受信強度を測定する。受信強度の測定の結果、強度が高い方の信号により受信を継続する。（ｆ）に示すＲＸＡＣＴ信号をハイ状態にすることにより、受信データを出力する。その後、ラン信号をロー状態にすると、受信回路はスタンバイ状態になる。

本発明にかかる標準電波受信回路を用いて電波時計を構成することができ、そして、いわゆるパームトップ等の携帯端末や携帯電話機に組み込むことができる。

本発明による標準電波受信回路の回路ブロック図である。本発明による標準電波受信回路のチューニング回路の回路図である。本発明による標準電波受信回路のデジタルフィルタの回路ブロック図である。本発明による標準電波受信回路の処理を示すタイミングチャートである。従来の標準電波受信回路の回路ブロック図である。

符号の説明

１チューニング回路
２ＡＧＣ回路
３ＡＤ変換回路
４ディジタルフィルタ
５検波回路
６ロジック回路
７バーアンテナ
８他の回路ブロック
４１デシメータ部
４２狭帯域フィルタ部
１００標準電波受信回路
２００半導体チップ

Claims

時刻情報を含む複数の周波数の標準電波信号を受信する標準電波受信回路であって、
アンテナを介して入力された前記標準電波信号を入力し、強度調整を行なうＡＧＣ回路と、
前記ＡＧＣ回路から出力された標準電波信号を入力し、ディジタル信号に変換するＡＤ変換回路と、
前記ＡＤ変換回路から出力されたディジタル信号を入力し、妨害電波を除去するディジタルフィルタと、
前記ディジタルフィルタから出力されたディジタル信号を入力し、検波処理する検波回路とを備えた標準電波受信回路。
さらに、前記アンテナを介して入力された標準電波信号に対する同調周波数を選択するチューニング回路を備え、当該チューニング回路の出力は、前記ＡＧＣ回路に入力されることを特徴とする請求項１記載の標準電波受信回路。
前記ＡＤ変換回路は、オーバーサンプリング型であることを特徴とする請求項１記載の標準電波受信回路。
前記ディジタルフィルタは、デシメーション処理を行うデシメータと、当該デシメータから出力された信号を入力し、外部から通過帯域が設定可能な狭帯域フィルタを備えたことを特徴とする請求項１記載の標準電波受信回路。
前記チューニング回路は、外部に設けられた複数の同調キャパシタを切り換えるスイッチを備えたことを特徴とする請求項１記載の標準電波受信回路。
前記チューニング回路は、外部に設けられたアンテナ及び同調キャパシタの誤差を補正するスイッチを備えたことを特徴とする請求項５記載の標準電波受信回路。