JP2013007587A - 電波時計用受信回路 - Google Patents
電波時計用受信回路 Download PDFInfo
- Publication number
- JP2013007587A JP2013007587A JP2011138862A JP2011138862A JP2013007587A JP 2013007587 A JP2013007587 A JP 2013007587A JP 2011138862 A JP2011138862 A JP 2011138862A JP 2011138862 A JP2011138862 A JP 2011138862A JP 2013007587 A JP2013007587 A JP 2013007587A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- radio
- gain
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 53
- 238000006243 chemical reaction Methods 0.000 claims abstract description 18
- 230000035945 sensitivity Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 12
- 230000000052 comparative effect Effects 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Abstract
【課題の解決手段】外付けしたアンテナ1により受信する時刻情報を含む長波標準電波から2値化した時刻情報を生成、出力する電波時計用受信回路であって、時刻情報を含む中間受信信号をデジタル信号に変換したうえ、絶対値検波回路6で絶対値検波するとともに、櫛形フィルタ7でスプリアスを除去し、スプリアスが除去されたデジタル信号をVGA3に帰還させる帰還ループには受信する長波標準電波のゲインを制御する信号を出力するAGC9とAGC出力信号をアナログ信号に変換するD/A変換回路10とを設ける一方、スプリアスが除去されたデジタル信号を2値化するスライスレベルの変更が可能な2値化回路11を設ける。
【選択図】図1
Description
第1に、検波回路はダイオードを使用した全波整流を行なうため、検波波形には大きなリップルが発生し、このリップルを除去するために外付け部品を使った時定数の大きなLPFが不可欠となり、IC化した際に全てをオンチップ化できないので、安価な受信回路を提供することができない。
第2に、検波波形に対してAGC処理を施す際に、AGC出力値の保持はコンデンサで行なうため、長時間一定の値を保持できない。また、コンデンサの機能に起因して、任意レベルのAGC出力を、受信回路IC単体で設定することができないし、待機時にAGCの出力レベルを長時間保持することもできない。加えて、AGC処理の時定数を可変にすることはコストアップにつながるため困難であり、このためAGC追従時間を可変にすることが困難である。またさらに、AGC処理に際しては、BPFの高いQにより検波波形が遅延するため、AGC安定性を満たすためにはAGC出力の追従の時定数を常に大きくしなければならないので、起動時にAGC出力を高速に収束させることが困難である。また、受信プロトコルによっては、AGC出力の収束が最適とならない事態も生じている。このような不都合は、図10に示す、AGC動作波形図から明らかである。
第3に、2値化の判定しきい値は、アナログ回路で作られその精度が求められるとともに、アナログ回路で作られるのでコストアップにつながる。また、検波波形の振幅が判定しきい値を下回ると、2値化信号が出力されない事態を生じる。
本発明は、このようなアナログ処理に起因する多くの問題をデジタル処理を行なうことで解決した電波時計用受信回路を提供することを目的とする。
Gain Amplifier:ゲイン可変アンプ)53、バンドパスフィルタの前後にバッファを備えたフィルタ回路54、A/D変換回路55、検波手段を構成する二乗演算回路56と平方演算回路57、LPF58、2値化回路59、AGC60、D/A変換回路61を備えるものである。図示しないが、D/A変換回路61の出力はLPF(ローパスフィルタ)を通して前記VGA53に入力される。
図1に示すように、電波時計用受信回路は、外付けしたアンテナ1と、このアンテナ1の同調容量値を受信する電波信号の周波数に同調させる同調部たる可変容量素子2と、前記アンテナ1で受信した電波信号を増幅するVGA(可変ゲインアンプ)3と、このVGA3の増幅信号から受信する長波標準波の周波数のみを取得するフィルタ回路4と、このフィルタ回路4を通過した中間受信信号をデジタル化するA/D変換回路5と、デジタル化した前記中間受信信号を絶対値検波する絶対値検波回路6と、絶対値検波回路6による検波で発生したスプリアスを除去する櫛形フィルタ7と、この櫛形フィルタ7の出力信号をより平滑化するLPF8と、このLPF8から入力した信号に基づいて前記VGA3で受信信号を増幅する際のゲインを制御する信号を出力するAGC9と、このAGC9の出力をアナログ信号に変換して前記VGA3に入力するD/A変換回路10と、前記LPF8の出力を2値化処理して時刻情報として出力する2値化回路11とから構成される。図示しないが、D/A変換回路10の出力は、LPF(ローパスフィルタ)を通して前記VGA3に入力される。
2 可変容量素子
3 VGA
4 フィルタ回路
5 A/D変換回路
6 絶対値検波回路
7 櫛形フィルタ
8 LPF
9 AGC
10 D/A変換回路
11 2値化回路
Claims (7)
- 外付けしたアンテナにより受信する時刻情報を含む長波標準電波から2値化した時刻情報を生成、出力する電波時計用受信回路であって、受信する長波標準電波の周波数に前記アンテナの同調容量値を設定する同調部と、この同調部の設定によって受信した信号に基づいて前記時刻情報を含む中間受信信号を取得するフィルタ回路と、前記中間受信信号をデジタル信号に変換するA/D変換回路と、変換されたデジタル信号を絶対値検波する絶対値検波回路と、絶対値検波されたデジタル信号のスプリアスを除去する櫛形フィルタと、この櫛形フィルタでスプリアスが除去されたデジタル信号を2値化するスライスレベルの変更が可能な2値化回路とを備えることを特徴とする電波時計用受信回路。
- 前記2値化回路は、スライスレベルを求めるための検波波形のピークレベル及びボトムレベルをともに検波波形に追従するよう構成したことを特徴とする請求項1記載の電波時計用受信回路。
- 前記2値化回路は、ヒステリシスをもったスライスレベルを設定するよう構成したことを特徴とする請求項2記載の電波時計用受信回路。
- 前記2値化回路は、デジタル回路により構成されたデューティ調整機構を有することを特徴とする請求項2または3記載の電波時計用受信回路。
- 前記櫛形フィルタによってスプリアスが除去されたデジタル信号に基づいて、前記受信した長波標準波の信号を増幅する可変ゲインアンプと、そのゲインを制御する信号を生成するゲイン調整機構を有することを特徴とする請求項1記載の電波時計用受信回路。
- 前記ゲイン調整機構は、特定のゲイン制御信号の設定値を保持するゲイン制御信号保持部を有し、待機状態から復帰時または外部信号による制御時に、保持された前記ゲイン制御信号の設定値により前記可変ゲインアンプのゲインを制御することを特徴とする請求項5記載の電波時計用受信回路。
- 前記櫛形フィルタの出力するデジタル信号は、LPFを通して2値化回路に入力されることを特徴とする請求項1記載の電波時計用受信回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011138862A JP5677679B2 (ja) | 2011-06-22 | 2011-06-22 | 電波時計用受信回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011138862A JP5677679B2 (ja) | 2011-06-22 | 2011-06-22 | 電波時計用受信回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013007587A true JP2013007587A (ja) | 2013-01-10 |
JP5677679B2 JP5677679B2 (ja) | 2015-02-25 |
Family
ID=47675067
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011138862A Active JP5677679B2 (ja) | 2011-06-22 | 2011-06-22 | 電波時計用受信回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5677679B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10256994A (ja) * | 1997-03-14 | 1998-09-25 | Kyushu Denki Seizo Kk | 信号受信装置 |
JP2005300183A (ja) * | 2004-04-06 | 2005-10-27 | Nec Electronics Corp | 標準電波受信回路 |
JP2007292613A (ja) * | 2006-04-25 | 2007-11-08 | Sanyo Electric Co Ltd | 標準電波の受信回路 |
-
2011
- 2011-06-22 JP JP2011138862A patent/JP5677679B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10256994A (ja) * | 1997-03-14 | 1998-09-25 | Kyushu Denki Seizo Kk | 信号受信装置 |
JP2005300183A (ja) * | 2004-04-06 | 2005-10-27 | Nec Electronics Corp | 標準電波受信回路 |
JP2007292613A (ja) * | 2006-04-25 | 2007-11-08 | Sanyo Electric Co Ltd | 標準電波の受信回路 |
Also Published As
Publication number | Publication date |
---|---|
JP5677679B2 (ja) | 2015-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9083567B2 (en) | Automatic gain control techniques for detecting RF saturation | |
US10873486B1 (en) | Receiver circuits with blocker attenuating RF filter | |
JP2006287726A (ja) | 直交検波方法及び装置並びに電波時計 | |
US20210234736A1 (en) | Receiver circuits with blocker attenuating mixer | |
US9800277B2 (en) | Interference detection and mitigation in radio frequency receivers | |
US9148184B2 (en) | Power detection circuit and power detection method | |
US8055225B2 (en) | FM receiver | |
JP5354293B2 (ja) | 位相同期装置および位相同期方法 | |
JP2007089053A (ja) | 無線受信装置及び無線受信方法 | |
US20050143109A1 (en) | Noise eliminating apparatus and receiver | |
JP5677679B2 (ja) | 電波時計用受信回路 | |
US20120142297A1 (en) | Receiver | |
US7289581B2 (en) | Receiving apparatus | |
JP2007292613A (ja) | 標準電波の受信回路 | |
JP2000013262A (ja) | ディジタル無線受信装置 | |
JP4775813B2 (ja) | 受信ic | |
JP5405626B2 (ja) | 受信装置および無線通信装置 | |
JP6016687B2 (ja) | クロック信号生成回路及びこれを用いた復調回路、電波修正時計 | |
JP5929242B2 (ja) | 受信回路及び電波修正時計 | |
KR101045536B1 (ko) | 광대역 rf 수신기의 rssi 장치 | |
JP2005150806A (ja) | 電波受信装置、検波回路、電波時計及び中継器 | |
JP2011024145A (ja) | 電波受信装置および電波時計 | |
JP6123216B2 (ja) | 電波修正時計 | |
US20090124228A1 (en) | Intermodulation disturbance detecting unit | |
JP2010288136A (ja) | 受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141210 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141229 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5677679 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |