JP5405626B2 - 受信装置および無線通信装置 - Google Patents

Description

本発明は、ＡＳＫ（Amplitude Shift Keying）変調の一種であるＯＯＫ（On/Off Keying）変調方式による無線通信の受信装置、特に、消費電力を効果的に低減して適正に復調を行うことのできる受信装置およびその受信装置を備える無線通信装置に関するものである。

無線通信機能を持った無線センサノードを多数配置し、これらの無線センサノードの間でネットワークを構成することにより情報を収集する無線ネットワークを、無線センサネットワークと呼ぶ。超多数個の無線センサノードが屋内や屋外に分散して配置されることにより、環境モニタリング、自動検針、構造物モニタリング、ホームセキュリティなどにおいて、安心、安全かつ快適な人間生活に貢献することが期待されている。

無線センサネットワークは、超多数個の無線センサノードで構成されるため、無線センサネットワークの本体コストやランニングコストの低減を図ることが要求される。この要求を満たすには、無線センサノードそのものが低コストであることや、電池交換などのメンテナンスが低頻度であることが必要となる。メンテナンスの低頻度化を図るには、無線センサノード自体の消費電力を低減することが必須となる。

この様な無線センサネットーワーク向けの、デジタル変調方式の一つとして、ＯＯＫ変調方式がある。図２１は、ＯＯＫ変調方式によるデータの伝送方法を示す図である。

図２１で示す様に、ＯＯＫ変調方式は、電波の有無で、“０”，“１”によって表される１ビットのデータを伝送する、最も基本的なデジタル無線変調方式である。ＯＯＫ変調方式は、このような特徴により、デジタル変調方式の中では、周波数帯域幅当たりで伝送可能なデータ量が最も少ないという短所を持つが、雑音やフェージング等に対する耐性が最も高いという長所を持つ変調方式である。また、ＯＯＫ変調方式は、電波の有無だけで通信を行うことから、振幅や位相の絶対値の検出を必要としないので、送受信システムが簡素になり、低消費電力化に適しているという利点を有する。

無線センサノードにおける電力は、大部分が無線デバイスを駆動させるために消費されている。したがって、無線デバイスの消費電力を低減することは重要な課題である。

例えば、特許文献１には、消費電力を削減する手法が開示されている。図２２は、特許文献１に開示された無線受信機のフロントエンド回路の構成を示すブロック図である。

図２２に示す様に、このフロントエンド回路において、受信（ＲＦ）信号が、低雑音増幅回路（LNA : Low Noise Amplifier）１０１にて増幅され、ミキサ回路１０２にて中間周波数（ＩＦ）信号に変換される。この中間周波数信号は、低域通過フィルタ（ＬＰＦ）１０３で低周波数成分のみが通過し、さらに、サンプリング回路１０４にてサンプリングされて、後段の信号処理回路１０５に出力される。

上記のフロントエンド回路では、上記の各回路１０１〜１０５と電源１０６との接続が、各電源スイッチ１０７によってＯＮ・ＯＦＦされる。また、サンプリング回路１０４のサンプリング周波数は、無線システムにおける全てのチャネル帯域を合わせた無線システム帯域の２倍以上である。また、スイッチ制御回路１０８は、上記のサンプリング周波数に同期して各電源スイッチ１０７をＯＮし、それぞれに対応する回路１０１〜１０５を間欠動作させる。さらに、サンプリング回路１０４のサンプリングタイミングは、低雑音増幅回路１０１およびミキサ回路１０２の立ち上がり遅延時間に応じて決定される。

上記の様に構成されるフロントエンド回路によれば、ミキサ回路１０２から出力される中間周波数信号をサンプリング回路１０３でサンプリングすることにより、低雑音増幅回路１０１およびミキサ回路１０２の消費電力を低減することができる。また、サンプリング周波数の低減によって、サンプリング回路１０４および後段の信号処理回路１０５の消費電力を低減することもできる。

また、特許文献２には、間欠動作させることで信号増幅と１／ｆノイズの抑止とを同時に可能とし、かつ間欠動作によるスプリアス信号の発生を大幅に低減することができる間欠ミキサ回路が開示されている。この間欠ミキサ回路でも、間欠動作することにより、低消費電力化を実現することができる。

また、非特許文献１，２には、キャリア周波数の４倍の周波数でサンプリングを行うサンプリング・ミキサを導入することで、高周波信号を増幅するＬＮＡを省略することが開示されている。図２３は、非特許文献１に開示されているダイレクトコンバージョン受信機の構成を示す回路図である。図２４は、当該ダイレクトコンバージョン受信機におけるサンプリング動作を示す図である。

図２３に示す様に、この受信機では、シングルエンド信号が、バランＢＬＮによって差動信号に変換され、クロックドライバＣＤＲＶにて、直交するＩ＋信号、Ｉ−信号、Ｑ＋信号およびＱ−信号が生成される。クロックドライバＣＤＲＶでは、差動信号が、スイッチＳＷとキャパシタＣとによって構成されるサンプリング・ミキサでサンプリングおよびミキシングされた後、負帰還アンプＮＦＡで増幅されて出力される。また、スイッチＳＷをＯＮ・ＯＦＦするための制御信号は、タイミング生成回路ＧＥＮによって、キャリア周波数と同じ周波数のローカル信号ＬＯ＋，ＬＯ−から、位相間隔がキャリアの９０°位相差に対応する４相クロックとして得られる。この４相クロックに基づいて、スイッチＳＷおよびキャパシタＣにより、各位相でサンプリングが行われる。

このサンプリングは、回路全体としては、図２４に示す様に、信号のサンプリング周波数がキャリア周波数の４倍となることから、４倍オーバーサンプリングに相当する。この様に、図２３の受信機では、オーバーサンプリングの効果とクロックの矩形波の効果とを利用することで、サンプリング・ミキサのＮＦ（Noise Figure：雑音指数）の低減を実現している。これにより、初段に高周波信号を増幅する低雑音増幅回路であるＬＮＡが不要になるので、消費電力を低減することができる。これは、非特許文献２に開示されたサンプリング・ミキサにおいても同様である。

特開２００９−２３２１９８号公報（２００９年１０月８日公開） 特開２０１０−２２００３４号公報（２０１０年９月３０日公開） M.Soer et al., "A 0.2-to-2.0GHz 65nm CMOS Receiver Without LNA Achieving >11dBm IIP3 and <6.5 dB NF, Digest of Technical Papers IEEE International Solid-State Circuits Conference (2009)pp.222-223 M. Soer et al., "Unified Frequency-Domain Analysis of Switched-Series-RC Passive Mixers and Samplers", IEEE Transaction on Circuits And Systems-I:57(2010)pp.2618-2631

図２５（ａ）および（ｂ）は、図２２に示すフロントエンド回路におけるサンプリング動作を示す図である。

図２２に示すフロントエンド回路では、ＲＦ信号がミキサ回路１０２にてＩＦ信号に変換された後に、サンプリング回路１０４によって帯域幅の２倍以上程度の周波数でサンプリングされる。この様に、サンプリング点以外では情報を抽出していないので、ＬＮＡ１０１やミキサ回路１０２を間欠動作させることで、消費電力の低減を図っている。

このサンプリングは、キャリア周波数よりも低い周波数によるアンダーサンプリングに相当する。このため、図２５（ａ）に示すサンプリングの場合には、ＩＦ信号における振幅の頂点のタイミングでサンプリングが行われるので、“１”または“０”の有意な値が出力される。これに対し、図２５（ｂ）に示すサンプリングの場合には、ＩＦ信号における振幅の中点のタイミングでサンプリングが行われるので、有意な値が出力されないという問題がある。

非特許文献１，２に開示されたサンプリング・ミキサでは、図２４に示す様にキャリア周波数の４倍の周波数でオーバーサンプリングすることで、このようなサンプリング位相に依存する問題を克服している。つまり、キャリアの１周期当たりに４点でサンプリングすることにより、図２５（ｂ）に示す様な問題は生じない。しかも、雑音の折り返し効果を抑制することでＮＦが改善された結果としてＬＮＡが省かれるので、消費電力の低減を図ることが可能となる。

しかし、上記の様なサンプリング・ミキサでは、キャリア周波数の４倍の周波数でサンプリングするので消費電力が大きいという課題がある。

本発明は、上記問題点に鑑みてなされたものであり、その目的は、サンプリング・ミキサのサンプリングにおいて有意な値を適正に出力しながら、受信装置の消費電力を低減することにある。

本発明の受信装置は、デジタル信号で変調されたキャリアを入力信号とする受信装置において、前記入力信号をサンプリングするサンプリング手段と、前記サンプリング手段でサンプリングされた入力信号を電圧として保持する保持手段と、前記保持手段に保持された電圧を増幅するアンプと、前記アンプの出力電圧と参照電圧と比較するコンパレータとを備え、前記サンプリング手段が、受信可能な最低信号強度である最低受信感度で受信したときの前記入力信号の実効値をＡｃ、温度および帯域幅で決まる熱雑音の二乗平均平方根の振幅をＡｎとすると、Ａｎ／Ａｃ＜ｓｉｎθの関係を満たす位相差θを確保するサンプリング点の対を少なくとも１つ有する２点以上で、１シンボルに１回以上、間欠的にサンプリングすることを特徴としている。

上記の構成では、サンプリング手段が上記の様にサンプリングするので、従来の様に、キャリア周波数の４倍のタイミングによるサンプリングと比べて、サンプリング周波数を低下させることができる。これにより、消費電力を大幅に削減することができる。

また、サンプリングの位相差θが上記の様に確保される。式（１）を満たさない場合には、複数のサンプリング点の取り得る全てについて、サンプリング点の対で得られる電圧間のレベル差は、雑音に埋もれてしまう範囲にあることになる。したがって、雑音と有意な信号とを判別できなくなる。逆に、複数のサンプリング点において、式（１）を満たす位相差のサンプリング点の対が存在する場合には、雑音に埋もれない、雑音よりも大きな電圧を観測するレベル差を得ることができるサンプリング点の対が存在することになる。したがって、有意な値を適正に復調することができなくなるという不都合を回避することができる。

前記復調装置において、前記サンプリング手段は、１シンボルに１回の頻度で前記入力信号をサンプリングすることが好ましい。

上記の構成では、サンプリングが１シンボル当たりに１回行われるので、消費電力を最小にすることができる。

前記受信装置において、前記保持手段に保持された電圧に所定の帯域外の周波数成分を減衰させるフィルタ処理を施して前記アンプに出力するフィルタを備えていることが好ましい。

上記の構成では、フィルタが所定の帯域以外の周波数成分を減衰させる。これにより、サンプリングの折り返し効果により所望信号に付加される雑音電力を低減することができる。したがって、消費電力を大幅に増加させることなく、最低受信感度を改善することが可能となる。

前記受信装置において、前記フィルタは、保持手段に保持された電圧に所定の係数を乗じて加算する加算器であることが好ましい。

上記の構成では、フィルタが所定の帯域以外の周波数成分を減衰させる。これにより、サンプリングの折り返し効果により所望信号に付加される雑音電力を低減することができる。したがって、消費電力を大幅に増加させることなく、最低受信感度を改善することが可能となる。

前記受信装置において、前記サンプリング手段は、前記サンプリング点の数以下の数で設けられ、互いに並列に設けられていることが好ましい。

上記の構成では、複数のサンプリング手段が並列に設けられる。これにより、各サンプリング手段をスイッチで構成する場合、当該スイッチのＯＮ・ＯＦＦを制御するクロックの周波数を低減することが可能となる。また、８点でサンプリングする場合、４個のサンプリング手段を並列に配置して、各サンプリング手段が１シンボルに２回サンプリングするようにすれば、クロックの周波数をより一層低減することができる。したがって、受信装置の消費電力を低減することができる。

前記受信装置は、基準となる単一のクロックを遅延させることにより複数の位相の異なるクロックを生成し、かつ、これらクロックをサンプリングタイミングを規定するためのクロックとして前記サンプリング手段に供給する機能を持つクロック生成手段を備えていることが好ましい。

上記の構成では、クロック生成手段によってクロックを生成することで、１つの基準となる単一のクロック（低周波数クロック）のみを入力することで、複数の位相でサンプリングを行うためのクロックを得ることが可能となる。したがって、受信装置の消費電力を低減することができる。

前記受信装置において、前記入力信号が差動信号であり、前記サンプリング手段および前記保持手段が各差動信号について設けられていることが好ましい。

上記の構成では、入力信号を差動信号にすることで、前述の各受信装置によって得られる効果を維持しながら、コモンモード雑音に対する耐性を改善することができる。

前記受信装置において、前記サンプリング手段がスイッチであり、前記保持手段がキャパシタであることが好ましい。

上記の構成では、簡素な回路によって、サンプリング手段および保持手段を構成することができる。

本発明の無線通信装置は、前記のいずれかの受信装置と、送信装置とを備えていることを特徴としている。

上記の構成では、受信電力を大幅に低減し、かつ復調誤りのない無線通信装置を提供することができる。

本発明に係る復調装置は、上記の様に構成されることにより、有意な値を適正に出力しながら、受信装置の消費電力を低減することができる。したがって、受信電力が低減された信頼性の高い受信装置を提供することができるという効果を奏する。

本発明の実施形態１に係る受信装置の構成を示す回路図である。 上記受信装置におけるサンプリング・ミキサの構成を示す回路図である。 （ａ）および（ｂ）は上記サンプリング・ミキサによる信号のサンプリングのタイミングを示す図である。 （ａ）〜（ｃ）は上記サンプリング・ミキサにおけるスイッチを構成するＭＯＳトランジスタを示す図であり、（ｄ）は当該ＭＯＳトランジスタの動作特性を示す図である。 上記受信装置における絶対値コンパレータの構成を示す回路図である。 上記絶対値コンパレータの詳細な構成を示す回路図である。 （ａ）は上記受信装置におけるクロック生成回路に設けられる遅延回路の構成を示す回路図であり、（ｂ）は当該遅延回路の動作を示すタイミングチャートである。 （ａ）は上記受信装置におけるクロック生成回路に設けられる他の遅延回路の構成を示す回路であり、（ｂ）は当該遅延回路の動作を示すタイミングチャートである。 上記受信装置の動作を示すタイミングチャートである。 本発明の実施形態２に係る受信装置の構成を示す回路図である。 図１０に示す受信装置におけるサンプリング・ミキサによる信号のサンプリングのタイミングを示す図である。 （ａ）および（ｂ）は図１０に示す受信装置におけるサンプリング・ミキサによる信号のサンプリングのタイミングの詳細を示す図である。 （ａ）および（ｂ）は本発明の実施形態３に係るサンプリング・ミキサの構成を示す回路図である。 実施形態３に係るサンプリング・ミキサの他の構成を示す回路図である。 （ａ）はサンプリング・クロックの位相差が正確な場合のサンプリングを示す図であり、（ｂ）はサンプリング・クロックの位相差が正確でない場合のサンプリングを示す図であり、（ｃ）はサンプリング・クロックの間隔を変化させたときのサンプリング値の差を示す図である。 本発明の実施形態４に係る受信装置の構成を示す回路図である。 図１６に示す受信装置における差動絶対値コンパレータの詳細な構成を示す回路図である。 本発明の実施形態４に係る受信装置の他の構成を示す回路図である。 本発明の実施形態４に係る受信装置のさらに他の構成を示す回路図である。 本発明の実施形態５に係る無線通信装置の構成を示すブロック図である。 ＯＯＫ変調方式によるデータの伝送方法を示す図である。 特許文献１に開示された無線受信機のフロントエンド回路の構成を示すブロック図である。 非特許文献１に開示されているダイレクトコンバージョン受信機の構成を示す回路図である。 上記ダイレクトコンバージョン受信機におけるサンプリング動作を示す図である。 （ａ）および（ｂ）は図２２に示すフロントエンド回路におけるサンプリング動作を示す図である。

［実施形態１］
本発明に係る実施形態１について、図１〜図９を参照して以下に説明する。

〔受信装置の構成〕
図１は、実施形態１に係る受信装置１１の構成を示す回路図である。

図１に示す様に、本実施形態に係る受信装置１１は、アンテナＡＮＴと、バンドパスフィルタＢＰＦと、復調装置ＤＥＭＯＤ１とを備えている。

バンドパスフィルタＢＰＦは、アンテナＡＮＴで受信されたＲＦ信号を所望の周波数帯域に制限する。

〈復調装置の構成〉
復調装置ＤＥＭＯＤ１は、バンドパスフィルタＢＰＦで周波数帯域が制限された受信信号（キャリア）に復調処理を施す。この復調装置ＤＥＭＯＤ１は、復調処理を行うために、サンプリング・ミキサＭＩＸ１、アンプＡＭＰ１，ＡＭＰ２、絶対値コンパレータＣＭＰ１，ＣＭＰ２および論理和回路ＯＲを有している。

《サンプリング・ミキサ》
図２は、受信装置１１におけるサンプリング・ミキサＭＩＸ１の構成を示す回路図である。図３（ａ）および（ｂ）は、サンプリング・ミキサＭＩＸ１による信号のサンプリングのタイミングを示す図である。図４（ａ）〜（ｃ）は、サンプリング・ミキサＭＩＸ１におけるスイッチＳＷ１，ＳＷ２を構成するＭＯＳトランジスタを示す図であり、図４（ｄ）は各ＭＯＳトランジスタの動作特性を示す図である。

サンプリング・ミキサＭＩＸ１は、入力される受信信号をＩＦ（中間周波数）信号に変換する回路である。このサンプリング・ミキサＭＩＸ１は、例えば、図２に示す様に、スイッチＳＷ１，ＳＷ２と、キャパシタＣ１，Ｃ２とを有している。

スイッチＳＷ１，ＳＷ２（サンプリング手段）は、単一の入力端子と、この入力端子から分岐した２つの信号経路における２つの出力端子との間にそれぞれ設けられている。キャパシタＣ１，Ｃ２（保持手段）は、それぞれ一端がスイッチＳＷ１，ＳＷ２の出力端子に接続され、他端が接地されている。

スイッチＳＷ１のＯＮ・ＯＦＦは、サンプリング・クロックΦ０に基づいて制御される。スイッチＳＷ１は、サンプリング・クロックΦ０が“１”であるときにＯＮする。したがって、スイッチＳＷ１は、サンプリング・クロックΦ０の立下りタイミングで、ＯＮからＯＦＦに切り替わる。これにより、その直前でのスイッチＳＷ１の出力電圧が、キャパシタＣ１に残存する。

一方、スイッチＳＷ２のＯＮ・ＯＦＦは、サンプリング・クロックΦ９０に基づいて制御される。スイッチＳＷ２は、サンプリング・クロックΦ９０が“１”であるときにＯＮする。したがって、スイッチＳＷ２は、サンプリング・クロックΦ９０の立下りタイミングで、ＯＮからＯＦＦに切り替わる。これにより、その直前でのスイッチＳＷ２の出力電圧が、キャパシタＣ２に残存する。

サンプリング・クロックΦ０，Φ９０は、それぞれ後述するクロック生成回路ＣＧＥＮ１で生成される。サンプリング・クロックΦ０は０°の位相を有し、サンプリング・クロックΦ９０は９０°の位相を有している。これにより、スイッチＳＷ１，ＳＷ２は、９０°の位相差でＯＮ・ＯＦＦ動作する。

この様なスイッチＳＷ１，ＳＷ２のＯＮ・ＯＦＦ制御により、図３（ａ）および（ｂ）に示す様に、０°と９０°との位相でＩＦ信号をサンプリングすることができる。図３（ａ）に示す場合、サンプリング・ミキサＭＩＸ１は、入力信号を、サンプリング・クロックΦ０，Φ９０の立下りタイミングで、１シンボルに１回ずつ、間欠サンプリングする。図３（ｂ）に示す場合、サンプリング・ミキサＭＩＸ１は、入力信号を、サンプリング・クロックΦ０，Φ９０の立下りタイミングで、１シンボルに２回ずつ、間欠サンプリングする。

スイッチＳＷ１，ＳＷ２は、図４（ａ）〜（ｃ）に示す様に、ＭＯＳトランジスタで構成される。図４（ａ）に示すＭＯＳトランジスタはＮチャネル・ＭＯＳトランジスタであり、図４（ｂ）に示すＭＯＳトランジスタはＰチャネル・ＭＯＳトランジスタである。図４（ｃ）に示すＭＯＳトランジスタは、Ｎチャネル・ＭＯＳトランジスタおよびＰチャネル・ＭＯＳトランジスタが並列に接続された、いわゆる転送ゲートである。

図４（ａ）に示すＮチャネル・ＭＯＳトランジスタは、ゲートに与えられるクロックＣＬＫ（サンプリング・クロックΦ０，Φ９０）に基づいてＯＮ・ＯＦＦする。図４（ｂ）に示すＰチャネル・ＭＯＳトランジスタは、ゲートに与えられる反転クロックＣＬＫｉに基づいてＯＮ・ＯＦＦする。反転クロックＣＬＫｉは、クロックＣＬＫがインバータによって反転されることで得られるクロックである。図４（ｃ）に示す転送ゲートは、Ｎチャネル・ＭＯＳトランジスタが、ゲートに与えられるクロックＣＬＫに基づいてＯＮ・ＯＦＦし、Ｐチャネル・ＭＯＳトランジスタがゲートに与えられる反転クロックＣＬＫｉに基づいてＯＮ・ＯＦＦする。

図４（ｄ）に示す様に、ＭＯＳトランジスタをスイッチＳＷ１，ＳＷ２に用いる場合、それぞれのＯＮ抵抗を利用する。Ｎチャネル・ＭＯＳトランジスタは、ＯＮ抵抗Ｒon(N)を有し、低電圧側ではＯＮ抵抗が低くなってＯＮするが、高電圧側ではＯＮ抵抗が高くなるために殆どＯＦＦに近い状態となる。Ｐチャネル・ＭＯＳトランジスタは、Ｎチャネル・ＭＯＳトランジスタと逆の特性となるＯＮ抵抗Ｒon(P)を有する。転送ゲートでは、Ｎチャネル・ＭＯＳトランジスタおよびＰチャネル・ＭＯＳトランジスタのトータルのＯＮ抵抗Ｒon(eq)を有し、ＯＮ抵抗Ｒon(eq)は全電圧範囲で比較的低い値となる。

一般に、アンテナＡＮＴで受信したＲＦ信号は、特別な処理をしなければ、０Ｖ中心の微小振幅の信号である。したがって、この場合には、スイッチＳＷ１，ＳＷ２を図４（ａ）に示すＮチャネル・ＭＯＳトランジスタで構成することが望ましい。しかし、サンプリング・ミキサＭＩＸ１の入力段でバイアス電圧が印加されている場合には、スイッチＳＷ１，ＳＷ２を、そのバイアス電圧に応じて、図４（ｂ）に示すＰチャネル・ＭＯＳトランジスタまたは図４（ｃ）に示す転送ゲートで構成しても構わない。

《アンプ》
アンプＡＭＰ１は、サンプリング・ミキサＭＩＸ１の一方の出力電圧（０°位相）を増幅する増幅器である。アンプＡＭＰ１の出力電圧は、絶対値コンパレータＣＭＰ１に入力される。

アンプアンプＡＭＰ２は、サンプリング・ミキサＭＩＸ１の出力電圧（９０°位相）を増幅する増幅器である。アンプＡＭＰ２の出力電圧は、絶対値コンパレータＣＭＰ２に入力される。

《絶対値コンパレータ》
図５は、絶対値コンパレータＣＭＰ１，ＣＭＰ２の構成を示す回路図である。図６は、絶対値コンパレータＣＭＰ１，ＣＭＰ２の詳細な構成を示す回路図である。

絶対値コンパレータＣＭＰ１，ＣＭＰ２（コンパレータ）は、それぞれアンプＡＭＰ１，ＡＭＰ２から出力される電圧の絶対値が参照電圧Ｖrefよりも大きいか否かを検出する。具体的には、絶対値コンパレータＣＭＰ１，ＣＭＰ２は、それぞれ、図５に示す様に、コンパレータＣＭＰ＋，ＣＭＰ−および論理和回路ＯＲoutから構成されている。コンパレータＣＭＰ＋，ＣＭＰ−は、電圧の大小関係を検出する通常のコンパレータであり、並列に接続されている。論理和回路ＯＲoutは、コンパレータＣＭＰ＋，ＣＭＰ−のそれぞれの出力信号Ｖout＋，Ｖout−の論理和を出力する。

コンパレータＣＭＰ＋は、入力電圧Ｖinが、正の参照電圧Ｖref＋よりも大きいことを検出する。コンパレータＣＭＰ−は、入力電圧Ｖinが、負の参照電圧Ｖref−よりも小さいことを検出する。論理和回路ＯＲoutから出力される値が入力電圧Ｖinの絶対値と、参照電圧Ｖref＋，Ｖref−の絶対値Ｖrefとの比較結果に相当する。

例えば、絶対値コンパレータＣＭＰ１，ＣＭＰ２は、詳細には図６に示す様に構成される。

図６に示す様に、絶対値コンパレータＣＭＰ１，ＣＭＰ２は、高電位側の電圧ＶＤＤが印加される定電流源ＣＳと、トランジスタＴ１〜Ｔ６とを有している。トランジスタＴ１，Ｔ２は、Ｐチャネル・ＭＯＳトランジスタであり、トランジスタＴ３〜Ｔ６は、Ｎチャネル・ＭＯＳトランジスタである。トランジスタＴ１，Ｔ２は、差動構成となっており、定電流源ＣＳを流れる電流をそれぞれトランジスタＴ３，Ｔ４を介して定電位側の電源ライン（電圧ＶＳＳ）に流す。トランジスタＴ１，Ｔ２のゲートには、それぞれ入力電圧Ｖin＋，Ｖin−が入力される。図５に示す様に、入力電圧Ｖin−は上記の入力電圧Ｖinに相当し、入力電圧Ｖin＋は上記の参照電圧Ｖref＋，Ｖref−に相当する。

また、トランジスタＴ１，Ｔ２のドレインは、それぞれ出力信号Ｖout＋，Ｖout−を出力する。図５に示す様に、出力電圧Ｖout＋は、上記のコンパレータＣＭＰ＋の出力信号であり、出力電圧Ｖout−は、上記のコンパレータＣＭＰ−の出力信号である。

さらに、トランジスタＴ５は、トランジスタＴ３と並列に接続され、ゲートにクロックＣＬＫが入力される。また、トランジスタＴ６は、トランジスタＴ４と並列に接続され、ゲートにクロックＣＬＫが入力される。

図６の様に構成される絶対値コンパレータＣＭＰ１，ＣＭＰ２は、クロックＣＬＫが、“Ｈｉｇｈ”から“Ｌｏｗ”に変化した瞬間の２つの入力電圧Ｖin＋，Ｖin−の大小関係を比較する。例えば、Ｖin＋＞Ｖin−である場合、クロックＣＬＫが“Ｈｉｇｈ”から“Ｌｏｗ”に変化するときに比較が行われる結果、入力電圧Ｖin＋が“Ｌｏｗ”であると判定され、入力電圧Ｖin−が“Ｈｉｇｈ”であると判定される。逆に、Ｖin＋＜Ｖin−である場合、クロックＣＬＫが“Ｈｉｇｈ”から“Ｌｏｗ”に変化するときに比較が行われる結果、入力電圧Ｖin＋が“Ｈｉｇｈ”であると判定され、入力電圧Ｖin−が“Ｌｏｗ”であると判定される。

これにより、常に、入力電圧Ｖin＋を監視していると、入力電圧Ｖin＋が“Ｈｉｇｈ”であるとき、Ｖin＋＜Ｖin−が判定され、入力電圧Ｖin−が“Ｌｏｗ”であるとき、Ｖin＋＞Ｖin−が判定される。したがって、出力電圧Ｖout＋，Ｖout−が“Ｈｉｇｈ”になれば、Ｖin＞Ｖref＋またはＶin＜Ｖref−を満たすことになる。

なお、上記の入力電圧Ｖin＋，Ｖin−の大小関係を比較することができれば、絶対値コンパレータＣＭＰ１，ＣＭＰ２の回路構成は、図６に示す構成に限定されない。

ところで、復調装置ＤＥＭＯＤ１においては、絶対値コンパレータＣＭＰ１，ＣＭＰ２への入力段で平均処理が行われる。基本的に、雑音はアナログ信号であるので、絶対値コンパレータＣＭＰ１，ＣＭＰ２への入力信号の様なアナログ信号の段階で平均を行うと、雑音の影響を低減することができる。しかし、絶対値コンパレータＣＭＰ１，ＣＭＰ２で比較判定を行うことにより、入力信号をデジタル信号に変換した後で平均処理を行うと、雑音を低減できないことがある。

《論理和回路》
論理和回路ＯＲは、絶対値コンパレータＣＭＰ１，ＣＭＰ２からの出力信号の論理和を出力する回路である。この論理和回路ＯＲから出力される信号が、復調装置ＤＥＭＯＤ1の復調データとなる。

《クロック生成回路》
図７（ａ）は、クロック生成回路ＣＧＥＮ１に設けられる遅延回路ＤＬＹ１の構成を示す回路であり、図７（ｂ）は当該遅延回路ＤＬＹ１の動作を示すタイミングチャートである。図８（ａ）は、クロック生成回路ＣＧＥＮ２に設けられる他の遅延回路ＤＬＹ２の構成を示す回路であり、図８（ｂ）は当該遅延回路ＤＬＹ２の動作を示すタイミングチャートである。

クロック生成回路ＣＧＥＮ１（クロック生成手段）は、サンプリング・ミキサＭＩＸ１に供給する前述のサンプリング・クロックΦ０，Φ９０を生成する回路であり、水晶発振回路等の基本発振回路を有している。具体的には、クロック生成回路ＣＧＥＮ１は、基本発振回路が生成したクロックを、周波数逓倍器もしくはＰＬＬ（Phase Locked Loop）で周波数を上げたり、分周器で周波数を下げたりすることで、所望の周波数のクロックを生成する。例えば、図３（ａ）に示すタイミングでサンプリングする場合、クロック周波数は、シンボル・レートと同じ値となる。

クロック生成回路ＣＧＥＮ１は、上記の様にして、基本となるサンプリング・クロックΦ０を生成するが、このサンプリング・クロックΦ０を遅延させてサンプリング・クロックΦ９０を生成する。このため、クロック生成回路ＣＧＥＮ１は、例えば、図７（ａ）に示す様な遅延回路ＤＬＹ１または図８（ａ）に示す様な遅延回路ＤＬＹ２を有している。

図７（ａ）に示す様に、遅延回路ＤＬＹ１は、サンプリング・クロックΦ０に相当するクロックＣＬＫ１を遅延させるために、直列に接続された複数のインバータＩＮＶ１，ＩＮＶ２，…，ＩＮＶｋ，…（ｋは偶数）からなるインバータ・チェインである。図７（ｂ）に示す様に、この遅延回路ＤＬＹ１は、インバータ・チェインでクロックＣＬＫ１を遅延させることにより、第ｋ段のインバータＩＮＶｋからサンプリング・クロックΦ９０に相当するＣＬＫ２を出力する。

また、図３（ａ）に示すタイミングでサンプリングを行う場合、遅延回路ＤＬＹ１は、サンプリング・クロックΦ９０が、サンプリング・クロックΦ０に対してキャリア周期の１／４の間隔に相当する位相差を有する様に、サンプリング・クロックΦ９０を遅延させる必要がある。このため、上記の位相差が得られる様に、インバータ・チェインにおけるインバータＩＮＶ１〜ＩＮＶｋ，の段数ｋが設定される。

なお、一般に、インバータの遅延時間は、電源電圧が高くなると遅延が短くなり、電源電圧が低くなると遅延が長くなるといったように電源電圧でも変わる。したがって、この特性を利用して、電源電圧を調整することにより、上記の位相差を設定してもよい。

一方、図８（ａ）に示す様に、遅延回路ＤＬＹ２は、サンプリング・クロックΦ０に相当するクロックＣＬＫ１を遅延させるために、遅延回路ＤＬＹ１と同様のインバータ・チェインを有している。また、遅延回路ＤＬＹ２は、排他的論理和回路ＸＯＲと、論理積回路ＡＮＤとを有している。排他的論理和回路ＸＯＲは、第１段のインバータＩＮＶ１の出力クロックＣＬＫｄ１と、第ｋ段のインバータＩＮＶｋの出力クロックＣＬＫｄ２との排他的論理和を出力する。論理積回路ＡＮＤは、上記の出力クロックＣＬＫｄ１と、排他的論理和ＸＯＲの出力クロックＣＬＫｄ３との論理積を出力する。

上記の様に構成される遅延回路ＤＬＹ２では、図８（ｂ）に示す様に、出力クロックＣＬＫｄ２の遅延量（上記の段数ｋ）を調整することにより、出力クロックＣＬＫｄ１に対してデューティー比が調整されたクロックＣＬＫ１ａを得ることができる。また、出力クロックＣＬＫｄ１の立ち上がりおよび立ち下がりに同期して立ち上がる幅の短い出力クロックＣＬＫｄ３を得ることもできる。

〔受信装置の動作〕
上記の様に構成される受信装置１１の構成について説明する。図９は、受信装置１１の動作を示すタイミングチャートである。

図９に示す様に、まず、アンテナＡＮＴで受信されたＯＯＫ変調されたＲＦ信号は、バンドパスフィルタＢＰＦに入力されると、所望の帯域成分のみが抽出されて、復調装置ＤＥＭＯＤ１に入力信号Ｖin（キャリア）として入力される。

復調装置ＤＥＭＯＤ１においては、入力信号Ｖinが、サンプリング・ミキサＭＩＸでＩＦ信号に変換される。サンプリング・ミキサＭＩＸ１において、入力信号Ｖinは、スイッチＳＷ１により、サンプリング・クロックΦ０（０°）のタイミングでサンプリングされ、スイッチＳＷ２により、サンプリング・クロックΦ９０（９０°）のタイミングでサンプリングされる。図９では、“１”のデータを示す入力信号Ｖinにおける丸印で示すタイミングで上記のサンプリングが行われる。サンプリングされた値（電圧）は、それぞれキャパシタＣ１，Ｃ２に保持される。

サンプリング・ミキサＭＩＸ１から出力される２つの信号は、それぞれアンプＡＭＰ１，ＡＭＰ２で増幅された後に、絶対値コンパレータＣＭＰ１，ＣＭＰ２に入力される。

絶対値コンパレータＣＭＰ１，ＣＭＰ２では、図９に示す様に、比較制御信号ΦCMP（図６に示すＣＬＫ端子に入力される）の立ち上がりのタイミングにおけるアンプＡＭＰ１，ＡＭＰ２の出力信号Ｖａの絶対値が、設定された参照電圧Ｖref＋，Ｖref−（図５参照）の絶対値参照電圧Ｖrefよりも大きいか否かを判定する。絶対値コンパレータＣＭＰ１，ＣＭＰ２は、出力信号Ｖａの絶対値が絶対値参照電圧Ｖrefよりも大きい場合には“１”を出力し、出力信号Ｖａの絶対値が絶対値参照電圧Ｖrefよりも小さい場合には“０”を出力する。

そして、絶対値コンパレータＣＭＰ１，ＣＭＰ２からの出力信号が、論理和回路ＯＲを通じて出力されることにより、復調データが得られる。

ここで、図９に示す様に、入力信号Ｖinにおける“０”のデータに対応する部分については、サンプリング・ミキサＭＩＸ１において丸印のタイミングでサンプリングされると、その値が全て０Ｖとなる。この場合、絶対値コンパレータＣＭＰ１，ＣＭＰ２からの出力信号の値も“０”となる。したがって、論理和回路ＯＲの出力信号も“０”となる。

一方、図９に示す様に、入力信号Ｖinにおける“１”のデータに対応する部分については、サンプリング・ミキサＭＩＸ１でサンプリングされると、一方の値が０Ｖに近くても、他方は振幅の最大電圧に近い値となる。したがって、絶対値コンパレータＣＭＰ１，ＣＭＰ２の出力信号の少なくとも１つは“１”となるので、論理和回路ＯＲの出力信号も“１”となる。

〔間欠サンプリングによる効果〕
本実施形態の受信装置１１は、復調装置ＤＥＭＯＤ１におけるサンプリング・ミキサＭＩＸ１による入力信号のサンプリングを、サンプリング・クロックΦ０，Φ９０に基づいて９０°の位相差で行う。これにより、図３（ａ）または（ｂ）に示す様に、間欠的にサンプリングを行うことができる。それゆえ、図２４に示す様なキャリア周波数の４倍のタイミングによるサンプリングと比べて、サンプリング周波数を低下させることができる。

図２４に示す４倍サンプリングでは、サンプリング周波数がキャリア周波数の４倍であるので、サンプリング・ミキサＭＩＸ１やクロック生成回路ＣＧＥＮ１の消費電力が大きくなる。一方、図３（ａ）に示す間欠サンプリングでは、サンプリング周波数がシンボル・レートと同じであるので、サンプリング・ミキサＭＩＸ１やクロック生成回路ＣＧＥＮ１の消費電力が大幅に削減される。

しかも、図３（ａ）に示す様に、サンプリング周波数を低下させても、キャリア周期よりも短い間隔でサンプリングすることで、図２５（ｂ）に示す様な有意な値が出力されないという問題も回避することができる。

サンプリング・ミキサＭＩＸ１は、図３（ａ）に示す場合、１シンボルに１回、間欠サンプリングを行うのに対して、図３（ｂ）に示す場合、１シンボルに２回、間欠サンプリングを行う。図３（ｂ）に示す場合、クロック生成回路ＣＧＥＮ１が生成するサンプリング・クロックΦ０，Φ９０の周波数は、シンボル・レートの２倍となる。これは、１シンボル当たりの間欠サンプリング点数をＮとすると、サンプリング・クロック周波数はシンボル・レートのＮ倍となるからである。

サンプリング・ミキサＭＩＸ１およびクロック生成回路ＣＧＥＮ１の消費電力は、Ｎに比例して増大する。ただし、復調において、雑音電力はＮ点の平均をとると１／Ｎとなる。これにより、復調装置１１が受信できるＲＦ信号の最低電力に相当する最低受信感度は、１０×log１０（Ｎ）ｄＢだけ低くなり改善される。この様に、サンプリング点数Ｎが大きくなるほど受信感度が向上するが、消費電力が大きくなるので、間欠サンプリング点数を介して、消費電力と最低受信感度とはトレード・オフの関係となる。

なお、サンプリング点数Ｎについては、次の様に上限値を規定することができる。

キャリア周波数を１００ＭＨｚとし、データレートを１Ｍｂｐｓとする。この場合、図３（ａ）に示す正弦波の周波数が１ＭＨｚ（周期１０ｎｓ）、１シンボルが１Ｍｂｐｓ（１μs）となる。これにより、１シンボル中に正弦波が１００個（＝１μs÷１０ｎｓ）含まれる。したがって、サンプリング点数Ｎの上限値は１００となる。

ただし、１００点サンプリングをすると、間欠サンプリングにならないので、サンプリング点数Ｎは１００未満となる。つまり、この上限値は、間欠サンプリングであるための上限となる。

上記の例を一般化すれば、キャリア周波数ｆｃ、データレートＲとして、ｆｃ／Ｒ点未満であれば、間欠サンプリングを実現することができる。

ここで、サンプリングにおいて、有意な値を出力するための条件について説明する。

まず、受信装置１１が、受信可能な最低信号強度である最低受信感度で受信したときのキャリアの実効値をＡｃ、温度および帯域幅で決まる熱雑音のＲＭＳ（二乗平均平方根）の振幅をＡｎとする。そして、次の式（１）を満たす位相差θを確保するサンプリング点の対を少なくとも１つ有する合計２点以上のサンプリング点の組が、１シンボルに１回存在することが必要である。

Ａｎ／Ａｃ＜ｓｉｎθ …（１）
式（１）を満たさない場合には、複数のサンプリング点の取り得る全てについて、サンプリング点の対で得られる電圧間のレベル差は、雑音に埋もれてしまう範囲にあることになる。したがって、雑音と有意な信号とを判別できなくなる。逆に、複数のサンプリング点において、式（１）を満たす位相差のサンプリング点の対が存在する場合には、雑音に埋もれない、雑音よりも大きな電圧を観測するレベル差を得ることができるサンプリング点の対が存在することになる。これにより、雑音と有意な信号とを判別することが可能となる。この理由から、式（１）を満たすことが有意な値を出力するための条件となる。

この様に、複数のサンプリング点において、上記の式（１）を満たす位相差θを確保するサンプリング点の対が少なくとも１つあれば、有意な値をサンプリングすることができる。

なお、上記の説明では、サンプリング点のタイミングを、正弦波の０°を基準にした位相表している。ただし、実際には、最初のサンプリング点が正弦波の０°に位置するとは限らない。むしろ、大部分のケースで最初のサンプリング点が０°から外れると考えられる。したがって、上記の０°および９０°や、後述する実施形態２での０°、９０°、１８０°および２７０°は、便宜上の位相を表しており、絶対的な位相ではない。よって、ここでは、相対的な位相差に着目しており、例えば、最初のサンプリング点の位相タイミングが初期位相φであれば、２つのサンプリング点の位相は、φ＋０°およびφ＋９０°となり、実施形態２で言及する４つのサンプリング点の位相は、φ＋０°、φ＋９０°、φ＋１８０°およびφ＋２７０°となる。

つまり、各サンプリング点の位相差は少なくとも上記の式（１）を満たしておればよく、初期位相φがどのような値であっても、関係ない。

［実施形態２］
本発明に係る実施形態２について、図１０〜図１２を参照して以下に説明する。

なお、本実施形態において、実施形態１における構成要素と同等の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。

〔受信装置の構成〕
図１０は、実施形態２に係る受信装置１２の構成を示す回路図である。

図１０に示す様に、本実施形態に係る受信装置１２は、前述の受信装置１１と同様、アンテナＡＮＴと、バンドパスフィルタＢＰＦとを備え、復調装置ＤＥＭＯＤ１に代えて復調装置ＤＥＭＯＤ２を備えている。

〈復調装置の構成〉
復調装置ＤＥＭＯＤ２は、復調装置ＤＥＭＯＤ１におけるアンプＡＭＰ１，ＡＭＰ２および絶対値コンパレータＣＭＰ１，ＣＭＰ２に加えて、アンプＡＭＰ３，ＡＭＰ４および絶対値コンパレータＣＭＰ３，ＣＭＰ４を有している。また、復調装置ＤＥＭＯＤ２は、復調装置ＤＥＭＯＤ１のサンプリング・ミキサＭＩＸ１およびクロック生成回路ＣＧＥＮ１にそれぞれ代えて、サンプリング・ミキサＭＩＸ２およびクロック生成回路ＣＧＥＮ２を有している。さらに、復調装置ＤＥＭＯＤ２は、復調装置ＤＥＭＯＤ１と同様に、論理和回路ＯＲを有している。

《サンプリング・ミキサ》
図１１は、サンプリング・ミキサＭＩＸ２が信号をサンプリングするタイミングを示す図である。図１２（ａ）および（ｂ）は、サンプリング・ミキサＭＩＸ２が信号をサンプリングするタイミングを詳細に示す図である。

サンプリング・ミキサＭＩＸ２は、図１に示す受信装置１１におけるサンプリング・ミキサＭＩＸ１と異なり、４相のサンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０を用いて入力信号のサンプリングを行う。サンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０は、それぞれ０°，９０°，１８０°，２７０°の位相を有する。

このため、サンプリング・ミキサＭＩＸ２は、サンプリング・ミキサＭＩＸ１におけるスイッチＳＷ１およびキャパシタＣ１からなるサンプリング保持回路と同等に構成されるサンプリング保持回路を４組有している。これにより、サンプリング・ミキサＭＩＸ２は、図１１に示す様に、１シンボルに１回、４点で入力信号をサンプリングする。

また、サンプリング・ミキサＭＩＸ２も、前述の式（１）を満たす位相差θを確保するサンプリング点の対を少なくとも１つ有する２点以上のサンプリング点の組が、１シンボルに１回存在する様にサンプリングを行う。４点サンプリングの場合、例えば、図１２（ａ）に示す様に、０°、９０°、１８０°、２７０°の位相間隔でサンプリングが行われる。図１２（ａ）に示す例では、隣接するサンプリング間隔が９０°となる。また、図１３（ｂ）に示す様に、０°、３０°、６０°、９０°の位相間隔でサンプリングが行われてもよい。図１２（ｂ）に示す例では、第１点と第４点とのサンプリング間隔が９０°となる。

《クロック生成回路》
クロック生成回路ＣＧＥＮ２（クロック生成手段）は、サンプリング・ミキサＭＩＸ２に供給する前述のサンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０を生成する回路である。具体的には、クロック生成回路ＣＧＥＮ２は、前述のクロック生成回路ＣＧＥＮ１と同様、基本発振回路が生成した基本のサンプリング・クロックΦ０を遅延させて他の３相のサンプリング・クロックΦ９０，Φ１８０，Φ２７０を生成する。

クロック生成回路ＣＧＥＮ２は、サンプリング・クロックΦ０を遅延させるために、例えば、前述の図７（ａ）に示す遅延回路ＤＬＹ１または図８（ａ）に示す遅延回路ＤＬＹ２を有している。

〔間欠サンプリングによる効果〕
本実施形態の受信装置１２は、復調装置ＤＥＭＯＤ２におけるサンプリング・ミキサＭＩＸによる入力信号のサンプリングを、サンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０に基づいて９０°の位相差で行う。これにより、図１１に示す様に、間欠的にサンプリングを行うことができる。それゆえ、前述の受信装置１１と同様、図２４に示す様にキャリア周波数の４倍のタイミングによるサンプリングと比べて、サンプリング周波数を低下させることができる。

しかも、図６に示す様に、サンプリング周波数を落としても、キャリア周期よりも短い間隔でサンプリングすることで、図２５（ｂ）に示す様な有意な値が出力されないという問題も回避することができる。

また、サンプリング・ミキサＭＩＸ２は、１シンボルに１回、４点で間欠サンプリングを行うので、サンプリング・クロック周波数はシンボル・レートの４倍となる。これにより、受信装置１１と比較して、消費電力が大きくなるが、最低受信感度が良くなる。

［実施形態３］
本発明に係る実施形態３について、図９および図１３〜図１５を参照して以下に説明する。

なお、本実施形態において、実施形態１，２における構成要素と同等の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。

本実施形態では、実施形態１，２の受信装置１１，１２においてそれぞれ設けられているサンプリング・ミキサＭＩＸ１，ＭＩＸ２がフィルタ機能を有する構成について説明する。

〔第１のサンプリング・ミキサ〕
図１３（ａ）および（ｂ）は、第１のサンプリング・ミキサとしてのサンプリング・ミキサＭＩＸ１ａの構成を示す回路図である。

図１３（ａ）に示す様に、サンプリング・ミキサＭＩＸ１ａは、前述のサンプリング・ミキサＭＩＸ１と同様に、スイッチＳＷ１，ＳＷ２と、キャパシタＣ１，Ｃ２とを有しており、さらに加算器ＡＤＤ１を有している。サンプリング・ミキサＭＩＸ１ａにおけるスイッチＳＷ１，ＳＷ２およびキャパシタＣ１，Ｃ２の接続は、サンプリング・ミキサＭＩＸ１におけるスイッチＳＷ１，ＳＷ２およびキャパシタＣ１，Ｃ２の接続と同じであるので、ここでは、その説明を省略する。

ただし、スイッチＳＷ１，ＳＷ２は、サンプリング・クロックΦ０，Φ１８０でＯＮ・ＯＦＦが制御される。サンプリング・クロックΦ１８０は、サンプリング・クロックΦ０に対して１８０°の位相差を有している。このため、クロック生成回路ＣＧＥＮ１は、サンプリング・クロックΦ９０に代えてサンプリング・クロックΦ１８０を出力する。

加算器ＡＤＤ１は、キャパシタＣ１に保持された電圧に＋１を乗じた値と、キャパシタＣ２に保持された電圧に−１を乗じた値とを加算する。これにより、キャパシタＣ１に保持された電圧からキャパシタＣ２に保持された電圧が減算された値が得られる。この加算器ＡＤＤ１は、このような減算処理を行うことにより、所定の帯域外の周波数成分を減衰させるフィルタ、ここでは特に、高周波数成分を通過させるハイパス・フィルタとして機能する。

図１３（ｂ）は、加算器ＡＤＤ１の構成を具体的に示している。図１３（ｂ）に示す様に、加算器ＡＤＤ１は、スイッチＳＷａ１〜ＳＷａ３を有している。スイッチＳＷａ１は、一端がスイッチＳＷ１の出力端に接続され、他端が加算器ＡＤＤ１の出力端に接続されている。スイッチＳＷａ２は、一端がキャパシタＣ１の接地側の電極に接続され、他端がスイッチＳＷ２の出力端に接続されている。スイッチＳＷａ３は、キャパシタＣ２の接地側の電極とグランドラインとの間に接続されている。また、キャパシタＣ２とスイッチＳＷａ３との接続点は、加算器ＡＤＤ１の出力端に接続されている。

上記のスイッチＳＷａ１〜ＳＷａ３のＯＮ・ＯＦＦは、図示しない制御回路によって制御される。

なお、受信装置１２におけるサンプリング・ミキサＭＩＸ２についても、サンプリング保持回路を追加することによって、サンプリング・ミキサＭＩＸ１ａと同様にフィルタ機能を有することができるので、ここではその詳細についての説明を省略する。

上記の様に構成されるサンプリング・ミキサＭＩＸ１ａは、次の様にして動作する。

まず、スイッチＳＷａ３がＯＮし、スイッチＳＷａ２がＯＦＦし、スイッチＳＷａ１がＯＦＦする。この状態で、サンプリング・クロックΦ０の立ち上がりで、スイッチＳＷ１およびキャパシタＣ１を用いてサンプリングが行われ、サンプリング・クロックΦ１８０の立ち上がりで、スイッチＳＷ２およびキャパシタＣ２を用いてサンプリングが行われる。これにより、図３（ａ）に示す間欠サンプリングが行われる。

次に、サンプリング・クロックΦ０，Φ１８０の立ち下がりでサンプリングが終了すると、図９に示す様に、サンプリング・クロックΦ１８０の立ち下がりから所定の時間後に、スイッチ制御信号ΦHPFが立ち上がる。このタイミングで、スイッチＳＷａ３がＯＦＦし、スイッチＳＷａ２がＯＮし、スイッチＳＷａ１がＯＮする。すると、キャパシタＣ１，Ｃ２が互いに向きを反転した状態で並列に接続される。これにより、キャパシタＣ１に残存した電荷から、キャパシタＣ２に残存した電荷を減算することが可能となる。この様にして得られた出力信号が、キャパシタＣ１に保持された電圧からキャパシタＣ２に保持された電圧を減算した値（図９に示す電圧Ｖｍ）となる。

上記の様に、加算器ＡＤＤ１を設けることにより、例えば、サンプリング・ミキサＭＩＸ１ａに共通の雑音（ＤＣ成分）が入力されても、この雑音が上述した減算処理で相殺される。逆に、所望のキャリア成分が入力されると、位相が１８０°シフトした時の振幅は、シフト前の振幅の符号反転に相当するので、減算処理を行うと、信号強度が高まる。つまり、加算器ＡＤＤ１が行うフィルタ処理により、所望のキャリア成分のみを通過させることが可能となる。また、２点サンプリングの平均値における雑音電力は、１点サンプリングに比べると約１／２となる。これにより、最低受信感度が約３ｄＢ改善する。

〔第２のサンプリング・ミキサ〕
図１４は、第２のサンプリング・ミキサとしてのサンプリング・ミキサＭＩＸ１ｂの構成を示す回路図である。

図１４に示す様に、サンプリング・ミキサＭＩＸ１ｂは、複数のスイッチＳＷ１〜ＳＷｎと、複数のキャパシタＣ１〜Ｃｎとがそれぞれ対をなして構成される複数（ｎ個）のサンプリング保持回路と、加算器ＡＤＤ２とを有している。このサンプリング・ミキサＭＩＸ１ｂは、３点以上のサンプリング出力に対してフィルタ処理を行う。

加算器ＡＤＤ２は、各サンプリング保持回路の出力信号に係数α１〜αｎを乗じて加算する。

ここで、スイッチＳＷ１およびキャパシタＣ１のサンプリング保持回路と、スイッチＳＷ２およびキャパシタＣ２のサンプリング保持回路とによるサンプリングの位相差が１８０°である場合、係数α１，α２がα１：α２＝１：−１の関係を満たす。また、上記の位相差が３６０°である場合、係数α１，α２がα１：α２＝１：１の関係を満たす。それ以外の位相差の場合、係数α１，α２は三角関数を勘案した比となる。この場合、例えば、サンプリング間隔をθとすると、係数α１，α２は、α１：α２＝１：ｃｏｓθという関係を満たす。ただし、この関係は、一例に過ぎない。

この様に、サンプリング・ミキサＭＩＸ１ｂは、３点以上のサンプリング出力に対してフィルタ処理を行う。一般に、加算する信号数がＮ個ある場合の雑音電力は、加算しない場合に比べて１０×log１０（Ｎ）ｄＢ改善する。これにより、受信感度を向上させることができる。

〔サンプリング・クロックの誤差に対する復調安定性〕
受信装置１１，１２におけるクロック生成回路ＣＧＥＮ１，ＣＧＥＮ２では、電源電圧や、プロセスおよび温度に起因してＭＯＳトランジスタの閾値ばらつきが発生すると、前述の遅延回路ＤＬＹ１，ＤＬＹ２におけるインバータの遅延時間が変化する。ここでは、遅延時間が変動した場合の安定性について説明する。特に、図１３（ａ）に示すサンプリング・ミキサＭＩＸ１ａで、キャリア周波数が３１５ＭＨｚ（キャリア周期Ｔ≒３．２ｎｓ）のキャリアをサンプリングする場合に、フィルタ出力信号の遅延時間依存性を説明する。

図１５（ａ）は、サンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０の位相差が正確な場合のサンプリングを示す図である。図１５（ｂ）はサンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０の位相差が正確でない場合のサンプリングを示す図である。図１５（ｃ）は、サンプリング・クロックΦ０，Φ９０の間隔を変化させたときのサンプリング値の差を示す図である。

ここでのサンプリング・ミキサＭＩＸ１ａは、キャリアを０°、９０°、１８０°および２７０°の各位相でサンプリングして、０°および１８０°のサンプリング値の差と、９０°および２７０°のサンプリング値の差とをそれぞれ得るものとする。

クロック生成回路ＣＧＥＮ２は、０°、９０°、１８０°および２７０°のタイミングでサンプリングするための４相のサンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０（図９参照）を、例えば前述の遅延回路ＤＬＹ１を用いて生成する。つまり、サンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０の位相差（タイミング差）は、ディレイ素子（インバータ）の遅延を利用して設けられる。このため、例えば、サンプリング・クロックΦ０，Φ９０の場合、キャリアの位相差９０°がターゲットになるが、当該位相差９０°はディレイ素子の遅延を利用して得ているので、誤差を含む可能性がある。したがって、このような誤差が生じていると、サンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０の位相差が正確に９０°に一致しないことになる。

図１５（ａ）は、サンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０の位相差が、キャリアの９０°に一致する（ΔＴ＝０．８ｎｓ）正確な場合を示している。図１５（ｂ）は、サンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０の位相差が、キャリアの９０°に一致しない（ΔＴ≠０．８ｎｓ）不正確な場合を示している。

まず、クロック生成回路ＣＧＥＮ２が、図９に示す４相のサンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０を、上記のような誤差を含むことなく正確に生成する場合について説明する。

図１５（ａ）に示す様に、サンプリング・クロックΦ０，Φ１８０によるサンプリング値の差、およびサンプリング・クロックΦ９０，Φ２７０によるサンプリング値の差は、四角で示す場合が最大値となり、丸で示す場合が最小値となる。これは、左から１個目および３個目の四角印におけるサンプリング値を図１５（ａ）に示すフィルタ回路（加算器ＡＤＤ１）で処理すると、サンプリング・ミキサＭＩＸ１ａの出力信号が入力信号の振幅の２倍となるからである。一方、４相のサンプリング点が丸に一致する場合が最悪のサンプリングとなる。これは、左から１個目および３個目の丸印におけるサンプリング値を上記のフィルタ回路で処理すると、サンプリング・ミキサＭＩＸ１ａの出力信号が入力信号の振幅の√２倍となるからである。２個目および４個目の丸印におけるサンプリング値に対して同じ処理を行っても、符号は反転するが、同じ振幅値を有する出力信号が得られる。

ここで、有意信号を受信したときに、異なる２点のサンプリング値の差が最大となるときに最大値が得られ、上記のサンプリング値の差が最小となるときに最小値が得られる。この最小値以上の値を検出したときには、電波が存在しているので、ＯＯＫ変調データの“１”を復調する必要がある。この最小値は、“１”を復調するための最小値となる。

絶対値コンパレータＣＭＰ１，ＣＭＰ２の参照電圧Ｖrefが熱雑音より小さい場合、電波がないＯＯＫ変調データの“０”の状態でも、熱雑音によって“１”と誤判定される可能性がある。この様な熱雑音による誤判定を回避するには、参照電圧Ｖrefが熱雑音よりも大きい必要がある。

また、参照電圧Ｖrefが上記の最小値よりも小さい場合、電波が存在するＯＯＫ変調データの“１”の状態でも、最小値に相当するタイミングでサンプリングすると、“０”と誤判定される可能性がある。この様な有意信号の誤判定を回避するためには、参照電圧Ｖrefが上記の最小値よりも小さい必要がある。

したがって、絶対値コンパレータＣＭＰ１，ＣＭＰ２の参照電圧Ｖrefを、ターゲットとする最低受信感度が得られるときの熱雑音レベルよりも大きく、最小値よりも小さく設定すれば、誤りなく復調可能となる。

次に、クロック生成回路ＣＧＥＮ２が、４相のサンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０を不正確な位相で生成する場合について説明する。

図１５（ｃ）は、サンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０のタイミング間隔ΔＴ（位相差）が、ターゲットのΔＴ＝０．８ｎｓからずれたときに、サンプリング値の差の最小値がどの様に変化するかを示している。この場合には、常に同じ値をサンプリングするので、差も常に０となる。

図１５（ｃ）において、約０．８ｎｓ付近にある破線は、位相差が正確な場合に相当する。このときのベスト値を１に規格化すると、最小値は約０．７（≒１／√２）となる。図１５（ｃ）から、サンプリング間隔ΔＴが０．８ｎｓから離れると、最小値が悪化することが分かる。例えば、サンプリング間隔ΔＴが±１１％であれば、最小値が１０％低減し、サンプリング間隔ΔＴが±４１％であれば、最小値が約５０％低減する。図１５（ｂ）に示す様に、サンプリング点が最も大きくずれると、サンプリング間隔ΔＴが１．６ｎｓとなり、最小値が最も好ましくない値となる。

ここで、クロック生成回路ＣＧＥＮ２が、０.８ｎｓのサンプリング間隔ΔＴを±４１%で生成することを保証できる場合を考える。この場合、サンプリング値の差の最小値は、上記の様に、ΔＴ＝０.８ｎｓの場合の差の最小値の５０％まで変化することになる。したがって、上記の場合には、絶対値コンパレータＣＭＰ１，ＣＭＰ２の閾値Ｖrefを、ターゲットとする最低受信感度が得られるときの熱雑音レベルよりも大きく、かつサンプリング間隔ΔＴが上記の様に保証できる範囲において最悪となる最小値よりも小さく設定する。これにより、誤りなく復調することが可能となる。

あるいは、クロック生成回路ＣＧＥＮ２が、サンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０の半周期に相当する遅延回路ＤＬＹ１を有し、遅延回路ＤＬＹ１の出力と基本となるサンプリング・クロックΦ０とでエッジタイミングを比較してもよい。これにより、遅延回路ＤＬＹ１における実際の遅延の大まかな値が分かる。したがって、その遅延の値を基準にして、インバータの遅延段数の選択や電源電圧の制御を行うことにより、サンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０のサンプリング間隔ΔＴが所定の範囲に収まる様に制御してもよい。

［実施形態４］
本発明に係る実施形態４について、図１６〜図１９を参照して以下に説明する。

なお、本実施形態において、実施形態１〜３における構成要素と同等の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。

〔第１の受信装置の構成〕
図１６は、実施形態４に係る受信装置１３の構成を示す回路図である。

図１６に示す様に、本実施形態に係る受信装置１３は、前述の受信装置１１と同様、アンテナＡＮＴと、バンドパスフィルタＢＰＦとを備え、復調装置ＤＥＭＯＤ１に代えて復調装置ＤＥＭＯＤ３を備えている。

〈復調装置の構成〉
復調装置ＤＥＭＯＤ３は、復調装置ＤＥＭＯＤ１と同様、論理和回路ＯＲおよびクロック生成回路ＣＧＥＮ１を有している。また、復調装置ＤＥＭＯＤ３は、差動変換器ＤＣＮＶ、サンプリング・ミキサＭＩＸ３１，ＭＩＸ３２、差動アンプＤＡＭＰ１，ＤＡＭＰ２および差動絶対値コンパレータＤＣＭＰ１，ＤＣＭＰ２を有している。

《差動変換器》
差動変換器ＤＣＮＶは、バラン等で構成され、入力されるシングルエンド信号Ｖinを差動信号Ｖin＋，Ｖin−に変換する。差動信号Ｖin＋，Ｖin−は、互いに逆相の関係となる。

《サンプリング・ミキサ》
サンプリング・ミキサＭＩＸ３１は、前述のスイッチＳＷ１およびキャパシタＣ１と同等に接続されるスイッチＳＷ１１，ＳＷ１２と、キャパシタＣ１１，Ｃ１２とを有している。サンプリング・ミキサＭＩＸ３２は、前述のスイッチＳＷ１およびキャパシタＣ１と同等に接続されるスイッチＳＷ２１，ＳＷ２２と、キャパシタＣ２１，Ｃ２２とを有している。

スイッチＳＷ１１およびキャパシタＣ１１からなる第１のサンプリング保持回路、およびスイッチＳＷ１２およびキャパシタＣ１２からなる第２のサンプリング保持回路は、差動信号Ｖin＋をサンプリング・クロックΦ０でサンプリングする。一方、スイッチＳＷ２１およびキャパシタＣ２１からなる第３のサンプリング保持回路、およびスイッチＳＷ２２およびキャパシタＣ２２からなる第４のサンプリング保持回路は、差動信号Ｖin−をサンプリング・クロックΦ９０でサンプリングする。

これにより、第１のサンプリング保持回路および第２のサンプリング保持回路の出力信号は、それぞれ差動信号Ｖin＋，Ｖin−のサンプリング・クロックΦ０によるサンプリング値に相当する。一方、第３のサンプリング保持回路および第４のサンプリング保持回路の出力信号は、それぞれ差動信号Ｖin＋，Ｖin−のサンプリング・クロックΦ９０によるサンプリング値に相当する。

《差動アンプ》
差動アンプＤＡＭＰ１は、第１および第２のサンプリング保持回路から出力される電圧を差動増幅する増幅器である。差動アンプＤＡＭＰ２は、第３および第４のサンプリング保持回路から出力される電圧を差動増幅する増幅器である。

《差動絶対値コンパレータ》
図１７は、差動絶対値コンパレータＤＣＭＰ１，ＤＣＭＰ２の詳細な構成を示す回路図である。

差動絶対値コンパレータＤＣＭＰ１，ＤＣＭＰ２は、それぞれ差動アンプＤＡＭＰ１，ＤＡＭＰ２から出力される電圧の絶対値が参照電圧Ｖrefよりも大きいか否かを検出する。この差動絶対値コンパレータＤＣＭＰ１，ＤＣＭＰ２は、差動入力に対して比較結果を差動出力するが、基本的には前述の絶対値コンパレータＣＭＰ１，ＣＭＰ２と同様の比較動作を行う。また、差動絶対値コンパレータＤＣＭＰ１，ＤＣＭＰ２は、図５に示す絶対値コンパレータＣＭＰ１，ＣＭＰ２において、入力信号を差動化し、コンパレータＣＭＰ＋，ＣＭＰ−を差動コンパレータに置き替えることで構成することができる。

例えば、差動絶対値コンパレータＤＣＭＰ１，ＤＣＭＰ２は、図１７に示す様に構成される。

この差動絶対値コンパレータＤＣＭＰ１，ＤＣＭＰ２は、トランジスタＴ１１〜Ｔ２２と、複数のスイッチＳＷ＋，ＳＷ−と、キャパシタＣ＋，Ｃ−とを有している。トランジスタＴ１１〜Ｔ１６はＰチャネル・ＭＯＳトランジスタであり、トランジスタＴ１７〜Ｔ２２はＮチャネル・ＭＯＳトランジスタである。

トランジスタＴ１１は、高電位側の電圧ＶＤＤ（０．５Ｖ）が印加されている。トランジスタＴ１２，Ｔ１３は、差動構成となっており、トランジスタＴ１１を流れる電流をそれぞれトランジスタＴ１５，Ｔ１７とトランジスタＴ１６，Ｔ１８を介して定電位側のグランドラインに流す。トランジスタＴ１２，Ｔ１３のゲートには、それぞれ入力電圧Ｖin＋，Ｖin−が入力される。また、トランジスタＴ１５，Ｔ１７のゲートは互いに接続され、トランジスタＴ１６，Ｔ１８のゲートも互いに接続されている。

トランジスタＴ１４は、トランジスタＴ１２，Ｔ１３のドレイン間に接続され、ゲートにクロックＣＬＫが入力される。トランジスタＴ１５のドレインは、トランジスタＴ１６のゲートと接続されており、出力信号Ｖout＋を出力する。一方、トランジスタＴＴ１６のドレインは、トランジスタＴ１５のゲートと接続されており、出力信号Ｖout−を出力する。

トランジスタＴ１９は、トランジスタＴ１５のドレインとグランドラインとの間に接続され、ゲートにクロックＣＬＫが入力される。トランジスタＴ２０は、トランジスタＴ１６のドレインとグランドラインとの間に接続され、ゲートにクロックＣＬＫが入力される。トランジスタＴ２１は、トランジスタＴ１２のドレインとグランドラインとの間に接続され、ゲートにクロックＣＬＫが入力される。トランジスタＴ２２は、トランジスタＴ１３のドレインとグランドラインとの間に接続され、ゲートにクロックＣＬＫが入力される。

トランジスタＴ１２のドレインとグランドラインとの間には、スイッチＳＷ＋およびキャパシタＣ＋からなる複数の直列回路が接続されている。また、トランジスタＴ１３のドレインとグランドラインとの間には、スイッチＳＷ−およびキャパシタＣ−からなる複数の直列回路が接続されている。スイッチＳＷ＋，ＳＷ−は、制御信号ＣＮＴによってＯＮ・ＯＦＦが制御される。

上記の様に構成される差動絶対値コンパレータＤＣＭＰ１，ＤＣＭＰ２は、クロックＣＬＫの立ち下がりのタイミングにおける、差動信号Ｖin＋，Ｖin−の差が、参照電圧Ｖrefよりも大きいか否かを判定する。参照電圧Ｖrefは、スイッチＳＷ＋，ＳＷ−のＯＮ・ＯＦＦで調整される。このスイッチスイッチＳＷ＋，ＳＷ−の設定は、図示しないレジスタで設定することが可能である。前述の図６に示す絶対値コンパレータＣＭＰ１，ＣＭＰ２では、参照電圧Ｖrefを設定するために電源電圧とグランドの間の中間電位を生成する必要がある。これに対し、上記の差動絶対値コンパレータＤＣＭＰ１，ＤＣＭＰ２では、参照電圧Ｖrefをレジスタで設定できるので、中間電位の生成が不要となる。

〔第２の受信装置の構成〕
図１８は、実施形態４に係る他の受信装置１４の構成を示す回路図である。

図１８に示す様に、本実施形態に係る受信装置１４は、前述の受信装置１３と同様、アンテナＡＮＴと、バンドパスフィルタＢＰＦとを備え、復調装置ＤＥＭＯＤ３に代えて復調装置ＤＥＭＯＤ４を備えている。

〈復調装置の構成〉
復調装置ＤＥＭＯＤ４は、復調装置ＤＥＭＯＤ３と同様、差動変換器ＤＣＮＶおよび論理和回路ＯＲを有している。また、復調装置ＤＥＭＯＤ３は、サンプリング・ミキサＭＩＸ１０，ＭＩＸ２０、差動アンプＤＡＭＰ１１，ＤＡＭＰ１２，ＤＡＭＰ２１，ＤＡＭＰ２２、差動絶対値コンパレータＤＣＭＰ１１，ＤＣＭＰ１２，ＤＣＭＰ２１，ＤＣＭＰ２２および論理和回路ＯＲ１，ＯＲ２を有している。

《サンプリング・ミキサ》
サンプリング・ミキサＭＩＸ１０は、それぞれが、前述のスイッチＳＷ１およびキャパシタＣ１と同等に接続される、スイッチＳＷ１１ａ，ＳＷ１１ｂ，ＳＷ１２ａ，ＳＷ１２ａと、キャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１２ａ，Ｃ１２ｂとを有している。また、サンプリング・ミキサＭＩＸ２０は、それぞれが、前述のスイッチＳＷ１およびキャパシタＣ１と同等に接続される、スイッチＳＷ２１ａ，ＳＷ２１ｂ，ＳＷ２２ａ，ＳＷ２２ａと、キャパシタＣ２１ａ，Ｃ２１ｂ，Ｃ２２ａ，Ｃ２２ｂとを有している。

スイッチＳＷ１１ａおよびキャパシタＣ１１ａからなる第１のサンプリング保持回路、およびスイッチＳＷ１１ｂおよびキャパシタＣ１１ｂからなる第２のサンプリング保持回路は、差動信号Ｖin＋をサンプリング・クロックΦ０でサンプリングする。一方、スイッチＳＷ１２ａおよびキャパシタＣ１２ａからなる第３のサンプリング保持回路、およびスイッチＳＷ１２ｂおよびキャパシタＣ１２ｂからなる第４のサンプリング保持回路は、差動信号Ｖin−をサンプリング・クロックΦ９０でサンプリングする。

スイッチＳＷ２１ａおよびキャパシタＣ２１ａからなる第５のサンプリング保持回路、およびスイッチＳＷ２１ｂおよびキャパシタＣ２１ｂからなる第６のサンプリング保持回路は、差動信号Ｖin＋をサンプリング・クロックΦ１８０でサンプリングする。一方、スイッチＳＷ２２ａおよびキャパシタＣ２２ａからなる第７のサンプリング保持回路、およびスイッチＳＷ２２ｂおよびキャパシタＣ２２ｂからなる第８のサンプリング保持回路は、差動信号Ｖin−をサンプリング・クロックΦ２７０でサンプリングする。

これにより、第１のサンプリング保持回路および第２のサンプリング保持回路の出力信号は、それぞれ差動信号Ｖin＋，Ｖin−のサンプリング・クロックΦ０によるサンプリング値に相当する。第３のサンプリング保持回路および第４のサンプリング保持回路の出力信号は、それぞれ差動信号Ｖin＋，Ｖin−のサンプリング・クロックΦ９０によるサンプリング値に相当する。

また、第５のサンプリング保持回路および第６のサンプリング保持回路の出力信号は、それぞれ差動信号Ｖin＋，Ｖin−のサンプリング・クロックΦ１８０によるサンプリング値に相当する。第７のサンプリング保持回路および第８のサンプリング保持回路の出力信号は、それぞれ差動信号Ｖin＋，Ｖin−のサンプリング・クロックΦ２７０によるサンプリング値に相当する。

《差動アンプ》
差動アンプＤＡＭＰ１１は、第１および第３のサンプリング保持回路から出力される電圧を差動増幅する増幅器である。差動アンプＤＡＭＰ１２は、第２および第４のサンプリング保持回路から出力される電圧を差動増幅する増幅器である。

差動アンプＤＡＭＰ２１は、第５および第７のサンプリング保持回路から出力される電圧を差動増幅する増幅器である。差動アンプＤＡＭＰ２２は、第６および第８のサンプリング保持回路から出力される電圧を差動増幅する増幅器である。

上記の差動アンプＤＡＭＰ１１，ＤＡＭＰ１２，ＤＡＭＰ２１，ＤＡＭＰ２２は、前述の差動アンプＤＡＭＰ１，ＤＡＭＰ２と同様に構成される。

《差動絶対値コンパレータ》
差動絶対値コンパレータＤＣＭＰ１１，ＤＣＭＰ１２，ＤＣＭＰ２１，ＤＣＭＰ２２は、それぞれ差動アンプＤＡＭＰ１１，ＤＡＭＰ１２，ＤＡＭＰ２１，ＤＡＭＰ２２から出力される電圧の絶対値が参照電圧Ｖrefよりも大きいか否かを検出する。この差動絶対値コンパレータＤＣＭＰ１１，ＤＣＭＰ１２，ＤＣＭＰ２１，ＤＣＭＰ２２は、前述の差動絶対値コンパレータＤＣＭＰ１，ＤＣＭＰ２と同様に構成される。

《論理和回路》
論理和回路ＯＲ１は、差動絶対値コンパレータＤＣＭＰ１１，ＤＣＭＰ１２の出力信号の論理和を出力する。論理和回路ＯＲ２は、差動絶対値コンパレータＤＣＭＰ２１，ＤＣＭＰ２２の出力信号の論理和を出力する。

論理和回路ＯＲは、論理和回路ＯＲ１，ＯＲ２の出力信号の論理和を出力する。

〔第３の受信装置の構成〕
図１９は、実施形態４に係るさらに他の受信装置１５の構成を示す回路図である。

図１９に示す様に、本実施形態に係る受信装置１５は、前述の受信装置１４と同様、アンテナＡＮＴと、バンドパスフィルタＢＰＦとを備え、復調装置ＤＥＭＯＤ４に代えて復調装置ＤＥＭＯＤ５を備えている。

〈復調装置の構成〉
復調装置ＤＥＭＯＤ５は、復調装置ＤＥＭＯＤ４と同様、差動変換器ＤＣＮＶおよび論理和回路ＯＲ，ＯＲ１，ＯＲ２を有している。また、復調装置ＤＥＭＯＤ５は、サンプリング・ミキサＭＩＸおよびフィルタＨＰＦを有している。

《サンプリング・ミキサ》
サンプリング・ミキサＭＩＸは、前述のサンプリング・ミキサＭＩＸ１０が有するスイッチＳＷ１１ａ，ＳＷ１１ｂ，ＳＷ１２ａ，ＳＷ１２ａと、キャパシタＣ１１ａ，Ｃ１１ｂ，Ｃ１２ａ，Ｃ１２ｂとを有している。また、サンプリング・ミキサＭＩＸは、前述のサンプリング・ミキサＭＩＸ２０が有するスイッチＳＷ２１ａ，ＳＷ２１ｂ，ＳＷ２２ａ，ＳＷ２２ａと、キャパシタＣ２１ａ，Ｃ２１ｂ，Ｃ２２ａ，Ｃ２２ｂとを有している。

《フィルタ》
フィルタＨＰＦは、加算器ＡＤＤ１１，ＡＤＤ１２，ＡＤＤ１３，ＡＤＤ１４を有している。このフィルタＨＰＦは、前述の加算器ＡＤＤ１，ＡＤＤ２と同様のフィルタ機能を有している。

加算器ＡＤＤ１１は、第１のサンプリング保持回路の出力電圧に＋１を乗じた値と、第５のサンプリング保持回路の出力電圧に−１を乗じた値とを加算する。加算器ＡＤＤ１２は、第２のサンプリング保持回路の出力電圧に＋１を乗じた値と、第６のサンプリング保持回路の出力電圧に−１を乗じた値とを加算する。加算器ＡＤＤ１３は、第３のサンプリング保持回路の出力電圧に＋１を乗じた値と、第７のサンプリング保持回路の出力電圧に−１を乗じた値とを加算する。加算器ＡＤＤ１４は、第４のサンプリング保持回路の出力電圧に＋１を乗じた値と、第８のサンプリング保持回路の出力電圧に−１を乗じた値とを加算する。

《論理和回路》
論理和回路ＯＲ１は、加算器ＡＤＤ１１，ＡＤＤ１２の出力信号の論理和を出力する。論理和回路ＯＲ２は、加算器ＡＤＤ１３，ＡＤＤ１４の出力信号の論理和を出力する。

〔受信装置の動作〕
上記の様に構成される受信装置１３，１４においては、それぞれ復調装置ＤＥＭＯＤ３，４が差動で動作するので、信号線に同相雑音が侵入しても、信号線の差には影響が及ばないので、雑音耐性を改善することが可能である。特に、本実施形態における各サンプリング・ミキサを用いる場合には、その近くをサンプリング・クロック線が配置されるので、差動化による雑音耐性が改善されることは有効である。

また、受信装置１５においては、サンプリング・クロックΦ０，Φ１８０によるサンプリング値と、サンプリング・クロックΦ９０，Φ２７０のサンプリング値とをフィルタＨＰＦによってフィルタ処理している。これにより、図１３（ａ）および図１４に示すサンプリング・ミキサＭＩＸ１ａ，ＭＩＸ１ｂと同様に、雑音電力が３ｄＢ改善される。しかも、４系統の差動信号が、２系統の差動信号にまとめられるので、差動アンプや差動絶対値コンパレータの数が半減され、消費電力も半減となる。

なお、受信装置１５において、フィルタＨＰＦは、減じる方の信号として差動の反対側の信号を加算器ＡＤＤ１１，ＡＤＤ１２，ＡＤＤ１３，ＡＤＤ１４に与えれば、加算処理のみで構成することも可能である。

［実施形態５］
〔無線通信装置〕
本発明に係る実施形態５について、図２０を参照して以下に説明する。

なお、本実施形態において、実施形態１〜４における構成要素と同等の機能を有する構成要素については、同一の符号を付記して、その説明を省略する。

図２０は、実施形態５に係る無線通信装置２１の構成を示すブロック図である。

図２０に示す様に、無線通信装置２１は、アンテナＡＮＴと、受信装置２２と、送信装置２３とを備えている。

受信装置２１は、アンテナＡＮＴで受信したＯＯＫ（On/Off Keying）変調された無線信号を復調して復調データを出力する。この受信装置２１は、前述の受信装置１１〜１５のいずれか１つで構成されている。送信装置２２は、送信データをＯＯＫ変調して送信する。

上記の無線通信装置２１は、受信装置２１は、受信装置１１〜１５のいずれか１つで構成されることにより、消費電力を削減することができるとともに、有意な値が出力されないという問題を回避することができる。

［付記事項］
前述の各実施形態１〜４においては、バンドパスフィルタＢＰＦは、ＳＡＷフィルタで構成されたり、受動素子または能動素子によりフィルタ等で構成されたりする。

また、バンドパスフィルタＢＰＦは、用途によっては省略されてもよい。

さらに、バンドパスフィルタＢＰＦと各復調装置ＤＥＭＯＤ１〜ＤＥＭＯＤ５との間に、ＬＮＡ等のアンプが設けられていてもよい。

なお、図９に示すサンプリング・クロックΦ０，Φ９０，Φ１８０，Φ２７０に対応する位相点数は、前述の様に、２点や４点に限定されるものではなく、２点以上であれば何点でもよい。また、位相差についても９０°を中心に説明したが、９０°に限定されるものではない。９０°以外の位相差を用いる場合、図１４に示すサンプリング・ミキサＭＩＸ１ｂにおける加算器ＡＤＤ２の係数α１〜α４は、位相差に合わせた適当な値に設定される。

また、間欠サンプリングの頻度も、１シンボルに１回に限定されるものではなく、１回以上であればよい。

さらに、サンプリングを行うスイッチＳＷ１，ＳＷ２等のスイッチは、サンプリングする位相以下の数が設けられ、互いに並列に設けられおればよい。これにより、スイッチのＯＮ・ＯＦＦを制御するサンプリング・クロックの周波数を低減することが可能となる。また、８点でサンプリングする場合、４個のスイッチを並列に配置して、各スイッチが１シンボルに２回サンプリングするようにすれば、サンプリング・クロッククロックの周波数をより一層低減することができる。したがって、受信装置１１〜１５の消費電力を低減することができる。

本発明に係る復調装置は、無線通信機能を持った無線センサノードで構成され、情報を収集する無線センサネットワークに用いられるＯＯＫ方式の無線通信の復調を低消費電力で実施することに好適に利用できる。本発明は、特に、無線センサネットワーク、医療、ヘルスケア、スマート・グリッド等のエネルギー監視・制御システム、遠隔処理の監視カメラ等の無線通信に有効であり、これらのシステムのボタン電池や太陽電池等による駆動が可能となる。

１１〜１５ 受信装置
２１ 無線通信装置
ＡＤＤ１，ＡＤＤ２ 加算器
ＡＭＰ１〜ＡＭＰ４ アンプ
Ｃ１，Ｃ２ キャパシタ（保持手段）
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ２２ キャパシタ（保持手段）
Ｃ１１ａ，Ｃ１１ｂ，Ｃ１２ａ，Ｃ１２ｂ キャパシタ（保持手段）
Ｃ２１ａ，Ｃ２１ｂ，Ｃ２２ａ，Ｃ２２ｂ キャパシタ（保持手段）
ＧＥＮ１，ＣＧＥＮ２ クロック生成回路（クロック生成手段）
ＣＭＰ１〜ＣＭＰ４ 絶対値コンパレータ（コンパレータ）
ＤＡＭＰ１，ＤＡＭＰ２ 差動アンプ
ＤＣＭＰ１，ＤＣＭＰ２ 差動絶対値コンパレータ（コンパレータ）
ＤＥＭＯＤ１〜ＤＥＭＯＤ５ 復調装置
ＤＬＹ１，ＤＬＹ２ 遅延回路
ＨＰＦ フィルタ
ＭＩＸ サンプリング・ミキサ
ＭＩＸ１，ＭＩＸ２ サンプリング・ミキサ
ＭＩＸ１ａ，ＭＩＸ１ｂ サンプリング・ミキサ
ＭＩＸ１０，ＭＩＸ２０ サンプリング・ミキサ
ＭＩＸ３１，ＭＩＸ３２ サンプリング・ミキサ
ＳＷ１，ＳＷ２ スイッチ（サンプリング手段）
ＳＷ１１，ＳＷ１２，ＳＷ２１，ＳＷ２２ スイッチ（サンプリング手段）
ＳＷ１１ａ，ＳＷ１１ｂ，ＳＷ１２ａ，ＳＷ１２ｂ スイッチ（サンプリング手段）
ＳＷ２１ａ，ＳＷ２１ｂ，ＳＷ２２ａ，ＳＷ２２ｂ スイッチ（サンプリング手段）
Φ０，Φ９０，Φ１８０，Φ２７０ クロック
ＣＬＫ１，ＣＬＫ２ クロック

Claims (9)

1. デジタル信号で変調されたキャリアを入力信号とする受信装置において、
   前記入力信号をサンプリングするサンプリング手段と、
   前記サンプリング手段でサンプリングされた入力信号を電圧として保持する保持手段と、
   前記保持手段に保持された電圧を増幅するアンプと、
   前記アンプの出力電圧と参照電圧と比較するコンパレータとを備え、
   前記サンプリング手段は、受信可能な最低信号強度である最低受信感度で受信したときの前記入力信号の実効値をＡｃ、温度および帯域幅で決まる熱雑音の二乗平均平方根の振幅をＡｎとすると、Ａｎ／Ａｃ＜ｓｉｎθの関係を満たす位相差θを確保するサンプリング点の対を少なくとも１つ有する２点以上で、１シンボルに１回以上、間欠的にサンプリングすることを特徴とする受信装置。
2. 前記サンプリング手段は、１シンボルに１回の頻度で前記入力信号をサンプリングすることを特徴とする請求項１に記載の受信装置。
3. 前記保持手段に保持された電圧に所定の帯域外の周波数成分を減衰させるフィルタ処理を施して前記アンプに出力するフィルタを備えていることを特徴とする請求項１または２に記載の受信装置。
4. 前記フィルタは、保持手段に保持された電圧に所定の係数を乗じて加算する加算器であることを特徴とする請求項３に記載の受信装置。
5. 前記サンプリング手段は、前記サンプリング点の数以下の数で設けられ、互いに並列に設けられていることを特徴とする請求項１に記載の受信装置。
6. 基準となる単一のクロックを遅延させることにより複数の位相の異なるクロックを生成し、かつ、これらクロックをサンプリングタイミングを規定するためのクロックとして前記サンプリング手段に供給する機能を持つクロック生成手段を備えていることを特徴とする請求項１から５のいずれか１項に記載の受信装置。
7. 前記入力信号が差動信号であり、
   前記サンプリング手段および前記保持手段が各差動信号について設けられていることを特徴とする請求項１から６のいずれか１項に記載の受信装置。
8. 前記サンプリング手段がスイッチであり、
   前記保持手段がキャパシタであることを特徴とする請求項１から７のいずれか１項に記載の受信装置。
9. 請求項１から８のいずれか１項に記載の受信装置と、
   送信装置とを備えていることを特徴とする無線通信装置。

Images