JP5525868B2

JP5525868B2 - 発光装置および半導体装置

Info

Publication number: JP5525868B2
Application number: JP2010046352A
Authority: JP
Inventors: 舜平山崎; 清加藤; 康行荒井; 麻衣秋葉
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2010-03-03
Filing date: 2010-03-03
Publication date: 2014-06-18
Anticipated expiration: 2022-05-13
Also published as: JP2010192906A

Description

本発明は、ガラス基板上に形成された結晶構造を有する半導体膜を用いて構成される半導体装置に係り、該装置内における信号の伝達を、光インターコネクションにより行なう半導体装置に関する。

絶縁基板又は絶縁膜上に形成される薄膜トランジスタ（ＴＦＴ）は、シリコンウェハに形成されるＭＯＳトランジスタに比べて製造方法が簡単であり、大型の基板を用いて低コストで製造できるという特徴がある。

特に、活性層が多結晶シリコン膜で形成されるＴＦＴ（多結晶ＴＦＴ）は、非晶質シリコンを用いたＴＦＴに比べて移動度が大きいので、表示装置や光電変換だけでなく集積回路の分野も含めたより広汎な機能素子への適用が望まれている。

しかし、多結晶ＴＦＴの電気的特性は、所詮単結晶のシリコンウェハに形成されるＭＯＳトランジスタ（単結晶トランジスタ）の特性に匹敵するものではなかった。特にオン電流や移動度は、結晶粒界における欠陥の存在により、多結晶ＴＦＴが単結晶トランジスタに比べ劣っていた。そのため、多結晶ＴＦＴを用いて集積回路の作製を試みた場合、十分なオン電流を得ようとするとＴＦＴのサイズを抑えることができなかった。さらに、大型のガラス基板上に微細なパターンを高速で描画するのは困難であり、これらのことが集積回路の高集積化の隘路となっていた。

集積回路において十分に高集積化がなされないと、各素子を接続している配線が長くなり、配線抵抗が高まる。配線抵抗が高まると、信号の遅延や波形の乱れを引き起こし、信号の伝送量を低下させてしまい、該集積回路の情報処理の性能が制限され、高性能で高速動作が可能な集積回路の実現を阻むこととなる。また、配線の長距離化に伴い配線間の寄生容量が増大し、配線への充放電エネルギーが増加して消費電力が増大してしまう。

また１枚のガラス基板上に様々な半導体回路を一体形成することは、歩留りの低下を招く要因になる。さらに集積回路は様々な機能を有する回路で構成されており、各回路ごとにＴＦＴに求められる性能に違いが生じることは当然予測される。そこで、所望の性能を得るため、同一基板上の各回路ごとにＴＦＴの構成を最適化しようとすると、プロセスが複雑になり、さらに工程数も増大するため、歩留りが低下し、また製品を完成させるまでかかる時間（TAT：Turn Around Time）を短縮化するのが難しくなる。

逆に複数の基板に形成された半導体回路どうしをＦＰＣ等で電気的に接続すると、接続している部分は物理的な衝撃に弱いため、機械的強度における信頼性が低くなる。またＦＰＣ等によって接続した場合、半導体装置が処理する信号の情報量が増加するにつれ、接続端子の数が増え、接点不良の発生確率が高まる。

そして、半導体装置が処理する情報量のさらなる増加により接続端子の数が増えると、基板の端部において接続端子を配置しきれなくなる事態も起こり得る。
しかし、接続端子の配置場所を確保するためだけに基板の面積を拡大することは、半導体装置の小型化を妨げる要因ともなり望ましくない。

本発明は上述したことに鑑み、安価なガラス基板を用い、情報量の増加に対応でき、なおかつ高性能で高速動作が可能な集積回路を有する半導体装置の提供を課題とする。

本発明では上記課題を解決するために、集積回路を構成する種々の回路を複数のガラス基板上に形成し、各ガラス基板間の信号の伝送は、光信号を用いる所謂光インターコネクションで行なう。

具体的には、あるガラス基板に形成された上段の回路の出力側に発光素子を設け、別のガラス基板に形成された後段の回路の入力側に、該発光素子と対向するように受光素子を形成する。そして上段の回路から出力された電気信号から変換された光信号が発光素子から出力され、該光信号を受光素子が電気信号に変換し、後段の回路に入力される。

このように光インターコネクションを用いることで、ガラス基板間でデータの伝送を行うことができる。また、受光素子が設けられたガラス基板を更に積層すれば、一つの発光素子の信号を複数の受光素子で受光することができる、つまり一つのガラス基板から同時に複数の他のガラス基板に伝送することができ、非常に高速な光バスを形成することができる。

そして単結晶のシリコンウェハとは異なり、ガラス基板は光を透過するので、３枚以上のガラス基板間の信号の伝送を比較的容易に行なうことが可能である。
そして、上述したようにガラス基板上に形成されたＴＦＴは単結晶トランジスタに比べて動作速度が低い。しかし、ガラス基板間の信号の伝送に光信号を用いることで、基板間を伝送する信号のバス幅を大きく取ることができ、複数のガラス基板上の回路で効率の良い並列動作をさせることが可能になるので、単結晶トランジスタと比較したときのガラス基板上に形成されたＴＦＴの動作速度の低さをカバーすることが可能である。

また、単結晶のシリコンウェハの場合に比べてガラス基板上に形成された回路の集積度が低くても、基板間の信号の伝送に光信号を用いることで複数のガラス基板を積層することができるので、装置が水平方向に嵩張るのを防ぐことができる。さらに配線の長距離化を防ぐことができ、配線容量に起因する消費電力の増加を抑えられる。

また、各基板ごとにプロセスを変更すれば、各回路のＴＦＴの構成を容易に最適化することができるので、最適化に際し、基板１枚ごとの工程数の増加を抑え、製品を完成させるまでかかる時間（TAT：Turn Around Time）を抑えることができる。また、安価なガラス基板を用いることでコストを抑えることができ、簡単な製造方法で作製することが可能である。

そして、各基板に形成された回路を組み合わせて１つの集積回路を構成するので、１つの基板上に集積回路を形成する場合に比べて、歩留りを高めることができる。また、基板間の信号の伝送に光信号を用いることで、回路間を電気的に接続するためのＦＰＣ等の端子の数を抑えることができ、機械的強度における信頼性を高めることができる。さらに、処理する信号の情報量が増加しても、端子の部分における接点不良の発生による歩留りの低下を抑えることができる。

そして、光信号の送受を行なう発光素子及び受光素子は、ＦＰＣの端子と異なり必ずしも基板の端部に配置する必要がないので、レイアウト上の制約が小さくなり、処理する情報量のさらなる増加に対応しやすい。

このように本発明は、高性能で高速動作が可能な集積回路を有する半導体装置の提供を可能とする。

本発明は透過性を有する基板を用いることで、３枚以上の基板間の信号の伝送を比較的容易に行なうことが可能である。また、基板間を伝送する信号のバス幅を大きく取ることができ、複数のガラス基板上の回路で効率の良い並列動作をさせることが可能になるので、単結晶トランジスタと比較したときのガラス基板上に形成されたＴＦＴの動作速度の低さをカバーすることが可能である。

また、各基板ごとにプロセスを変更すれば、各回路のＴＦＴの構成を容易に最適化することができるので、最適化に際し、基板１枚ごとの工程数の増加を抑え、製品を完成させるまでかかる時間を抑えることができる。また、安価なガラス基板を用いることでコストを抑えることができ、簡単な製造方法で作製することが可能である。

光入出力部を有するガラス基板の構成を示す図。光入出力部の構成を示す図。発光素子と受光素子の対応関係を示す図。本発明のマイクロプロセッサの構成を示す図。本発明の半導体表示装置の構成を示すブロック図。信号線駆動回路、走査線駆動回路及び画素部の構成を示す図。本発明の半導体表示装置の斜視図及び断面図。本発明の半導体装置の基板の配置に関する一実施例を示す図。光ファイバーアレイと光入出力部との位置関係を示す図。本発明の半導体装置の作製工程を示す図。本発明の半導体装置の作製工程を示す図。本発明の半導体装置の作製工程を示す図。本発明の半導体装置の作製工程を示す図。本発明の半導体装置の作製工程を示す図。本発明の半導体装置の発光素子の一実施例を示す図。

本発明の半導体装置の構成について、以下詳しく説明する。

図１（Ａ）に、本発明の半導体装置が有するガラス基板の構成を、一例として示す。図１（Ａ）において、ガラス基板１０上には、半導体素子で形成された１つまたは複数の回路１１が形成されている。さらに、ガラス基板１０上には、光信号の送受を行なう光入出力部１２と、該光入出力部１２に出入りする電気信号を処理するインターフェース１３とを有している。

光入出力部１２は、光信号を受信するための受光素子が形成された光入力部１４と、光信号を送信するための発光素子が形成された光出力部１５とを有している。図１（Ａ）では、説明を分かり易くするため、光入力部１４と光出力部１５とを区分けして示しているが、光信号を受信する機能を有する素子と、光信号を送信する機能を有する素子とが混在していても良い。

また図１（Ａ）では、他基板との間の信号の送受を光信号のみによって行う場合について示しているが、信号の一部を電気信号のまま送受しても良く、電気信号のまま送受用の機能、例えば端子などを有していても良い。

図１（Ｂ）に、図１（Ａ）に示したガラス基板を重ね合わせ、各基板間で光信号の送受信を行なっている様子を示す。各基板どうしで光入出力部１２が重なり合っており、各基板間で光信号の送受を行なうことで、各基板１０に形成された回路１１からなる集積回路が構築される。

図２（Ａ）に、光入出力部１２のより具体的な構成を示す。図２（Ａ）では、基板間で１つの発光素子１６に対して少なくとも１つの受光素子１７が対応している様子を示している。発光素子は、ガラス基板上に形成することができ、なおかつ指向性を有する発光が得られる素子であることが望ましい。

なお図２（Ａ）では光入出力部１２に発光素子１６と受光素子１７のみ示しているが、実際には電気信号により発光素子を発光させるための駆動部と、受光素子から得られた電気信号を増幅する回路や、得られた電気信号の波形を整形するための回路を設ける。なおこれらの機能をインターフェース１３が備えるようにしても良い。

図２（Ｂ）に、光入力部１４と光出力部１５の具体的な構成を示す。光出力部１５は、発光素子１６と、インターフェース１３から出力された電気信号（出力信号）を用いて該発光素子１６を発光させるための発光素子駆動部１８を有している。発光素子駆動部１８の具体的な構成は、発光素子１６の構成に合わせて適宜決めることができる。

光入力部１４は、受光素子１７と、該受光素子１７において得られた電気信号を増幅するための増幅回路１９と、電気信号の波形を整形するための波形整形回路２０とを有している。なお、増幅回路１９と波形整形回路２０は必ずしも設ける必要はなく、またこれらの回路の他に、電気信号の波形に何らかの処理を加える回路を有していても良い。図２（Ｂ）では、波形整形回路２０から出力された電気信号がインターフェース１３に入力される。

なお、図２（Ａ）では、発光素子と受光素子が一対一で対応している例について示したが、本発明はこの構成に限定されない。２つ以上の発光素子が１つの受光素子に対応していても良いし、１つの発光素子が２つ以上の受光素子に対応していても良い。

図３（Ａ）に、それぞれ異なる基板に形成された２つの発光素子が、さらに別の基板上に形成された１つの受光素子に対応している様子を示す。発光素子３０は、発せられる光が、発光素子３１の形成されているガラス基板３３を透過して受光素子３２に入射するように配置されている。上記構成により、発光素子３０から光信号を受光素子３２に送っている間に、発光素子３１が形成されている基板において別の動作を行うことができ、逆に発光素子３１から光信号を受光素子３２に送っている間に、発光素子３０が形成されている基板において別の動作を行うことができる。

逆に、それぞれ異なる基板に形成された２つの受光素子が、さらに別の基板上に形成された１つの発光素子に対応している場合、複数の基板へ同時に光信号を送信することができる。

また図３（Ｂ）に、複数の受光素子で得られた電気信号のいずれかを選択し、例えば増幅回路のような光入力部内のほかの回路や、インターフェースに送る機能を有する選択回路を設けた場合を示す。図３（Ｂ）では、それぞれ異なる基板上に形成された２つの発光素子３５、３６から発せられた光信号を、さらに別の基板上に形成された２つの受光素子３７、３８において電気信号に変換する。そして得られる２つの電気信号のいずれか一方を、選択回路３９において選択し、後段の回路に送信する。上記構成により、図３（Ａ）の場合と同様に、発光素子１つあたりの発振周波数を低くすることができ、発光素子の駆動を制御する発光素子駆動部の負担を小さくすることができる。

なお、ガラス基板間で光信号によるデータの伝送を並列に行うためには、光信号の経路を夫々独立させる必要がある。しかし、光の拡散の度合いによっては、光信号が対応しない受光素子に入射する所謂クロストークが生じる場合がある。
光の拡散の度合いは、発光素子から発せられる光の指向性と、光信号の経路における媒質の屈折率に依存する。よって、クロストークがなるべく抑えられるように光の拡散を考慮し、用いる発光素子の光の指向性に合わせて、受光素子と発光素子をレイアウトし、基板の厚さ、基板間の距離、基板間の媒質等を適宜設定することが望ましい。またクロストークを防ぐために、光信号の経路に、円筒形またはそれに近い断面をもつ光ファイバーや、平面状の誘電体薄膜にそって光を伝える薄膜導波路等の光導波路を設けても良い。

なお本発明で用いる基板はガラス基板に限定されない。透過性を有し、半導体素子の形成やその他のプロセスにおける処理温度に耐え得る基板であれば、プラスチック基板など、ガラス基板以外の基板も用いることは当然可能である。

以下、本発明の実施例について説明する。

本実施例では、マイクロプロセッサに代表されるＣＰＵ（Central Processing Unit）のＣＰＵコアを複数のガラス基板上に形成し、各基板間を光インターコネクションによって接続する例について説明する。

ガラス基板上に形成されたＴＦＴは単結晶トランジスタに比べて動作速度が遅い。そのため、ガラス基板上にＣＰＵを形成した場合、処理内容が複雑化すると単一のＣＰＵコアでは、十分な速度で処理を実行することが困難である。そこでＣＰＵコアの一連の処理を、その目的別にいくつかの処理に分け、各処理に一つの基板上に形成されたＣＰＵコアを割り当てる。そして各ＣＰＵコアが形成された複数の基板を光インターコネクションで接続することで、単一のＣＰＵコアを用いた場合と同じく一連の処理を行うことができる。それぞれの基板上に形成されたＣＰＵコアは割り当てられた処理だけを行えばよく、単一のＣＰＵコアですべての処理を行う場合にくらべて処理速度が向上する。

図４に、本実施例のマイクロプロセッサの斜視図を示す。マイクロプロセッサ１００は、ガラス基板を用いた複数のＣＰＵコア用基板１０１、メインメモリ１０２、クロックコントローラ１０３、キャッシュコントローラ１０４、シリアルインターフェース１０５、Ｉ／Ｏポート１０６等から構成される。勿論、図４に示すマイクロプロセッサは簡略化した一例であり、実際のマイクロプロセッサはその用途によって多種多様な構成を有している。

ＣＰＵコア用基板１０１は透過性を有する基板で形成されており、本実施例ではガラス基板を用いている。そして、ＣＰＵコア用基板１０１は、光入出力部１０７と、インターフェース１０８と、ＣＰＵコア１０９と、キャッシュメモリ１１０とをそれぞれ有している。

なお光入出力部１０７には、電気信号を光信号として出力する機能を有する素子と、光信号を電気信号に変換する機能を有する素子の両方を有していても良いし、基板によっては片方だけ有していても良い。そして、マイクロプロセッサ１００を構成する他の回路との間で、電気信号を光信号に変換せずにそのまま送受信するための端子を有していても良い。

キャッシュメモリ１１０は、ＣＰＵコア１０９とメインメモリ１０２の間に介在した、小容量で高速のメモリである。高速動作のＣＰＵコアは高速動作のメモリを必要とする。しかし、ＣＰＵコアの動作スピードにあったアクセスタイムをもつ高速の大容量メモリを使用した場合、一般的にコストが高くなってしまう。
ＣＰＵコアはキャッシュメモリをアクセスすることによりメインメモリのスピードによらず、高速で動作することが可能となる。

以下、各ＣＰＵコア１０９の動作の一例について説明する。

例えば、まず実行初期において、プログラムをメインメモリ１０２や他の外付メモリなどから、各ＣＰＵコア用基板１０１のキャッシュメモリ１１０（ＳＲＡＭ）にダウンロードする。マスターとなるＣＰＵコア１０９がこれを行っても良い。

次に、スレーブとなる各ＣＰＵコア１０９は、同じＣＰＵコア用基板１０１のキャッシュメモリ１１０に格納されたプログラムを順に実行する。同じＣＰＵコア用基板１０１のキャッシュメモリ１１０は、プログラムを格納するだけでなく、ワーク領域としても機能し、ＣＰＵコア１０９の計算結果等を一時的に格納する。

各ＣＰＵコア１０９が、他のＣＰＵコア１０９の出力結果や、メインメモリ１０２といった、ＣＰＵコア用基板内のキャッシュメモリ１１０以外との信号のやりとりが必要となる場合には、光入出力部１０７を経由して、これを行う。

ＣＰＵコア１０９の数に応じて全体の動作速度は向上する。特に、ＣＰＵコア１０９間の信号や、ＣＰＵコア用基板１０１外への信号のやりとりが少ない場合に、並列化の効果が高い。

プログラム例としては、例えば、非常に多くの極小値をもつ位相空間内において最小値を探すような最適化問題（例えば、自動配線、セールスマンの巡回問題）や、バラツキの評価（回路シミュレーション、等）において、モンテカルロ法やシミュレーテッドアニーリングなどを適用する場合が挙げられる。

これらのプログラムでは、基本的には、独立に、多数回、同じサブプログラムを実行する構造となっており、各サブプログラムを異なるＣＰＵコア１０９に担当させる事で、実質的には、各ＣＰＵコア用基板１０１内のＣＰＵコア１０９とキャッシュメモリ１１０で完結したプログラムを実行することができ、理想的な並列計算を行うことが可能となる。

なお、ＣＰＵコア間の処理速度がまちまちだと処理全体で見たときに不都合が起きる場合があるので、スレーブとなる各ＣＰＵコア間の処理速度のバランスを、マスターとなるＣＰＵコアでとるようにしても良い。

本実施例では、本発明の半導体装置の１つである半導体表示装置の一実施例について説明する。

図５に本実施例の半導体表示装置の構成をブロック図で示す。図５では２枚のガラス基板を用いており、第１の基板２００には外部入力端子２２５、ＶＲＡＭ（Video Random Access Memory）２０１、タイミング信号発生回路２０２、映像信号処理回路２０３、制御信号用光出力部２０４及び映像信号用光出力部２０５が設けられている。

制御信号用光出力部２０４及び映像信号用光出力部２０５には、それぞれ１つまたは複数の発光素子２２０と、それに対応する発光素子駆動部２２１とが形成されている。なお、１つの発光素子駆動部２２１が複数の発光素子２２０に対応していても良いし、一対一で対応していても良い。

また、第２の基板２１０には、制御信号用光入力部２１１、映像信号用光入力部２１２、信号線駆動回路２１３、走査線駆動回路２１４及び画素部２１５が設けられている。

制御信号用光入力部２１１及び映像信号用光入力部２１２には、それぞれ１つまたは複数の受光素子２２２と、それに対応する増幅回路２２３及び波形整形回路２２４とが形成されている。

ＶＲＡＭ２０１には外部入力端子２２５から入力された画像情報を有するデータが記憶されており、映像信号処理回路２０３では、信号線駆動回路２１３の規格に合わせて、該データをに何らかの処理を加え、映像信号として映像信号出力部２０５に送る。映像信号出力部２０５の発光素子駆動部２２１では、送られた映像信号を用いて発光素子２２０の発光を制御する。

一方、タイミング信号発生回路では、映像信号処理回路２０３、信号線駆動回路２１３、走査線駆動回路２１４の駆動のタイミングを制御するクロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）、ラッチ信号等の信号が生成される。映像信号処理回路２０３の駆動を制御する信号は直接該回路に与えられるが、第２の基板２１０に形成された回路、ここでは信号線駆動回路２１３、走査線駆動回路２１４に与える信号は、制御信号用光出力部２０４において光信号に変換され、制御信号用光入力部２１１において再び電気信号に変換される。そして電気信号に変換された各種制御信号は、信号線駆動回路２１３、走査線駆動回路２１４に与えられる。

信号線駆動回路２１３は与えられた制御信号のタイミングに同期して駆動し、映像信号をサンプリングして画素部２１５に入力する。また走査線駆動回路２１４も入力された制御信号に同期して、画素部２１５の各画素に映像信号が入力されるタイミングを制御する。

なお、本実施例では画像情報を有するデータを、外部入力端子２２５を介して電気信号として伝送しているが、電気信号としてではなく光信号として伝送するようにしても良い。

図６に実施例で用いたアクティブマトリクス型の半導体表示装置の信号線駆動回路、走査線駆動回路、画素部の具体的な構成を示す。なお図６では、画素部に画像を表示する素子の１つである発光素子として、ＯＬＥＤ（ＯＬＥＤ：Organic Light Emitting Device）を用いた場合を示す。

図６（Ａ）において信号線駆動回路２１３は、シフトレジスタ２１３＿１、ラッチＡ２１３＿２、ラッチＢ２１３＿３、Ｄ／Ａ変換回路２１３＿４を有している。シフトレジスタ２１３＿１は、入力されたクロック信号（ＣＬＫ）およびスタートパルス（ＳＰ）に基づき、タイミング信号を順に発生させ、後段の回路へタイミング信号を順次供給する。

なおシフトレジスタ２１３＿１からのタイミング信号を、バッファ等（図示せず）によって緩衝増幅し、後段の回路へ緩衝増幅したタイミング信号を順次供給しても良い。タイミング信号が供給される配線には、多くの回路あるいは素子が接続されているために負荷容量（寄生容量）が大きい。この負荷容量が大きいために生ずるタイミング信号の立ち上がりまたは立ち下がりの”鈍り”を防ぐために、このバッファが設けられる。

シフトレジスタ２１３＿１からのタイミング信号は、ラッチＡ２１３＿２に供給される。ラッチＡ２１３＿２は、デジタルの映像信号を処理する複数のステージのラッチを有している。ラッチＡ２１３＿２は、前記タイミング信号が入力されると同時に、映像信号を順次書き込み、保持する。

なお、ラッチＡ２１３＿２に映像信号を取り込む際に、ラッチＡ２１３＿２が有する複数のステージのラッチに、順に映像信号を入力する。

ラッチＡ２１３＿２の全ステージのラッチへの映像信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。すなわち、ラッチＡ２１３＿２中で一番左側のステージのラッチに映像信号の書き込みが開始される時点から、一番右側のステージのラッチに映像信号の書き込みが終了する時点までの時間間隔がライン期間である。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。

１ライン期間が終了すると、ラッチＢ２１３＿３にラッチ信号（Latch Signal）が供給される。この瞬間、ラッチＡ２１３＿２に書き込まれ保持されている映像信号は、ラッチＢ２１３＿３に一斉に送出され、ラッチＢ２１３＿３の全ステージのラッチに書き込まれ、保持される。

映像信号をラッチＢ２１３＿３に送出し終えたラッチＡ２１３＿２は、シフトレジスタ２１３＿１からのタイミング信号に基づき、再び映像信号の書き込みを順次行う。

この２順目の１ライン期間中には、ラッチＢ２１３＿３に書き込まれ、保持されている映像信号がＤ／Ａ変換回路２１３＿４においてアナログに変換され、画素部２１５に設けられた信号線に入力される。

なお、Ｄ／Ａ変換回路２１３＿４は必ずしも用いる必要はなく、時分割階調を行なう場合は、Ｄ／Ａ変換回路２１３＿４を用いずに、デジタルの映像信号をそのまま画素部２１５に設けられた信号線に入力する。

なお、光入出力部における光信号のバス幅を広く取ることができるので、光入力部における入力信号数が１ライン分の信号線の数と同じにすることも可能である。この場合、タイミング信号で順にラッチを選択して書き込まなくとも、一度に全ステージのラッチへの書き込みができるので、シフトレジスタを用いなくても駆動が可能である。また、光入力部における入力信号数が１ライン分の全信号線に対応していなくとも、いずれにしろ光入出力部における光信号のバス幅を広く取ることができるので、端子を用いたときよりも信号線駆動回路の駆動周波数を十分落とすことができる。

また、光入力部における入力信号数が１ライン分の信号線の数と同じ場合、ラッチＢを設けなくとも駆動が可能である。

一方、走査線駆動回路２１４は、それぞれシフトレジスタ２１４＿１、バッファ２１４＿２を有している。また場合によっては、さらにレベルシフタを有していても良い。

走査線駆動回路２１４において、シフトレジスタ２１４＿１からの選択信号がバッファ（図示せず）に供給され、対応する走査線に供給される。

図６（Ｂ）に画素部の一部を示す。各走査線には、１ライン分の画素のＴＦＴ２３０のゲートが接続されている。そして、１ライン分の画素のＴＦＴ２３０を一斉にＯＮにしなくてはならないので、バッファ２１４＿２は大きな電流を流すことが可能なものが用いられる。

次に、本実施例の半導体表示装置の外観について説明する。図７（Ａ）は図５に示した半導体表示装置の斜視図の一実施例である。また図７（Ｂ）はその断面を示したものである。

第１の基板２００上に形成された外部入力端子２２５は、ＦＰＣ２３１に接続されており、ＦＰＣ２３１を介して画像情報を有するデータが外部入力端子２２５に入力される。また図７（Ｂ）に示すように、第１の基板２００上にはＶＲＡＭ２０１、映像信号処理回路２０３、映像信号用光出力部２０５が設けられている。なお、図７（Ｂ）で示した以外に、第１の基板２００上にはタイミング信号発生回路２０２と、制御信号用光出力部２０４が形成されている。

第１の基板２００は、接着剤２３３により第２の基板２１０と対向するように張り合わされている。この接着剤２３３は、光を透過し、なおかつクロストークを考慮した上での最適な屈折率を有する材料であれば良い。

第２の基板２１０上には、画素部２１５と、信号線駆動回路２１３と、映像信号用光入力部２１２とが形成されている。なお、図７（Ｂ）で示した以外に、第２の基板２１０上には走査線駆動回路２１４と、制御信号用光入力部２１１が形成されている。

第２の基板２１０上に形成された画素部２１５は、第２の基板２１０とカバー材２３２との間に、不活性ガスまたは樹脂等と共に密封されている。なお第２の基板２１０とカバー材２３２とは、シール材２３４で封止されている。

第１の基板２００上に形成された映像信号用光出力部２０５は、接着材２３３と第２の基板２１０を間に挟んで、映像信号用光入力部２１２と重なり合っている。また図示してはいないが、制御信号用光出力部２０４と制御信号用光入力部２１１も、接着材２３３と第２の基板２１０を間に挟んで重なり合っている。

なお本実施例では、ＯＬＥＤを用いた半導体表示装置について説明したが、半導体表示装置はこれに限定されず、ＯＬＥＤ以外の発光素子を表示素子として用いた半導体表示装置であっても良いし、液晶表示装置（ＬＣＤ）、ＰＤＰ、ＤＬＰやその他の半導体表示装置であっても良い。

本実施例は、実施例１と組み合わせて実施することが可能である。

本実施例では、回路が形成された基板の重ね合わせ方の一実施例について説明する。

図８（Ａ）に本実施例の半導体装置の断面図の一例を示す。複数の基板３００には、それぞれ光入力部３０１と光出力部３０２が設けられている。また、各基板間には接着材３０４が充填されており、基板間の距離はスペーサ３０３によって固定されている。

なお、基板間に必ずしも接着材を充填させる必要はなく、部分的に接着材を用いて、光入力部と光出力部の間には空気や、不活性ガス、その他気体が存在するようにしても良い。

各基板に設けられた光出力部３０２は、他の基板３００に形成された少なくとも１つの光入力部３０１に対応している。そして本実施例では、対応する光入力部３０１と光出力部３０２の間に存在する基板３００の数が極力少なくなるように、各基板３００の水平方向の位置が定められている。

光入力部３０１と光出力部３０２の間に存在する基板３００の数が多くなると、図８（Ｂ）に示すように、接着材２３３と基板３００との屈折率の違いにより、光が屈折したり、光の一部が反射したりすることで、拡散してクロストークが生じやすくなる。図８（Ｃ）に示すように、光入力部３０１と光出力部３０２の間の光の経路上において、媒質の変化を少なくすることで、光の拡散を抑え、クロストークを抑えることができる。

本実施例は、実施例１または２と組み合わせて実施することが可能である。

本実施例では、光入力部と光出力部の間に光導波路の１つである光ファイバーアレイを設け、クロストークを防止する構成について説明する。

図９（Ａ）に、光ファイバーアレイの一部を拡大して示す。光ファイバーアレイ４００は、複数の光ファイバー４０１が束になっており、各光ファイバー４０１間は緩衝材等で埋められている。全ての光ファイバー４０１は光の伝播方向が揃うように配置されている

光ファイバー４０１は、光が伝搬される屈折率の高いコア４０２と、周囲の屈折率の低いクラッド４０３とで構成されている。

図９（Ｂ）に、２つの基板間に光ファーバーアレイ４００を配置した様子を示す。第１の基板４０５と第２の基板４０６には、それぞれ光入出力部４０７、４０８が向かい合うように設けられている。そして、光入出力部４０７、４０８の間に挟まれるように、第１の基板４０５と第２の基板４０６の間に光ファイバーアレイ４００が配置されている。

光ファイバーアレイ４００は、光ファイバーアレイ４００内の光の伝播方向と、光入出力部４０７、４０８間の光信号の進行方向とが一致するように配置されている。

本実施例のように光ファイバーアレイを用いることで、発光素子から発せられる光の指向性が高まり、クロストークを効果的に防ぐことができる。

本実施例は、実施例１〜３と組み合わせて実施することが可能である。

本実施例では、同一基板上における光入力部と光出力部の具体的な作製方法について説明する。

図１０において、基板５００には、例えばコーニング社の１７３７ガラス基板に代表される無アルカリガラス基板を用いた。そして、基板５００の素子が形成される面に、下地膜５０１をプラズマＣＶＤ法やスパッタ法で形成した。下地膜５０１は図示していないが、窒化珪素膜を２５〜１００ｎｍ（ここでは５０ｎｍの厚さ）と、酸化シリコン膜を５０〜３００ｎｍ（ここでは１５０ｎｍの厚さ）
とを形成した。また、下地膜５０１は、窒化珪素膜や窒化酸化シリコン膜のみを用いても良い。

次に、この下地膜５０１の上に５０ｎｍの厚さの、非晶質珪素膜をプラズマＣＶＤ法で形成した。非晶質珪素膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atom％以下として、結晶化の工程を行うことが望ましい。また、非晶質珪素膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。

なお、半導体膜は珪素だけではなくシリコンゲルマニウムを用いるようにしても良い。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５atomic％程度であることが好ましい。

ここで、下地膜と非晶質珪素膜とはいずれもプラズマＣＶＤ法で作製されるものであり、このとき下地膜と非晶質珪素膜を真空中で連続して形成しても良い。
下地膜５０１を形成後、一旦大気雰囲気にさらされない工程にすることにより、表面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性バラツキを低減させることができた。

そして、公知の技術により非晶質珪素膜を結晶化し、結晶質珪素膜（多結晶シリコン膜若しくはポリシリコン膜ともいう）を形成する。公知の結晶化方法としては、電熱炉を使用した熱結晶化方法、レーザー光を用いたレーザーアニール結晶化法、赤外光を用いたランプアニール結晶化法がある。本実施例では、ＸｅＣｌガスを用いたエキシマレーザー光を用いて結晶化する。

なお、本実施例では線状に加工したパルス発振型のエキシマレーザー光を用いるが、矩形であっても良いし、連続発振型のアルゴンレーザー光や連続発振型のエキシマレーザー光を用いることもできる。

また、本実施例では結晶質珪素膜をＴＦＴの活性層として用いるが、非晶質珪素膜を活性層として用いることも可能である。

なお、オフ電流を低減する必要のあるＴＦＴの活性層を非晶質珪素膜で形成し、オン電流の大きさに重点が置かれているＴＦＴの活性層を結晶質珪素膜で形成することは有効である。非晶質珪素膜はキャリア移動度が低いため電流を流しにくくオフ電流が流れにくい。即ち、電流を流しにくい非晶質珪素膜と電流を流しやすい結晶質珪素膜の両者の利点を生かすことができる。

こうして形成された結晶質珪素膜をパターニングして、島状の半導体層（以下、活性層という）５０３〜５０５を形成した。

次に、活性層５０３〜５０５を覆って、酸化シリコンまたは窒化珪素を主成分とするゲート絶縁膜５０６を形成した。本実施例では、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ₂とを混合し、反応圧力４０Ｐａ、基板温度３００〜４００℃とし、高周波（１３．５６ＭＨｚ）、電力密度０．５〜０．８Ｗ／ｃｍ²で放電させて、酸化シリコン膜を形成した。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。また窒化アルミニウムをゲート絶縁膜として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、ＴＦＴで発生した熱を効果的に拡散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜として用いても良い。（図１０（Ａ））

そして、ゲート絶縁膜５０６の上に導電膜を１００〜５００ｎｍの厚さで成膜し、パターニングすることで、ゲート電極５０８〜５１０を形成する。

なお、本実施例ではゲート電極をＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。また単層の導電膜ではなく、複数の層からなる導電膜を積層したものであっても良い。

例えば、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＷとする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＡｌとする組み合わせ、第１の導電膜を窒化タンタル（ＴａＮ）で形成し、第２の導電膜をＣｕとする組み合わせで形成することが好ましい。また、第１の導電膜及び第２の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、ＡｇＰｄＣｕ合金を用いてもよい。

また、２層構造に限定されず、例えば、タングステン膜、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜、窒化チタン膜を順次積層した３層構造としてもよい。また、３層構造とする場合、タングステンに代えて窒化タングステンを用いてもよいし、アルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜に代えてアルミニウムとチタンの合金膜（Ａｌ−Ｔｉ）を用いてもよいし、窒化チタン膜に代えてチタン膜を用いてもよい。

なお、導電膜の材料によって、適宜最適なエッチングの方法や、エッチャントの種類を選択することが重要である。

次に、ｎ型の不純物元素を添加する工程を行い、ｎ型の不純物領域５１２〜５１７を形成する。ここでは、フォスフィン（ＰＨ₃）を用いたイオンドープ法で行った。

次にｎチャネル型ＴＦＴが形成される領域をレジストマスク５２０で覆って、ｐチャネル型ＴＦＴが形成される領域に、ｐ型の不純物元素を添加する工程を行い、ｐ型の不純物領域５２１、５２２を形成した。ここではジボラン（Ｂ₂Ｈ₆）
を用いてイオンドープ法で添加した（図１０（Ｃ））。

そして、導電型の制御を目的とし、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。ただし、ゲート電極５０８〜５１０が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。

さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。

次いで、図１０（Ｄ）に示すように、１０〜２００ｎｍの厚さの酸化窒化シリコンからなる第１無機絶縁膜５２１を、ＣＶＤ法を用いて形成する。なお、第１無機絶縁膜は酸化窒化シリコン膜に限定されず、後に形成される有機樹脂膜への水分の出入りを抑えることができる、窒素を含む無機の絶縁膜であれば良く、例えば窒化珪素、窒化アルミニウムまたは酸化窒化アルミニウムを用いることができる。

なお、窒化アルミニウムは熱伝導率が比較的高く、ＴＦＴや発光素子などで発生した熱を効果的に拡散させることができる。

次に、第１無機絶縁膜５２１の上に、ポジ型の感光性有機樹脂から成る有機樹脂膜５２２を成膜する。本実施例ではポジ型の感光性のアクリルを用いて有機樹脂膜５２２を形成するが、本発明はこれに限定されない。

本実施例では、スピンコート法によりポジ型の感光性アクリルを塗布し、焼成することで、有機樹脂膜５２２を形成する。なお有機樹脂膜５２２の膜厚は、焼成後、０．７〜５μm（さらに好ましくは２〜４μm）程度になるようにする。

次に、フォトマスクを用いて開口部を形成したい部分を露光する。そして、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）を主成分とする現像液で現像した後、基板を乾燥させ、２２０℃、１時間程度の焼成を行う。そして、図１０（Ｄ）に示したように有機樹脂膜５２２に開口部が形成され、該開口部において第１無機絶縁膜５２１が一部露出された状態になる。

なお、ポジ型の感光性アクリルは薄茶色に着色しているので、発光素子から発せられる光が基板側に向かっているときは、脱色処理を施す。この場合、焼成する前に、再び現像後の感光性アクリル全体を露光する。このときの露光は、開口部を形成するための露光に比べて、やや強い光を照射したり、照射時間を長くしたりするようにし、完全に露光が行なわれるようにする。例えば、２μｍの膜厚のポジ型のアクリル樹脂を脱色するとき、超高圧水銀灯のスペクトル光であるｇ線（４３６nm）とｈ線（４０５nm）とｉ線（３６５nm）とから成る多波長光を利用する等倍投影露光装置（具体的にはＣａｎｏｎ製のＭＰＡ）を用いる場合、６０ｓｅｃ程度照射する。この露光により、ポジ型のアクリル樹脂が完全に脱色される。

また本実施例では、現像後に２２０℃で焼成を行なっているが、現像後にプリベークとして１００℃程度の低温で焼成してから、２２０℃の高温で焼成するようにしても良い。

そして図１０（Ｄ）に示すように、第１無機絶縁膜５２１が一部露出された該開口部と、有機樹脂膜５２２を覆って、ＲＦスパッタ法を用いて窒化珪素からなる第２無機絶縁膜５２３を成膜する。第２無機絶縁膜５２３の膜厚は１０〜２００ｎｍ程度が望ましい。また、第２無機絶縁膜は酸化窒化シリコン膜に限定されず、有機樹脂膜５２２への水分の出入りを抑えることができる、窒素を含む無機の絶縁膜であれば良く、例えば窒化珪素、窒化アルミニウムまたは酸化窒化アルミニウムを用いることができる。

なお、酸化窒化珪素膜または酸化窒化アルミニウム膜は、その酸素と窒素のatomic%の割合が、そのバリア性に大きく関与している。酸素に対する窒素の割合が高ければ高いほど、バリア性が高められる。また、具体的には、窒素の割合が酸素の割合よりも高い方が望ましい。

またＲＦスパッタ法を用いて成膜された膜は緻密性が高く、バリア性に優れている。ＲＦスパッタの条件は、例えば酸化窒化珪素膜を成膜する場合、Ｓｉターゲットで、Ｎ₂、Ａｒ、Ｎ₂Ｏをガスの流量比が３１：５：４となるように流し、圧力０．４Ｐａ、電力３０００Ｗとして成膜する。また、例えば窒化珪素膜を成膜する場合、Ｓｉターゲットで、チャンバー内のＮ₂、Ａｒをガスの流量比が２０：２０となるように流し、圧力０．８Ｐａ、電力３０００Ｗ、成膜温度を２１５℃として成膜する。

この有機樹脂膜５２２と、第１無機絶縁膜５２１と、第２無機絶縁膜５２３とで、第１の層間絶縁膜が形成される。

次に、図１１（Ａ）に示すように、有機樹脂膜５２２の開口部において、レジストマスク５２４を形成し、ゲート絶縁膜５０６、第１無機絶縁膜５２１及び第２無機絶縁膜５２３に、ドライエッチング法を用いてコンタクトホールを形成する。

このコンタクトホールの開口により、不純物領域５１２〜５１５、５１６、５１７が一部露出された状態になる。このドライエッチングの条件は、ゲート絶縁膜５０６、第１無機絶縁膜５２１及び第２無機絶縁膜５２３の材料によって適宜設定する。本実施例では、ゲート絶縁膜５０６に酸化珪素、第１無機絶縁膜５２１に酸化窒化珪素、第２無機絶縁膜５２３に窒化珪素を用いているので、まず、ＣＦ₄、Ｏ₂、Ｈｅをエッチングガスとして窒化珪素からなる第２無機絶縁膜５２３と酸化窒化珪素からなる第１無機絶縁膜５２１をエッチングし、その後ＣＨＦ₃を用いて酸化珪素からなるゲート絶縁膜５０６をエッチングする。

なおエッチングの際に、開口部において有機樹脂膜５２２が露出しないようにすることが肝要である。

次に、コンタクトホールを覆うように、第２無機絶縁膜５２３上に導電膜を成膜し、パターニングすることで、第１の不純物領域５１２〜５１５、５１６、５１７に接続された配線５２６〜５３１が形成される。

なお本実施例では、第２無機絶縁膜５２３上に、Ｔｉ膜を１００ｎｍ、Ａｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の導電膜としたが本発明はこの構成に限定されない。単層の導電膜で形成しても良いし、３層以外の複数の層からなる導電膜で形成しても良い。また材料もこれに限定されない。

例えば、Ｔｉ膜を成膜した後、Ｔｉを含むＡｌ膜を積層した導電膜を用いてもよいし、Ｔｉ膜を成膜した後、Ｗを含むＡｌ膜を積層した導電膜を用いても良い。

次に、第２無機絶縁膜５２３の上に、バンクとなる有機樹脂膜を成膜する。本実施例ではポジ型の感光性のアクリルを用いるが、本発明はこれに限定されない。本実施例では、スピンコート法によりポジ型の感光性アクリルを塗布し、焼成することで、有機樹脂膜を形成する。なお有機樹脂膜５２２の膜厚は、焼成後、０．７〜５μm（さらに好ましくは２〜４μm）程度になるようにする。

次に、フォトマスクを用いて開口部を形成したい部分を露光する。そして、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）を主成分とする現像液で現像した後、基板を乾燥させ、２２０℃、１時間程度の焼成を行う。そして、図１１（Ｃ）に示したように開口部を有するバンク５３３が形成され、該開口部において配線５２９、５３１が一部露出された状態になる。

なお、ポジ型の感光性アクリルは薄茶色に着色しているので、発光素子から発せられる光が基板側に向かっているときは、脱色処理を施す。脱色処理は有機樹脂膜５２２に施した脱色処理と同様に行なう。

バンクに感光性の有機樹脂を用いることで、開口部の断面に丸みをもたせることができるので、後に形成される電界発光層や陰極のカバレッジを良好とすることができ、発光領域が減少するシュリンクとよばれる不良を低減させることができる。

そして図１２（Ａ）に示すように、配線５２９、５３１が一部露出された該開口部と、バンク５３３を覆って、ＲＦスパッタ法を用いて窒化珪素からなる第３無機絶縁膜５３４を成膜する。第３無機絶縁膜５３４の膜厚は１０〜２００ｎｍ程度が望ましい。また、第３無機絶縁膜５３４は酸化窒化シリコン膜に限定されず、バンク５３３への水分の出入りを抑えることができる、窒素を含む無機の絶縁膜であれば良く、例えば窒化珪素、窒化アルミニウムまたは酸化窒化アルミニウムを用いることができる。

次に図１２（Ａ）に示すように、バンク５３３の開口部においてレジストマスク５３５を形成し、第３無機絶縁膜５３４に、ドライエッチング法を用いてコンタクトホールを形成する。

このコンタクトホールの開口により、配線５２９、５３１が一部露出された状態になる。このドライエッチングの条件は、第３無機絶縁膜５３４の材料によって適宜設定する。本実施例では、第３無機絶縁膜５３４に窒化珪素を用いているので、ＣＦ₄、Ｏ₂、Ｈｅをエッチングガスとして窒化珪素からなる第３無機絶縁膜５３４をエッチングする。

なおエッチングの際に、開口部においてバンク５３３が露出しないようにすることが肝要である。

次に、透明導電膜、例えばＩＴＯ膜を１１０ｎｍの厚さに形成し、パターニングを行うことで、配線５３１に接する画素電極５４０と、ダイオードで生じた電流を得るための引き出し配線５４１を形成する。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５４０が発光素子の陽極となる（図１２（Ｂ））。

次に、画素電極５４０上に電界発光層５４２を蒸着法により形成し、更に蒸着法により陰極（ＭｇＡｇ電極）５４３を形成する。このとき電界発光層５４２及び陰極５４３を形成するに先立って画素電極５４０に対して熱処理を施し、水分を完全に除去しておくことが望ましい。なお、本実施例ではＯＬＥＤの陰極としてＭｇＡｇ電極を用いるが、仕事関数の小さい導電膜であれば公知の他の材料、例えばＣａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉであっても良い。

なお陰極としてＡｌＬｉを用いた場合、窒素を含んだ第３の層間絶縁膜５３４によって、ＡｌＬｉ中のＬｉが、第３の層間絶縁膜５３４より基板側に入り込んでしまうのを防ぐことができる。

なお、電界発光層５４２としては、公知の材料を用いることができる。本実施例では正孔輸送層（Hole transporting layer）及び発光層（Emitting layer）
でなる２層構造を電界発光層とするが、正孔注入層、電子注入層若しくは電子輸送層のいずれかを設ける場合もある。このように組み合わせは既に様々な例が報告されており、そのいずれの構成を用いても構わない。例えば、電子輸送層またはホールブロッキング層として、ＳＡｌｑやＣＡｌｑなどを用いても良い。

なお、電界発光層５４２の膜厚は１０〜４００[nm]（典型的には６０〜１５０[nm]）、陰極５４３の厚さは８０〜２００[nm]（典型的には１００〜１５０[nm]）とすれば良い。

こうして図１２（Ｂ）に示すような構造の発光装置が完成する。図１２（Ａ）
において５５０は光出力部であり、５５１は光入力部に相当する。光出力部５５０において、画素電極５４０、電界発光層５４２、陰極５４３の重なっている部分５５２がＯＬＥＤに相当する。

５５３は受光素子として用いるＴＦＴであり、ゲート電極５０９には、受光素子５５３に光が照射されていない時に、不純物領域５１５と不純物領域５１４の間に設けられたチャネル形成領域５５５に電流が流れないような電圧が与えられている。つまり、ＴＦＴ５５３がｎチャネル型ＴＦＴの場合、閾値電圧より低い電圧が与えられており、ｐチャネル型ＴＦＴの場合、閾値電圧より高い電圧が与えられている。

なお、本実施例で示すＴＦＴの構成及び具体的な作製方法はほんの一例であり、本発明はこの構成に限定されない。

また本発明の半導体装置が有するＴＦＴの構造は、本実施例に示したものに限定されない。ＴＦＴの構成は適宜設計者が設定することができる

なお、実際には図１２（Ｂ）まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のカバー材でパッケージング（封入）することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＯＬＥＤの信頼性が向上する。

なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。また本実施例は、実施例１〜実施例４と自由に組み合わせることが可能である。

本実施例では、同一基板上における光入力部と光出力部の、実施例５に示したのとは異なる構成について説明する。

図１３（Ａ）において、第２の無機絶縁膜５６５上にカソード電極５６０が形成されている。カソード電極５６０は、半導体膜に導電型を付与する不純物を添加することで得られる。そして、カソード電極５６０上には光電変換層５６１、アノード電極５６２が順に積層されている。アノード電極５６２もカソード電極５６０と同様に、半導体膜にカソード電極５６０と逆の一導電型を付与する不純物を添加することで得られる。カソード電極５６０と、光電変換層５６１と、アノード電極５６２とによって、フォトダイオード５６３が形成される。

一方、感光性の有機樹脂で形成されたバンク５６６には、開口部が形成されており、該開口部においてアノード電極５６２と、ＴＦＴ５６７に接続されている配線５６８とが一部露出している。そして開口部を覆うようにバンク５６６上には、第３の無機絶縁膜５６９が成膜されている。

そして第３の無機絶縁膜５６９は、バンク５６６の開口部においてドライエッチングされており、アノード電極５６２と、ＴＦＴ５６７に接続されている配線５６８とが一部露出している。そして第３の無機絶縁膜５６９上に、フォトダイオード５６３において発生した電流を得るための引き出し配線５６４が第３の層間絶縁膜５６９上に、アノード電極５６２と接続するように形成されている。

また、第３の無機絶縁膜５６９上に、発光素子５７０の画素電極５７１が形成されている。そして画素電極５７１上に、電界発光層５７２と、陰極５７３が順に積層されている。画素電極５７１と、電界発光層５７２と、陰極５７３とによって発光素子５７０が構成されている。

図１３（Ａ）では、引き出し配線５６４と、画素電極５７１とが透明導電膜で形成されている。よって発光素子５７０から発せられる光は基板側に放射される。

図１３（Ｂ）に、発光素子の画素電極に陰極を用い、発光素子から発せられる光が基板と反対側に放射される構成を示す。図１３（Ｂ）において、引き出し配線５８０と画素電極５８１は同じ陰極材料で形成されており、画素電極５８１上に、電界発光層５８２を間に挟んで重なり合うように陽極５８３が形成されている。画素電極５８１、電界発光層５８２、陽極５８３とで発光素子５８４が形成されている。

本実施例は、実施例１〜５と組み合わせて実施することが可能である。

本発明の半導体装置は、様々な電子機器への適用が可能である。その一例は、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ受像器、携帯電話、投影型表示装置等が挙げられる。それら電子機器の具体例を図１４に示す。

図１４（Ａ）は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明の半導体装置を表示部２００３またはその他の回路に用いることで、本発明の表示装置が完成する。なお、表示装置は、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

図１４（Ｂ）はデジタルスチルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明の半導体装置を表示部２１０２またはその他の回路に用いることで、本発明のデジタルスチルカメラが完成する。

図１４（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明の半導体装置を表示部２２０３またはその他の回路に用いることで、本発明のノート型パーソナルコンピュータが完成する。

図１４（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明の半導体装置を表示部２３０２またはその他の回路に用いることで、本発明のモバイルコンピュータが完成する。

図１４（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の半導体装置を表示部Ａ、Ｂ２４０３、２４０４またはその他の回路に用いることで、本発明の画像再生装置が完成する。

図１４（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）であり、本体２５０１、表示部２５０２、アーム部２５０３を含む。本発明の半導体装置を表示部２５０２またはその他の回路に用いることで、本発明のゴーグル型ディスプレイが完成する。

図１４（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明の半導体装置を表示部２６０２またはその他の回路に用いることで、本発明のビデオカメラが完成する。

ここで図１４（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の半導体装置を表示部２７０３またはその他の回路に用いることで、本発明の携帯電話が完成する。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例は実施例１〜６に示したいずれの構成とも組み合わせて実施することが可能である。

発光素子から発せられる光は、クロストークの低減という観点から、指向性の高い光であることが望ましい。本実施例では、指向性の高い光が得られる発光素子の構成について説明する。

図１５（Ａ）に、指向性の高い光が得られる発光素子の断面図を示す。図１５（Ａ）において、ＴＦＴを覆うように層間絶縁膜８０３が形成されている。該層間絶縁膜８０３は開口部を有しており、該開口部においてＴＦＴの不純物領域８０１が層間絶縁膜８０３上に形成された配線８０９と接している。

配線８０９は複数の導電膜を積層することで形成されており、本実施例では、ＴａＮからなる第１の導電膜８０２、Ａｌからなる第２の導電膜８０４が順に積層されている。第１の導電膜８０２と第２の導電膜８０４はこの材料に限定されないが、第１の導電膜８０２はその一部を発光素子の陰極として用いるので、陰極として用いるのに十分な程度、仕事関数の低い材料で、なおかつ光を透過せずに反射するような材料を用いる。

そして配線８０９を覆って有機樹脂膜を成膜し、部分的にエッチングすることで開口部を有するバンク８０５を形成する。このとき有機樹脂膜のエッチングと共に、配線８０９の第２の導電膜８０４も一部エッチングし、陰極となる第１の導電膜８０２を部分的に露出させる。

その後、バンク８０５の開口部に電界発光層８０６を成膜する。本実施例では、電界発光層８０６が、バンク８０５の開口部の端部において第２の導電膜８０４が一部露出するように成膜されているが、導電膜８０４が露出しないように電界発光層８０６で完全に覆っていても良い。

そして電界発光層８０６上に陽極８０７を成膜する。陽極８０７は電界発光層８０６内にある程度光を閉じ込めるために、陽極として用いるのに十分な程度仕事関数が高く、なおかつ光を透過せずに反射するような材料を用いることが望ましい。本実施例では陽極８０７としてＡｌＬｉを用いた。

第１の導電膜８０２と、電界発光層８０６と、陽極８０７とが重なる部分において、発光素子８０８が形成される。

さらに陽極８０７は、バンク８０５の開口部の端部において光が第２の導電膜８０４に反射して放射するように、電界発光層８０６を一部露出させて成膜されている。上記構成により、電界発光層８０６において生成された光が、第１の導電膜８０２と陽極８０７において反射を繰り返し、バンク８０５の開口部の端部において電界発光層８０６の一部露出したところから放射され、なおかつバンクの開口部の端部において第２の導電膜８０４によって反射されるので、指向性の良い光が得られる。

なお、電界発光層８０６の劣化を防ぐために、光が放射される部分を完全に露出させるのではなく、光を透過する程度の薄い金属膜や、透過性を有するその他の膜で覆い、電界発光層８０６内に水分や酸素が混入するのを防ぐようにしても良い。

図１５（Ｂ）に、指向性の高い光が得られる発光素子の、図１５（Ａ）とは異なる断面図を示す。

図１５（Ｂ）において、ＴＦＴを覆うように層間絶縁膜８１５が形成されている。該層間絶縁膜８１５は開口部を有しており、該開口部においてＴＦＴの不純物領域８１０が層間絶縁膜８１５上に形成された配線８１１と接している。

配線８１１はその一部を発光素子の陰極として用いるので、陰極として用いるのに十分な程度、仕事関数の低い材料で、なおかつ光を透過せずに反射するような材料を用いる。本実施例ではＴａＮを用いた。

そして配線８１１を覆って有機樹脂膜を成膜し、部分的にエッチングすることで開口部を有するバンク８１２を形成する。その後、バンク８１２の開口部に電界発光層８１３を成膜する。そして電界発光層８１３上に陽極８１４を成膜する。陽極８１４は光を電界発光層８１３内にある程度閉じ込めるために、陽極として用いるのに十分な程度仕事関数が高く、なおかつ光を透過せずに反射するような材料を用いることが望ましい。本実施例では陽極８１４としてＡｌＬｉを用いた。

配線８１１と、電界発光層８１３と、陽極８１４とが重なる部分において、発光素子８１６が形成される。

さらに陽極８１４は、バンク８１２の開口部において、電界発光層８１３と配線８１１と重なる領域において、開口部を有し、該開口部において電界発光層８１３を一部露出させるように成膜されている。上記構成により、電界発光層８１３において生成された光が、配線８１１と陽極８１４において反射を繰り返し、電界発光層８１３の一部露出したところから放射されるので、指向性の良い光が得られる。

なお、電界発光層８１３の劣化を防ぐために、光が放射される部分を完全に露出させるのではなく、光を透過する程度の薄い金属膜や、透過性を有するその他の膜で覆い、電界発光層８１３内に水分や酸素が混入するのを防ぐようにしても良い。

また、本実施例では電界発光層で生成された光が陽極に形成された開口部から放射されているが、陰極に形成された開口部から放射するようにしても良い。

本実施例は、実施例１〜７と組み合わせて実施することが可能である。

Claims

第１の導電膜と、
前記第１の導電膜上の第２の導電膜と、
前記第２の導電膜上の有機樹脂膜と、
前記有機樹脂膜上の電界発光層と、
前記電界発光層上の第３の導電膜と、
を有し、
前記電界発光層は、発光層を有し、
前記有機樹脂膜は、開口部を有し、
前記開口部において、前記第２の導電膜が設けられていない部分を有し、
前記第２の導電膜が設けられていない部分において、前記第１の導電膜と前記電界発光層と前記第３の導電膜とが重なる部分を有し、
前記開口部の端部において、前記電界発光層が前記第３の導電膜に覆われていない部分を有し、
前記開口部の端部において、前記第２の導電膜が前記電界発光層に覆われていない部分を有し、
前記電界発光層の前記第３の導電膜に覆われていない部分は、前記第２の導電膜の前記電界発光層に覆われていない部分に対向して設けられ、
前記第１の導電膜と前記第２の導電膜と前記第３の導電膜とは、光を反射することができる材料を有し、
前記第１の導電膜と前記電界発光層と前記第３の導電膜とが重なる部分において形成される発光素子から発せられる光は、前記第１の導電膜と前記第３の導電膜において反射を繰り返し、前記電界発光層の前記第３の導電膜に覆われていない部分から放射されることを特徴とする発光装置。
半導体素子を有する第１の回路と、発光素子と、を有する第１のガラス基板と、
半導体素子を有する第２の回路と、受光素子と、を有する第２のガラス基板と、
を有し、
前記発光素子と前記受光素子とは、重なる部分を有し、
前記発光素子は、
第１の導電膜と、
前記第１の導電膜上の第２の導電膜と、
前記第２の導電膜上の有機樹脂膜と、
前記有機樹脂膜上の電界発光層と、
前記電界発光層上の第３の導電膜と、
を有し、
前記電界発光層は、発光層を有し、
前記有機樹脂膜は、開口部を有し、
前記開口部において、前記第２の導電膜が設けられていない部分を有し、
前記第２の導電膜が設けられていない部分において、前記第１の導電膜と前記電界発光層と前記第３の導電膜とが重なる部分を有し、
前記開口部の端部において、前記電界発光層が前記第３の導電膜に覆われていない部分を有し、
前記開口部の端部において、前記第２の導電膜が前記電界発光層に覆われていない部分を有し、
前記電界発光層の前記第３の導電膜に覆われていない部分は、前記第２の導電膜の前記電界発光層に覆われていない部分に対向して設けられ、
前記第１の導電膜と前記第２の導電膜と前記第３の導電膜とは、光を反射することができる材料を有し、
前記第１の導電膜と前記電界発光層と前記第３の導電膜とが重なる部分において形成される発光素子から発せられる光は、前記第１の導電膜と前記第３の導電膜において反射を繰り返し、前記電界発光層の前記第３の導電膜に覆われていない部分から放射されることを特徴とする半導体装置。