JP5524866B2 - 格納されたデータの誤りに基づいて基準電圧を制御するメモリデータ検出装置 - Google Patents

Description

本発明は、メモリに格納されたデータを読み出す装置および方法に関し、より詳しくは、格納されたデータの誤り発生の有無に応じて基準電圧を制御する装置および方法に関する。

シングルレベルセル（ＳＬＣ：ｓｉｎｇｌｅ−ｌｅｖｅｌ ｃｅｌｌ）メモリは、１つのメモリセルに１ビットのデータを格納するメモリである。シングルレベルセルメモリは、シングルビットセル（ＳＢＣ：ｓｉｎｇｌｅ−ｂｉｔ ｃｅｌｌ）メモリとも呼ばれる。シングルレベルセルメモリでは、１ビットのデータはメモリセルにプログラムされた閾値電圧（ｔｈｒｅｓｈｏｌｄ ｖｏｌｔａｇｅ）によって区分される２つの分布（ｄｉｓｔｒｉｂｕｔｉｏｎ）に含まれる電圧として格納されて読み出される。シングルレベルセルメモリの間の微細な電気的特性の差によってプログラムされた閾値電圧は、一定の範囲の分布を有するようになる。例えば、メモリセルから読み出された電圧が０．５〜１．５ボルトである場合には前記メモリセルに格納されたデータは論理「１」であり、メモリセルから読み出された電圧が２．５〜３．５ボルトである場合には前記メモリセルに格納されたデータは論理「０」と解釈される。メモリセルに格納されたデータは、読み出し動作時のセル電流／電圧の差によって区分される。

一方、メモリの高集積化の要求に応じて、１つのメモリセルに２ビット以上のデータを格納できるマルチレベルセル（ＭＬＣ：ｍｕｌｔｉ−ｌｅｖｅｌ ｃｅｌｌ）メモリが提案された。マルチレベルセルメモリは、マルチビットセル（ＭＢＣ：ｍｕｌｔｉ−ｂｉｔ ｃｅｌｌ）メモリとも呼ばれる。しかし、１つのメモリセルに格納するビットの数が増加するほど信頼性が落ち、読み出し失敗率（ｒｅａｄ ｆａｉｌｕｒｅ ｒａｔｅ）が増加することになる。１つのメモリセルにｍ個のビットを格納しようとすれば、２^ｍ個の分布を形成しなければならない。しかし、メモリの電圧ウィンドウ（ｖｏｌｔａｇｅ ｗｉｎｄｏｗ）は制限されているため、ｍが増加することによって隣接したビット間の閾値電圧の差は減ることとなり、これによって、読み出し失敗率が増加する。このような理由で、従来の技術によればマルチレベルセルメモリを用いた格納密度の向上が容易ではなかった。

本明細書では、マルチレベルセルメモリを用いてデータを格納する過程および格納されたデータを読み出す過程で読み出し失敗率を減らすメモリプログラミング装置および方法が提案される。

本発明の目的は、メモリセルの閾値電圧の値が変化した場合に、変化した閾値電圧によって発生したデータ誤りに基づいて基準電圧を制御するメモリデータ検出方法を提供することにある。

本発明の目的は、メモリセルの閾値電圧の値が変化した場合に、変化した閾値電圧によって発生したデータ誤りに基づいて基準電圧を制御するメモリデータ検出装置を提供することにある。

上記の目的を達成して従来技術の問題点を解決するために、本発明は、メモリセルの閾値電圧を第１基準電圧と比較するステップと、前記比較の結果に応じて前記メモリセルに格納された少なくとも１つ以上のビットのデータ値を決定するステップと、前記決定したデータ値に対して誤り発生の有無を判断するステップと、前記判断の結果に基づいて前記第１基準電圧より低い値の第２基準電圧を決定するステップと、前記第２基準電圧に基づいて前記データ値を再決定するステップとを含むことを特徴とするメモリデータ検出方法を提供する。

本発明の一側面によれば、メモリセルの閾値電圧を第１基準電圧と比較する第１電圧比較部と、前記比較の結果に応じて前記メモリセルに格納された少なくとも１つ以上のビットのデータ値を決定する第１データ決定部と、前記決定したデータ値に対する誤り発生の有無を判断する誤り発生判断部と、前記判断の結果に基づいて前記第１基準電圧より低い値の第２基準電圧を決定する基準電圧決定部と、前記決定した第２基準電圧に基づいて前記データ値を再決定する第２データ決定部とを含むことを特徴とするメモリデータ検出装置を提供する。

本発明によれば、メモリセルの閾値電圧の値が変化した場合に、変化した閾値電圧によって発生したデータ誤りに基づいて基準の電圧を制御することができる。変更した基準電圧に基づいてメモリセルに格納されたデータ値を再検出すれば、誤りのないデータを検出することができる。

本発明に係るメモリデータ検出方法をステップごとに示すフローチャートである。 メモリセルに格納された複数ビットのデータの中で１ビットのデータに誤りが発生した場合に、本発明の一実施形態にしたがって基準電圧を制御し、誤りを除去することを示す図である。 メモリセルに格納された複数ビットのデータの中で１ビットのデータに誤りが発生した場合に、本発明の一実施形態にしたがって基準電圧を制御し、誤りを除去することを示す図である。 メモリセルに格納された複数ビットのデータの中で１ビットのデータに誤りが発生した場合に、本発明の一実施形態にしたがって基準電圧を制御し、誤りを除去することを示す図である。 メモリセルに格納された複数ビットのデータの中で２ビットのデータに誤りが発生した場合に、本発明の一実施形態にしたがって基準電圧を制御し、２ビットに発生した誤りを一度に除去することを示す図である。 メモリセルに格納された複数ビットのデータの中で２ビットのデータに誤りが発生した場合に、本発明の一実施形態にしたがって基準電圧を制御し、２ビットに発生した誤りを一度に除去することを示す図である。 メモリセルに格納された複数ビットのデータの中で２ビットのデータに誤りが発生した場合に、本発明の一実施形態にしたがって基準電圧を制御し、２ビットに発生した誤りを一度に除去することを示す図である。 下位ビットから上位ビットに順番にデータ誤りの発生の有無に応じて第２基準電圧をアップデートする本発明の一実施形態をステップごとに示す図である。 本発明の一実施形態に係るメモリデータ検出装置の構造を示すブロック図である。

以下では、添付する図面を参照しながら本発明の実施形態について詳細に説明する。
図１は、本発明に係るメモリデータ検出方法をステップごとに示すフローチャートである。以下、図１を参照しながら本発明に係るメモリデータ検出方法を詳細に説明することにする。

ステップＳ１１０では、メモリセルの閾値電圧を第１基準電圧と比較する。閾値電圧は、メモリセルに格納された電荷量によって決定される。電荷量はメモリセルに格納されるデータによって決定される。本発明の一実施形態によれば、ステップＳ１１０ではメモリセルの閾値電圧を少なくとも１つ以上の第１基準電圧と比較してもよい。

ステップＳ１２０では、ステップＳ１１０における比較結果に応じてメモリセルに格納された少なくとも１つ以上のビットのデータ値を決定してもよい。本発明の一実施形態によれば、メモリセルに１ビットのデータが決定される場合に、メモリセルの閾値電圧を１つの第１基準電圧と比較される。本発明の一実施形態によれば、閾値電圧が第１基準電圧より高い場合には、メモリセルに「０」が格納されたものとして決定してもよい。また、閾値電圧が第１基準電圧より低い場合には、メモリセルに「１」が格納されたものとして決定してもよい。

本発明の一実施形態によれば、メモリセルには複数ビットのデータを格納してもよい。本発明の一実施形態によれば、メモリセルに２ビットが格納される場合に、メモリセルの閾値電圧を３つの第１基準電圧と比較してもよい。メモリセルの閾値電圧が有することができる電圧の範囲は３つの第１基準電圧によって４個の領域に区分してもよい。

一般的に、メモリセルにＮビットが格納される場合にメモリセルの閾値電圧が有することのできる電圧の範囲は、２^Ｎ−1個の第１基準電圧によって２^Ｎ個の領域に区分される。メモリデータ検出装置は、メモリセルの閾値電圧が２^Ｎ個の領域内で何番目の領域に位置するか否かによってＮビットのデータ値を決定することができる。

本発明の一実施形態によれば、ステップＳ１１０ではメモリセルの閾値電圧を３つの第１基準電圧と比較して判断する。ステップＳ１２０では、比較結果に応じてメモリセルの閾値電圧が４個の領域内でどの領域に属するかを判断する。判断結果に応じてメモリセルに格納された２ビットのデータ値を決定する。

ステップＳ１３０では、ステップＳ１２０で決定したデータに対する誤り発生の有無を判断する。本発明の一実施形態によれば、ステップＳ１３０では所定の誤り訂正符号化技法を用いてデータに対する誤り発生の有無を判断してもよい。本発明の一実施形態によれば、ステップＳ１３０では、ブロックコードまたは、畳み込み符号を用いて決定したデータの誤り発生の有無を判断してもよい。

本発明の一実施形態によれば、同一のメモリセルに格納される複数のビットが誤り訂正符号化され、メモリデータ検出装置は同一のメモリセルに格納された複数のビットに対して誤り発生の有無を判断してもよい。

本発明の他の実施形態によれば、互いに異なるメモリセルの同一の位置に格納される複数のビットが誤り訂正符号化され、メモリデータ検出装置は互いに異なるメモリセルの同一の位置に格納された複数のビットに対して誤り発生の有無を判断してもよい。例えば、第１メモリセルの最初のビットのデータと第２メモリセルの最初のビットは、共に誤り訂正符号化されてもよい。

ステップＳ１４０では、メモリセルに格納されたデータの誤り発生有無に基づいて第１基準電圧より低い値の第２基準電圧を決定してもよい。

メモリセルの閾値電圧は、時間の経過に伴って変化する。メモリセルの閾値電圧が変わる重要な理由のうちの１つは、高温ストレス（ＨＴＳ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）である。

メモリセルに格納されたデータは、メモリセルの閾値電圧によって決定される。メモリセルの閾値電圧は、メモリセルに格納された電荷量と関連する。メモリセルにデータが格納された以降に、メモリセルに格納された電荷量は熱エネルギーによって変化する。メモリセルの閾値電圧もメモリにデータが格納された以降の時間の経過に伴って変化する。メモリセルの閾値電圧が変化すれば、メモリセルに格納されたデータ値は、メモリセルにデータが格納される時点のデータと異なる値として検出される。すなわち、メモリセルに格納されたデータに誤りが発生する。

メモリセルに格納された電荷は、高温ストレスに分散される。結果的にメモリセルの閾値電圧は、メモリセルにデータが格納される時より低くなることが一般的である。したがって、メモリセルの閾値電圧が変化する方向は、大部分の電圧が低くなる方向である。

メモリセルに格納されたデータ値は、メモリセルの閾値電圧が位置する領域によって決定される。メモリセルに格納されたデータに誤りが発生した場合に、メモリセルに最初に格納された閾値電圧の値は、誤りが検出された時点の閾値電圧より高い場合が大部分である。
したがって、ステップＳ１５０では、メモリセルにデータを最初に格納する当時の基準電圧の第１基準電圧より低い第２基準電圧を決定してもよい。

ステップＳ１５０では、ステップＳ１４０で決定した第２基準電圧に基づいてメモリセルに格納されたデータ値を再決定してもよい。高温ストレスなどの理由でメモリセルの閾値電圧の値が変更された場合に、メモリセルに格納されたデータには誤りが発生する。ステップＳ１５０では、データに発生した誤りに基づいて第２基準電圧を決定し、決定した第２基準電圧に基づいてメモリセルに格納されたデータ値を決定する。本発明によれば、メモリセルに格納されたデータに誤りが発生した場合にも正確なデータ値を検出することができる。

メモリセルの閾値電圧が有することのできる値の範囲は、複数の第２基準電圧によって複数の領域に区分される。メモリデータ検出装置は、メモリセルの閾値電圧を複数の第２基準電圧と比較して、メモリセルの閾値電圧が複数の領域内でどの領域に位置するか否かを判断し、判断結果に応じてメモリセルに格納されたデータ値を決定する。
したがって、第２基準電圧を決定するのは、メモリセルの閾値電圧がどの領域に位置するか否かを決定することといえる。本発明によれば、メモリセルに格納されたデータの誤り発生の有無に応じてメモリセルの閾値電圧が位置する領域または第２基準電圧を再決定し、メモリセルに格納されたデータの正確な値を検出することができる。

図２〜図４は、メモリセルに格納された複数ビットのデータの中で１ビットのデータに誤りが発生した場合に、本発明の一実施形態にしたがって基準電圧を制御し、誤りを除去することを示す図である。

図２は、メモリセルに複数ビットのデータが格納された状態を示すものである。メモリセルの閾値電圧が有することのできる値の範囲は、複数の第１基準電圧２１１、２１２、２１３、２１４、２１５、２１６、２１７によって複数の領域２２１、２２２、２２３、２２４、２２５、２２６、２２７、２２８に区分される。メモリセルの閾値電圧が複数の領域２２１、２２２、２２３、２２４、２２５、２２６、２２７、２２８の中でどの領域に属するか否かによってメモリセルに格納されたデータ値が決定される。図２に示す実施形態では、メモリセルに「１０１」のデータが格納される。「１０１」のデータを格納するためのメモリセルの閾値電圧の値は、複数の領域２２１、２２２、２２３、２２４、２２５、２２６、２２７、２２８の中で３番目の領域２２３に位置しなければならない。

図３は、メモリセルの閾値電圧が高温ストレスなどによって変更されたのを示すものである。図３の実施形態では、メモリセルの閾値電圧３４０が第１基準電圧３１１、３１２、３１３、３１４、３１５、３１６、３１７によって区分された複数の領域内で３番目の領域３２３から２番目の領域３２２に移動した実施形態を示した。メモリデータ検出装置は、メモリセルの閾値電圧３４０を第１基準電圧３１１、３１２、３１３、３１４、３１５、３１６、３１７と比較して閾値電圧が２番目の領域３２２に位置することが分かる。

メモリセルの閾値電圧が２番目の領域３２２に位置する場合に、メモリデータ検出装置はメモリセルに格納されたデータ値は「１１０」と判断することができる。
メモリデータ検出装置は、検出されたデータ「１１０」に対して誤り発生の有無を判断してもよい。メモリセルに格納された最初のデータ値は「１１０」でなく、「１０１」であるため、メモリデータ検出装置は格納されたデータに誤りが発生したことが分かる。本発明の一実施形態によれば、メモリデータ検出装置は格納されたデータに誤りが発生したという事実だけでなく、複数ビットのデータの中で誤りが発生したビットのデータを識別することができる。

本発明の一実施形態によれば、メモリデータ検出装置は複数ビットのデータの中で誤りが発生したビットの位置を識別し、識別されたビットの位置にしたがって、第２基準電圧を決定してもよい。

図３の実施形態では、格納されたデータ「１０１」の中で最下位ビットの「１」に誤りが発生したため、最下位ビットが「１」になるように第２基準電圧を決定してもよい。最下位ビットが「１」になるためには、メモリセルの閾値電圧が第２基準電圧によって区分される複数の領域３２１、３２２、３２３、３１４、３２５、３２６、３２７、３２８の中で最初の領域３２１、３番目の領域３２３、５番目の領域３２５または、７番目の領域３２７の中のいずれか１つの領域に位置したものと判断することができる。メモリデータ検出装置は高温ストレスによって閾値電圧が低くなることを考慮して、データ格納当時の閾値電圧２３０は検出当時の閾値電圧３４０より高いと判断することができる。メモリデータ検出装置は、図２のデータ格納当時の閾値電圧２３０が３番目の領域２２３、５番目の領域２２５または、７番目の領域２２７に位置したものと判断することができる。

本発明の一実施形態によれば、メモリデータ検出装置は、第１基準電圧と第２基準電圧との差が最小になるように第２基準電圧を決定することができる。図３の実施形態では、検出された閾値電圧３４０が２番目の領域３２２に位置するため、第１基準電圧３１１、３１２、３１３、３１４、３１５、３１６、３１７と図４の第２基準電圧４５１、４５２、４５３、４５４、４５５、４５６、４５７との差が最小になるように決定すれば、メモリセルの閾値電圧４７０は第２基準電圧４５１、４５２、４５３、４５４、４５５、４５６、４５７によって区分される複数の領域４６１、４６２、４６３、４６４、４６５、４６６、４６７、４７８の中で３番目の領域４６３に位置することになる。

図４は、データに発生した誤りに基づいて決定した第２基準電圧４５１、４５２、４５３、４５４、４５５、４５６、４５７および第２基準電圧４５１、４５２、４５３、４５４、４５５、４５６、４５７によって区分される複数の領域４６１、４６２、４６３、４６４、４６５、４６６、４６７、４６８を示す図である。

メモリデータ検出装置は、第２基準電圧に基づいてメモリセルに格納されたデータ値を再決定してもよい。メモリデータ検出装置は、メモリセルの閾値電圧４７０を第２基準電圧４５１、４５２、４５３、４５４、４５５、４５６、４５７と比較して、閾値電圧が第２基準電圧４５１、４５２、４５３、４５４、４５５、４５６、４５７によって区分される複数の領域４６１、４６２、４６３、４６４、４６５、４６６、４６７、４６８の中で３番目の領域４６３に位置すると判断することができる。メモリデータ検出装置は、メモリセルに格納されたデータに「１０１」が格納されたと判断することができる。

図４でメモリセルの閾値電圧４７０は図３と比較して同一であるが、データを決定する基準電圧が第１基準電圧から第２基準電圧に変更された。したがって、メモリデータ検出装置が第２基準電圧に基づいてメモリセルに格納されたデータ値を再決定すれば、メモリセルに格納されたデータ「１０１」の値を正確に検出することができる。

本発明の一実施形態によれば、メモリデータ検出装置は再決定したデータの２番目のビットに対して誤り発生の有無を判断することができる。図２〜図４の実施形態では２番目のビットに誤りが発生したが、最下位ビットに発生した誤りを訂正する過程において２番目のビットに発生した誤りも共に訂正された。

図５〜図７は、メモリセルに格納された複数ビットのデータの中で２つのビットのデータに誤りが発生した場合に、本発明の一実施形態にしたがって基準電圧を制御し、２つのビットに発生した誤りを一度に除去することを示す図である。

図５は、メモリセルにデータが格納された時点におけるメモリセルの閾値電圧３３０を示すものである。図５の実施形態ではメモリセルに３ビットのデータが格納される実施形態が示された。メモリセルの閾値電圧が有することのできる値の領域は複数の第１電圧５１１、５１２、５１３、５１４、５１５、５１６、５１７によって複数の領域５２１、５２２、５２３、５２４、５２５、５２６、５２７、５２８に区分される。図５の実施形態では「０１１」のデータがメモリセルに格納された実施形態が示され、「０１１」のデータを格納するためにはメモリセルの閾値電圧５３０が５番目の領域５２５に位置しなければならない。
図６は、メモリセルにデータを格納した後に、様々な理由でメモリセルの閾値電圧が変化したことを示す図である。

本発明の一実施形態によれば、５番目の領域５２５に位置したメモリセルの閾値電圧５３０は３番目の領域５２３に移動してもよい。本発明に係るメモリデータ検出装置は、メモリセルの閾値電圧６４０を複数の第１基準電圧６１１、６１２、６１３、６１４、６１５、６１６、６１７と比較してメモリセルに格納されたデータ値を決定してもよい。本発明の一実施形態によれば、メモリセルの閾値電圧６４０が３番目の領域６２３に移動した場合に、メモリデータ検出装置はメモリセルに格納されたデータ値を「１０１」と決定することができる。

図７は格納されたデータに誤りが発生した場合に、発生した誤りに基づいて第２基準電圧を決定し、決定した第２基準電圧に基づいてメモリセルに格納されたデータ値を再決定することを示す図である。
本発明の一実施形態によれば、メモリセルに格納された複数のビットの中で下位ビットから上位ビットに順次にデータの誤り発生の有無に応じて第２基準電圧をアップデートしてもよい。

図７において、メモリセルに格納されたデータ「０１１」に誤りが発生し、メモリデータ検出装置が検出したデータは「１０１」である。最初データ「０１１」の中で最下位（Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）ビットの「１」には誤りが発生しなかった。一方、最上位ビット（Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）および２番目のビットには誤りが発生した。

本発明の一実施形態によれば、メモリデータ検出装置は２番目のビットに発生した誤りに基づいて第２基準電圧を決定してもよい。メモリデータ検出装置は、２番目のビットの最初に格納された値は「１」であったことが容易に分かる。したがって、メモリデータ格納装置は、最初に格納されたデータ値が「０１１」または「１１１」であることが分かる。メモリデータ検出装置は、メモリセルの閾値電圧が最初の領域７２１または５番目の領域７２５に位置したものと判断することができる。

高温ストレスによる閾値電圧の変化は電圧値が低くなる方向に発生する。したがって、メモリデータ検出装置は、メモリセルの閾値電圧が５番目の領域７２５に位置したものと判断することができる。
したがって、メモリデータ検出装置は、変化したメモリセルの閾値電圧が５番目の領域７６５に位置するように第２基準電圧７５１、７５２、７５３、７５４、７５５、７５６、３５７を決定してもよい。決定した第２基準電圧によってメモリセルの閾値電圧７７０が有することのできる値の範囲は新しい８個の領域７６１、７６２、７６３、７６４、７６５、７６６、７６７、７６８に区分される。

本発明の一実施形態によれば、２番目のビットに発生したデータの誤りが訂正されるように第２基準電圧が決定されてもよい。この場合に変化したメモリセルの閾値電圧７７０は、新しい８個の領域内で５番目の領域７６５に位置してもよい。

メモリデータ検出装置は、新しく決定した第２基準電圧に基づいて複数ビットのデータ値を再決定してもよい。図７の実施形態によれば、再決定したデータ値は「０１１」に検出される。

メモリデータ検出装置は、再検出されたデータ「０１１」に対して再び誤り発生の有無を判断してもよい。図７の実施形態では再検出されたデータ「０１１」は、最初に格納されたデータと同一であるためメモリデータ検出装置は誤りを検出することができない。

図５〜図７の実施形態では、最上位ビットおよび２番目のビットに誤りが発生した。本発明によれば、複数のビットに誤りが発生した場合にも、１つのビットデータの誤り発生の有無に応じて第２基準電圧を決定することによって、複数ビットに発生した誤りが全て訂正される。

図５〜図７の実施形態では複数ビットに発生した誤りが全て訂正されたが、本発明の他の実施形態によれば、訂正されずに残っている誤りがあり得る。例えば、最初に格納されたデータが「００１」であれば、メモリセルの閾値電圧は７番目の領域５２７に位置する。高温ストレスによってメモリセルの閾値電圧の値が最初の領域５２１に変更され得る。この場合にメモリデータ検出装置が第１基準電圧に基づいて検出したデータは「１１１」である。メモリデータ検出装置は、検出されたデータに誤り発生の有無を判断することができる。メモリデータ検出装置は、検出されたデータの２番目のビットに誤りが発生したことが分かる。

本発明の一実施形態によれば、メモリデータ検出装置は、２番目のビットに発生した誤りが除去されるように第２基準電圧を決定してもよい。メモリセルの閾値電圧が高温ストレスによって低くなることを考慮すれば、データを格納する時点におけるメモリセルの閾値電圧は３番目の領域５２３または７番目の領域５２７に位置したことが分かる。

本発明の一実施形態によれば、メモリデータ検出装置は、第１基準電圧と第２基準電圧との差が最小になるように第２基準電圧を決定してもよい。第１基準電圧と第２基準電圧との差が最小になれば、第１基準電圧によって区分されるそれぞれの領域と第２基準電圧によって区分されるそれぞれの領域が移動する距離が短くなければならない。したがって、メモリデータ検出装置は、データを格納する時点の閾値電圧はデータを検出する時点の閾値電圧が位置している最初の領域から近い位置の３番目の領域に位置していたものとして判断することができる。

もし、データを格納する時点の閾値電圧が３番目の領域に位置していると判断した場合に、メモリデータ検出装置は、データを検出する時点の閾値電圧が第２基準電圧によって区分されるそれぞれの領域中において３番目の領域に位置するように第２基準電圧を決定してもよい。

メモリデータ検出装置は、第２基準電圧に基づいてメモリセルに格納された複数ビットの値を再決定してもよい。メモリデータ検出装置は、メモリセルの閾値電圧を第２基準電圧と比較すれば、メモリセルの閾値電圧が３番目の領域に位置することが分かる。メモリセルの閾値電圧が３番目の領域に位置すれば、メモリセルに格納されたデータは「１０１」である。メモリデータ検出装置は、再検出されたデータに対して誤り発生の有無を判断することができる。メモリセルに最初格納されたデータは「００１」であるため、メモリデータ検出装置は再検出されたデータの最上位ビット（ＭＳＢ：Ｍｏｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）に誤りが発生したことが分かる。
本発明の一実施形態によれば、メモリデータ検出装置は、誤りが訂正されたビットに対する上位ビットのデータの誤り発生の有無に応じて第２基準電圧をアップデートしてもよい。

メモリデータ検出装置は、最上位ビットに発生した誤りを考慮して第２基準電圧をアップデートしてもよい。高温ストレスによってメモリセルの電圧が低くなることを考慮すれば、データ格納時点においてメモリセルの閾値電圧は検出時点におけるメモリセルの電圧よりも高いと判断することができる。本発明によれば、メモリデータ検出装置は、メモリセルにデータを格納する時点におけるメモリセルの閾値電圧が３番目の領域でなく、７番目の領域に位置すると判断することができる。
メモリデータ検出装置は、メモリセルの閾値電圧が７番目の領域に位置するように第２基準電圧をアップデートしてもよい。

図５〜図７の実施形態ではメモリセルに３ビットのデータを格納したが、本発明の他の実施形態ではメモリセルに２ビットまたは４ビット以上のデータを格納してもよい。２ビットまたは４ビット以上のデータが格納された場合にも、本発明に係るメモリデータ検出装置は、３ビットが格納された実施形態と同様の方法でデータに発生した誤りに基づいて第２基準電圧を決定したりアップデートすることができる。メモリデータ検出装置は、アップデートされた第２基準電圧に基づいてメモリセルに格納されたデータ値を再決定してもよい。

図８は、下位ビットから上位ビットで順次データ誤り発生の有無に応じて第２基準電圧をアップデートする本発明の一実施形態をステップごとに示す図である。以下、図８を参照して本発明によって順次に第２基準電圧をアップデートすることを詳細に説明することにする。

本発明の一実施形態によれば、メモリセルに複数ビットのデータが格納される場合に下位ビットから上位ビットに順次にデータ誤りの発生の有無に応じて第２基準電圧をアップデートしてもよい。

ステップＳ８１０では、メモリセルに格納された複数ビットのデータの中でメモリデータ検出装置によってデータが訂正されるビットを示すビットインデックスｎを初期化する。本発明の一実施形態によれば、複数ビットのデータに対し最下位ビット（ＬＳＢ：Ｌｅａｓｔ Ｓｉｇｎｉｆｉｃａｎｔ Ｂｉｔ）から最上のビットの方向にデータが訂正されることができる。この場合に、ステップＳ８１０では、ビットインデックスｎを「０」に初期化して最下位ビットからデータを訂正してもよい。

ステップＳ８２０では、メモリセルに格納された複数ビットのデータの中でビットインデックスｎが指示するビットのデータに誤りが発生したか否かを判断する。本発明の一実施形態によれば、複数のメモリセルに格納される複数のデータの中で同一のビットのデータは共に誤り訂正符号化されてもよい。すなわち、第１メモリセルに格納されるデータの２番目のビットと第２メモリセルに格納されるデータの２番目のビットは共に誤り訂正符号化されてもよい。この場合に、共に誤り訂正符号化されたビットらは共に誤り訂正復号化され、メモリデータ検出装置はメモリセルに格納されるデータの中で特定のビットのデータに誤りが発生したか否かを判断することができる。

ステップＳ８２０において、ビットインデックスｎが指示するビットのデータに誤りが発生しなかった場合には、ステップＳ８５０でｎの値を増加させてもよい。

ステップＳ８３０でビットインデックスｎが指示するビットのデータに誤りが発生した場合には、ステップＳ８４０でｎ番目のデータに発生した誤りに基づいて第２基準電圧を決定してもよい。
本発明の一実施形態によれば、第２基準電圧を決定するステップＳ８３０は、ｎ番目のビットに発生したデータの誤りが除去されるように第２基準電圧を決定してもよい。

ステップＳ８４０では、ステップＳ８３０で決定した第２基準電圧に基づいて複数ビットのデータ値を再決定する。本発明の一実施形態によれば、誤りが発生したｎ番目のビットだけでなく、メモリセルに格納された複数のビットデータに対して全体の値を再決定してもよい。
本発明の一実施形態によれば、ステップＳ８４０で再決定したデータの中で誤りが発生したデータに対する上位ビットデータの誤り発生の有無に応じて第２基準電圧をアップデートしてもよい。

ステップＳ８５０では、ビットインデックスｎの値を増加させる。ビットインデックスｎは誤りが発生し、誤りが訂正されたビットでなく、その上位ビットを示す。

ステップＳ８６０では、増加したビットインデックスｎとメモリセルに格納された複数のビットデータの長さｐを比較する。もし、ｎがｐより大きい場合には、複数のビットデータに対するすべての誤り訂正が完了したため、本発明に係るメモリデータの検出手続きを終了してもよい。

もし、ｎがｐより小さかったり同じ場合には、複数のビットデータに対するすべての誤り訂正が完了しなかったため、ステップＳ８２０で再びｎ番目のビットに誤りが発生したか否かを判断することができる。

本発明によれば、メモリセルに複数ビットのデータが格納された場合にも、それぞれのビットに対して同一の方法で誤り発生の有無を検討し、また、発生した誤りに応じて第２基準電圧をアップデートしてもよい。それぞれのデータの位置に応じて第２基準電圧をアップデートする方法を異にすることなく、同一の方法で第２基準電圧をアップデートする。したがって、実際にハードウェアで簡単に実現することができる。
図９は、本発明の一実施形態に係るメモリデータ検出装置の構造を示したブロック図である。以下、図９を参照して本発明に係るメモリデータ検出装置の構造を詳細に説明することにする。本発明に係るメモリデータ検出装置９００は、第１電圧比較部９１０、第１データ決定部９２０、誤り発生判断部９３０、基準電圧決定部９４０、および第２データ決定部９５０を含む。

第１電圧比較部９１０は、メモリセルの閾値電圧を第１基準電圧と比較する。メモリセルの閾値電圧が有することのできる値の範囲は第１基準電圧によって複数の領域に区分される。

第１データ決定部９２０は、第１電圧比較部９１０はメモリセルの閾値電圧と第１基準電圧との比較結果に応じてメモリセルに格納された少なくとも１つ以上のビットのデータ値を決定する。第１データ決定部９２０は、メモリセルの閾値電圧と第１基準電圧との比較結果に応じて、メモリセルの閾値電圧が位置した領域を判断する。メモリセルの閾値電圧が位置した領域にしたがって、メモリセルに格納された少なくとも１つ以上のビットのデータ値を決定する。

一般的にメモリセルにＮビットが格納される場合にメモリセルの閾値電圧が有することのできる電圧の範囲は２^Ｎ−１個の第１基準電圧によって２^Ｎ個の領域に区分される。メモリデータ検出装置は、メモリセルの閾値電圧が２^Ｎ個の領域内で何番目の領域に位置するか否かによって、Ｎビットのデータ値を決定してもよい。

誤り発生判断部９３０は、第１データ決定部９２０で決定したデータに対する誤り発生の有無を判断する。本発明の一実施形態によれば、同一のメモリセルに格納される複数ビットのデータは共に誤り訂正符号化されてもよい。この場合、誤り発生判断部９３０は、同一のメモリセルに格納される複数ビットのデータに対してエラの発生有無を判断してもよい。

本発明の他の実施形態によれば、互いに異なるメモリセルに格納される複数のデータの中で同一のビットのデータは共に誤り訂正符号化されてもよい。第１メモリセルの最初のビットのデータと第２メモリセルの最初のビットは共に誤り訂正符号化されてもよい。この場合、メモリデータ検出装置は、互いに異なるセルの同一のビットに格納された複数ビットのデータに対して誤り発生の有無を判断してもよい。
本発明の一実施形態によれば、誤り発生判断部は、ブロックコードまたは、畳み込み符号（ｃｏｎｖｏｌｕｔｉｏｎａｌ ｃｏｄｅ）を用いて前記決定したデータの誤り発生の有無を判断してもよい。

基準電圧決定部９４０はメモリセルに格納されたデータの誤り発生の有無に基づいて第１基準電圧より低い値を有する第２基準電圧を決定する。
メモリセルの閾値電圧は高温ストレス現象のためにその値が変わる。閾値電圧の変化は電圧が低くなる方向に起きることが一般的である。本発明の一実施形態によれば、メモリセルの閾値電圧を第１基準電圧と比較して検出したメモリセルのデータには誤りが発生し得るが、第１基準電圧より低い値の第２基準電圧とメモリセルの閾値電圧を比較して検出したメモリセルのデータには誤りが発生しないことがある。
本発明の一実施形態によれば、基準電圧決定部９４０は、メモリセルに格納された複数ビットのデータの中で誤りが発生したビットの位置を識別し、識別されたビットの位置に応じて前記第２基準電圧を決定してもよい。

高温ストレスの影響が大きくないか、またはメモリセルにデータが格納された後に長時間が経過しなかった場合には、メモリセルの閾値電圧の変化が大きくないこともある。この場合に、メモリセルの閾値電圧の値は、メモリセルにデータが格納された時点に位置した領域から近い領域に位置している可能性が高い。したがって、本発明の一実施形態によれば、基準電圧決定部９４０は、第１基準電圧と第２基準電圧との差が最小になるように第２基準電圧を決定してもよい。
本発明の一実施形態によれば、基準電圧決定部９４０は、複数ビットのデータの中で誤りが発生したビットのデータの誤りが除去されるように第２基準電圧を決定してもよい。

メモリセルに複数ビットのデータが格納された場合に、基準電圧決定部９４０は、メモリセルに格納されたデータの中で特定ビットのデータの誤りに基づいて第２基準電圧を決定し、決定した第２基準電圧に基づいてメモリセルに格納されたデータ全体の値を再決定してもよい。基準電圧決定部９４０は、再決定したデータの中で誤りが発生した特定ビットに対する上位ビットデータの誤り発生の有無に応じて第２基準電圧をアップデートすることができる。

第２データ決定部９５０は、基準電圧決定部９４０が決定した第２基準電圧に基づいてメモリセルに格納されたデータ値を再決定する。第２基準電圧は、メモリセルに格納されたデータの誤り発生の有無に基づいて決定した基準電圧であるため、メモリセルに格納されたデータに誤りが発生した場合にも第２データ決定部９５０が決定したデータ値は正確である。

本発明の多様な実施形態は、多様な動作を実行するためのプログラム命令を含むコンピュータ読取可能な記録媒体を含む。当該記録媒体は、プログラム命令、データファイル、データ構造などを単独または組み合わせて含むこともでき、記録媒体およびプログラム命令は、本発明の目的のために特別に設計されて構成されたものでもよく、コンピュータソフトウェア分野の技術を有する当業者にとって公知であり使用可能なものであってもよい。コンピュータ読取可能な記録媒体の例としては、ハードディスク、フロッピー（登録商標）ディスク及び磁気テープのような磁気媒体、ＣＤ−ＲＯＭ、ＤＶＤのような光記録媒体、フロプティカルディスクのような磁気−光媒体、およびＲＯＭ、ＲＡＭ、フラッシュメモリなどのようなプログラム命令を保存して実行するように特別に構成されたハードウェア装置が含まれる。また、記録媒体は、プログラム命令、データ構造などを保存する信号を送信する搬送波を含む光または金属線、導波管などの送信媒体でもある。プログラム命令の例としては、コンパイラによって生成されるような機械語コードだけでなく、インタプリタなどを用いてコンピュータによって実行され得る高級言語コードを含む。本発明で説明されるメモリデータ検出装置の全部または一部がコンピュータプログラムに具現される場合、前記コンピュータプログラムを格納したコンピュータ読み出し可能な記録媒体も本発明に含まれる。

９００ メモリデータ検出装置
９１０ 第１電圧比較部
９２０ 第１データ決定部
９３０ 誤り発生判断部
９４０ 基準電圧決定部
９５０ 第２データ決定部

Claims (17)

1. メモリセルの閾値電圧を第１基準電圧と比較するステップと、
   前記比較の結果に応じて前記メモリセルに格納された少なくとも１つ以上のビットのデータ値を決定するステップと、
   前記決定したデータ値に対して特定ビットの誤り発生の有無を判断するステップと、
   前記判断の結果に基づいて前記第１基準電圧より低い値の第２基準電圧を決定するステップと、
   前記第２基準電圧に基づいて前記データ値を再決定するステップと、を含み、
   再決定したデータ値の中で特定ビットに対する上位ビットデータ値の誤り発生の有無に応じて前記第２基準電圧をアップデートする
   ことを特徴とするメモリデータ検出方法。
2. 前記第２基準電圧を決定するステップは、前記データ値の中で誤りが発生したビットの位置を識別し、前記識別されたビットの位置に応じて前記第２基準電圧を決定する
   ことを特徴とする請求項１に記載のメモリデータ検出方法。
3. 前記第２基準電圧を決定するステップは、前記第１基準電圧と前記第２基準電圧との間の差が最小となるように前記第２基準電圧を決定する
   ことを特徴とする請求項２に記載のメモリデータ検出方法。
4. 前記第２基準電圧を決定するステップは、複数ビットのデータ値の中で誤りが発生したビットのデータ値の誤りが除去されるように前記第２基準電圧を決定する
   ことを特徴とする請求項３に記載のメモリデータ検出方法。
5. 前記第２基準電圧を決定するステップは、前記第１基準電圧と前記第２基準電圧との差が最小になるように前記第２基準電圧を決定する
   ことを特徴とする請求項１に記載のメモリデータ検出方法。
6. 前記第２基準電圧を決定するステップは、複数ビットのデータ値の中で誤りが発生したビットのデータ値の誤りが除去されるように前記第２基準電圧を決定する
   ことを特徴とする請求項１に記載のメモリデータ検出方法。
7. 前記第２基準電圧を決定するステップは、
   特定ビットのデータ値の誤りに基づいて第２基準電圧を決定するステップと、
   前記決定した第２基準電圧に基づいて複数ビットのデータ値を再決定するステップと、を含む
   ことを特徴とする請求項１に記載のメモリデータ検出方法。
8. 前記誤り発生の有無を判断するステップは、ブロックコードまたは畳み込み符号を用いて前記決定したデータ値の誤り発生の有無を判断する
   ことを特徴とする請求項１に記載のメモリデータ検出方法。
9. 請求項１〜請求項８のうちいずれか１つの方法を実行するためのプログラムが記録されているコンピュータ読み出し可能な記録媒体。
10. メモリセルの閾値電圧を第１基準電圧と比較する第１電圧比較部と、
    前記比較の結果に応じて、前記メモリセルに格納された少なくとも１つ以上のビットのデータ値を決定する第１データ決定部と、
    前記決定したデータ値に対する特定ビットの誤り発生の有無を判断する誤り発生判断部と、
    前記判断の結果に基づいて前記第１基準電圧より低い値の第２基準電圧を決定する基準電圧決定部と、
    前記決定した第２基準電圧に基づいて前記データ値を再決定する第２データ決定部と、
    を含み、
    再決定したデータ値の中で特定ビットに対する上位ビットデータ値の誤り発生の有無に応じて前記第２基準電圧をアップデートする
    ことを特徴とするメモリデータ検出装置。
11. 前記基準電圧決定部は、前記データ値の中で誤りが発生したビットの位置を識別し、前記識別されたビットの位置にしたがって前記第２基準電圧を決定する
    ことを特徴とする請求項１０に記載のメモリデータ検出装置。
12. 前記基準電圧決定部は、前記第１基準電圧と前記第２基準電圧との差が減少するように前記第２基準電圧を決定する
    ことを特徴とする請求項１１に記載のメモリデータ検出装置。
13. 前記基準電圧決定部は、複数ビットのデータ値の中で誤りが発生したビットのデータの誤りが除去されるように前記第２基準電圧を決定する
    ことを特徴とする請求項１２に記載のメモリデータ検出装置。
14. 前記基準電圧決定部は、前記第１基準電圧と前記第２基準電圧との差が最小になるように前記第２基準電圧を決定する
    ことを特徴とする請求項１０に記載のメモリデータ検出装置。
15. 前記基準電圧決定部は、複数ビットのデータ値の中で誤りが発生したビットのデー
    タの誤りが除去されるように前記第２基準電圧を決定する
    ことを特徴とする請求項１０に記載のメモリデータ検出装置。
16. 前記基準電圧決定部は、特定ビットのデータ値の誤りに基づいて第２基準電圧を決定し、前記決定した第２基準電圧に基づいて複数ビットのデータ値を再決定する
    ことを特徴とする請求項１０に記載のメモリデータ検出装置。
17. 前記誤り発生判断部は、ブロックコードまたは畳み込み符号を用いて前記決定したデー
    タ値の誤り発生の有無を判断する
    ことを特徴とする請求項１０に記載のメモリデータ検出装置。

Images