JP5514501B2 - インピーダンス整合回路 - Google Patents

インピーダンス整合回路 Download PDF

Info

Publication number
JP5514501B2
JP5514501B2 JP2009234341A JP2009234341A JP5514501B2 JP 5514501 B2 JP5514501 B2 JP 5514501B2 JP 2009234341 A JP2009234341 A JP 2009234341A JP 2009234341 A JP2009234341 A JP 2009234341A JP 5514501 B2 JP5514501 B2 JP 5514501B2
Authority
JP
Japan
Prior art keywords
signal
impedance matching
circuit
transmission
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009234341A
Other languages
English (en)
Other versions
JP2011082857A (ja
Inventor
健太 飯島
和雄 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Original Assignee
Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd filed Critical Japan Radio Co Ltd
Priority to JP2009234341A priority Critical patent/JP5514501B2/ja
Publication of JP2011082857A publication Critical patent/JP2011082857A/ja
Application granted granted Critical
Publication of JP5514501B2 publication Critical patent/JP5514501B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Amplifiers (AREA)
  • Transmitters (AREA)

Description

本発明は、並列に接続された複数のアナログ回路と、これらのアナログ電子回路の前段との間におけるインピーダンス整合を図るインピーダンス整合回路に関する。
現在、多くの無線通信装置は、高度に進展した集積回路技術および情報処理技術が適用されることにより、性能価格比や付加価値の向上が図られている。
また、このような無線通信装置の内、例えば、シンプレックス方式の無線通信装置では、低廉化、小型化に併せて、バッテリを交換することなく長時間に亘る待ち受け時間や通信時間の維持を図るために、送信用の搬送波信号と受信用の局発信号とが共通の発振器によって生成される場合が多い。
図3は、シンプレックス方式の無線通信装置の構成例を示す図である。
図において、アンテナ31の給電点はアンテナスイッチ32の共通接点に接続され、そのアンテナスイッチ32のメーク接点は、縦続接続された低雑音増幅器33、周波数変換器34、A/D変換器(A/D)35を介してベースバンド回路36の受信入力に接続される。ベースバンド回路36の受信出力には「下りベースバンド信号」が得られ、そのベースバンド回路36の送信入力には「上りベースバンド信号」が入力される。ベースバンド回路36の送信出力は、縦続接続されたD/A変換器(D/A)37、周波数変換器38、電力増幅器39を介してアンテナスイッチ32のブレーク接点に接続される。周波数変換器34の局発入力には、局部発振器(PLL)40の出力がアイソレータ41rおよび緩衝増幅器42rを介して接続される。周波数変換器38の局発入力には、局部発振器40の出力がアイソレータ41tおよび緩衝増幅器42tを介して接続される。緩衝増幅器42tの制御端子には、バイアス回路43の出力が接続される。そのバイアス回路43の制御端子に併せて、アンテナスイッチ32、ベースバンド回路36および局部発振器40の制御端子は、制御部44の対応する入出力ポートに接続される。
なお、以下では、既述のD/A変換器37、周波数変換器38、緩衝増幅器42tおよびバイアス回路43の組み合わせを送信部50tと称し、かつ周波数変換器34、A/D変換器35および緩衝増幅器42rの組み合わせを受信部50rと称する。
このような構成の無線通信装置では、制御部44は、予め組み込まれたソフトウェアを実行することにより、以下の機能を実現する。
(1) シンプレックス方式に基づいて交互に行われるべき送信と受信との期間(以下では、それぞれ「送信期間」、「受信期間」と称する。)の識別
(2) 送信用または受信用の局発信号が生成されるべき期間と、その局発信号の周波数との局部発振器40に対する指定
(3) 送信期間と受信期間とに、それぞれ電力増幅器39の出力と低雑音増幅器33の入力とにアンテナ31の給電点を接続するためのアンテナスイッチ32の接点の切り替え
(4) 送信期間と受信期間とにおけるバイアス回路43の動作の許容、規制
(5) 送信期間と受信期間とにおいてベースバンド回路36で行われるべき信号処理の形態(信号処理に供されるべくパラメータを含む。)の指定
受信期間には、アンテナ31に到来した受信波は、アンテナスイッチ32および低雑音増幅器33を介して周波数変換器34に引き渡され、局部発振器40からアイソレータ41rおよび緩衝増幅器42rを介して与えられる局発信号(以下、「受信用局発信号」という。)に基づいて所望のベースバンド信号(以下、「受信ベースバンド信号」という。)に変換される。このような受信ベースバンド信号は、A/D変換器35によってディジタル信号に変換され、ベースバンド回路36が行う信号処理の下で既述の下りベースバンド信号に変換される。
一方、送信期間には、バイアス回路43の稼働が制御部44によって許容されるため、緩衝増幅器42tの動作点は、遮断領域から既定の動作点に設定される。したがって、局部発振器40によって生成された局発信号(以下、「送信用局発信号」という。)は、アイソレータ41tおよび緩衝増幅器42tを介して周波数変換器38の局発入力に引き渡される。
また、既述の上りベースバンド信号は、ベースバンド回路36が行う信号処理と、D/A変換器37が行うD/A変換との下で「送信ベースバンド信号」に変換される。周波数変換器38は、上記送信用局発信号に基づいてこのような送信ベースバンド信号を周波数変換を施すことにより、送信波信号を生成する。電力増幅器39は、その送信波信号を増幅し、かつアンテナスイッチ32およびアンテナ31を介して送信する。
したがって、局部発振器40は、制御部44の配下で既述の受信用局発信号と送信波局発信号とを生成することにより、送信および受信に共用される。また、受信期間には、緩衝増幅器42tの動作点が遮断領域に設定されることにより、その緩衝増幅器42tを含む送信部50tと電力増幅器39とに振り込まれる信号のレベルが小さくなるため、これらにおける無用な電力の消費が低く抑えられる。
なお、本発明に関連する先行技術としては、以下に列記する特許文献1ないし特許文献4がある。
(1) 「アンテナ系と、送信増幅器と、受信増幅器と、前記アンテナ系を前記送信増幅器の出力端または前記受信増幅器の入力端に切換接続するスイッチと、IF(中間周波数)信号とRF信号との相互変換を行う第1,第2周波数変換器と、局部発振器と、その局部発振器の出力を同位相で前記第1,第2周波数変換器に分配供給する電力分配器と、入力信号を送信IF信号に変換する変調器と、受信IF信号を復調する復調器と、90度ハイブリッドより成り、その第1ポートが前記変調器の出力端に、第2ポートが前記復調器の入力端に、第3,第4ポートが前記第1,第2周波数変換器のIF入出力端にそれぞれ接続された第1の信号分配合成手段と、第2の90度ハイブリッドより成り、その第1ポートが受信増幅器の出力端に、第2ポートが送信増幅器の入力端に、第3,第4ポートが前記第1,第2周波数変換器のRF入出力端にそれぞれ接続された第2の信号分配合成手段と、より構成され、上側波帯を送受信する」ことにより、「少なくとも三つ必要であったスイッチの数を減らす」点に特徴があるSSB送受信機…特許文献1
(2) 「正常動作時には、高周波入力端子からの第1高周波数信号を入出力端子に受けて90°位相差で伝達端子と結合端子とに等分配する90°ハイブリッド型の分配器と、前記分配器の結合端子からの等分配された前記第1高周波数信号を増幅する第1増幅器と、前記分配器の伝達端子からの等分配された前記第1高周波数信号を増幅する前記第1増幅器とほぼ同特性の第2増幅器と、前記第1増幅器が増幅した前記第1高周波数信号を伝達端子に受けるとともに前記第2増幅器が増幅した前記第1高周波数信号を結合端子に受け,同相合成した前記第1高周波数信号を入出力端子に生じる90°ハイブリッド型の合成器とを備え、前記第1増幅器が故障の場合には、前記分配器のアイソレーション端子と前記結合端子とを前記高周波入力端子から前記入出力端子に供給される前記第1高周波数信号の同相全反射端子となし、前記合成器の前記伝達端子と前記入出力端子とを前記第2増幅器からの前記第1高周波数信号の同相全反射端子となすとともにアイソレーション端子を前記第1高周波数信号の出力端子にし、前記第2増幅器が故障の場合には、前記分配器の前記入出力端子と前記伝達端子とを前記高周波入力端子から前記アイソレーション端子に供給される前記第1高周波数信号の同相全反射端子となし、前記合成器の前記結合端子と前記アイソレーション端子とを第1増幅器からの前記第1高周波数信号の同相全反射端子となすとともに前記入出力端子を前記第1高周波数信号の出力端子にする
」ことにより、「信号分配器と信号合成器との間に2系統の増幅器を挿入して並列運転する増幅回路において、1系統の増幅器が何らかの原因で故障した場合においても、出力端インピーダンスの劣化,信号利得の低下および合成出力の低下を回避する」点に特徴がある増幅回路…特許文献2
(3) 「受信アンテナからの受信波を、スイッチを介在させ、受信レベル検出・比較器により、送信波の回り込みがある場合とない場合の受信レベルを検出し、その差が小さくなるように、振幅・位相調整器により、送信波の位相と振幅を調整する」ことにより、「送信波の回り込みを除去し、送受の分離度を確保する」点に特徴がある中継装置…特許文献3
(4) 「移動体通信システムの基地局送受信装置の現用機と予備機とを選択する予備機選択回路において、前記現用機を接続する入力ポートと接続された第1の入力端子と、前記予備機側からの出力を入力する第2の端子と、前記第1の端子または前記第2の端子のいずれかの入力信号を出力する出力ポートとを有する1ないし複数の合成器と、前記合成器と同じ数だけ枝分かれ状に分散配置し、一方の端点を同一接続点として接続し、前記同一接続点に前記予備機からの入力を接続し、もう一方の端点を信号の出力点として持つ1ないし複数のストリップラインと、第1の接点に終端抵抗を有し、第2の接点に前記ストリップラインの出力点が接続し、共通端子に前記合成器の第2の端子に接続し、前記第1の接点と前記第2の接点との切替機能を有する1ないし複数の高周波リレーと、任意の現用機の代わりに前記予備機が選択されたとき、前記予備機より出力される高周波信号を前記任意の現用機の出力ポートに供給するために前記任意の現用機の出力ポートへ出力する高周波リレーの切替制御を行う制御部とを備える」ことにより、「予備機を有している基地局送受信装置の選択回路が簡単な構成となる」点に特徴がある予備機選択回路…特許文献4
特開平9−51286号公報 特開平10−70423号公報 特開2000−244382号公報 特許第3512672号号公報
ところで、上述した従来例では、送信部50tと受信部50rとの間における送信用局発信号の反射等に起因する好ましくない影響を回避するために、物理的な寸法が小さくはないアイソレータ41t、41rが備えられなければならなかった。
さらに、受信期間には、送信期間に比べて、緩衝増幅器42tの入力インピーダンスが大幅に高くなるために、リターンロスが増加し、かつ局部発振器40の出力と、送信部50tおよび受信部50rとの間のインピーダンス整合が著しく損なわれる可能性があった。
また、このようなインピーダンス不整合は、局部発振器40や受信部50rに波及し、例えば、受信用局発信号の周波数の変動や大幅や誤差の要因となる可能性があった。
さらに、受信期間には、緩衝増幅器42tは、その動作点が遮断領域に維持できない程度に受信用局発信号のレベルが大きい場合には、間欠的に活性領域に遷移し、送信部50tおよび電力増幅器39が無用に電力を消費する可能性があった。
本発明は、複数のアナログ回路の内、間欠的に稼働する特定のアナログ回路の状態の如何にかかわらず、その特定のアナログ回路以外のアナログ回路の安定な動作を可能とするインピーダンス整合回路を提供することを目的とする。
請求項1に記載の発明では、制御手段は、並列に接続された複数のアナログ回路の内、特定のアナログ回路の稼働を断続制御する。代替終端手段は、前記特定のアナログ回路が稼働しない期間に前記特定のアナログ回路に代わって前記複数のアナログ回路の前段の終端を行い、前記アナログ回路が稼働する期間に前記終端を解除する。
すなわち、上記複数のアナログ回路とこれらのアナログ回路の前段とのインピーダンス整合は、既述の特定のアナログ回路が稼働する期間と反対に稼働しない期間との何れでも維持される。
請求項2に記載の発明では、制御手段は、並列に接続された複数のアナログ回路の内、特定のアナログ回路の動作点を遮断領域と、前記遮断領域以外の領域とに交互に設定する。代替終端手段は、前記動作点が前記遮断領域に設定される期間に前記特定のアナログ回路に代わって前記複数のアナログ回路の前段の終端を行い、前記動作点が前記遮断領域以外の領域に設定される期間に前記終端を解除する。
すなわち、上記複数のアナログ回路とこれらのアナログ回路の前段とのインピーダンス整合は、既述の特定のアナログ回路の動作点が遮断領域に設定される期間とその遮断領域以外の領域に設定される期間との何れでも維持される。
請求項3に記載の発明では、請求項1または請求項2に記載のインピーダンス整合回路において、前記代替終端手段は、前記複数のアナログ回路および前記代替終端手段の総合的な入力インピーダンスが所望の精度で一定となるインピーダンスで前記終端を行う。
すなわち、上記複数のアナログ回路とこれらのアナログ回路の前段とのインピーダンス整合は、既述の特定のアナログ回路の稼働の状況や動作点の如何にかかわらず、維持される。
請求項4に記載の発明では、請求項1または請求項2に記載のインピーダンス整合回路において、前記代替終端手段は、前記複数のアナログ回路および前記代替終端手段の総合的な入力インピーダンスが所望の精度で前記前段の出力インピーダンスに等しく維持されるインピーダンスで前記終端を行う。
すなわち、上記複数のアナログ回路とこれらのアナログ回路の前段とのインピーダンス整合は、既述の特定のアナログ回路以外のアナログ回路に偏差や変動が伴う場合であっても、精度よく安定に維持される。
本発明によれば、複数のアナログ回路とこれらのアナログ回路の前段との間におけるインピーダンス整合が損なわれた場合に、その前段から引き渡される信号が特定のアナログ回路の入力端で反射し、その特定のアナログ回路以外のアナログ回路の動作に波及することが回避される。
また、本発明では、代替終端手段のインピーダンスが特定のアナログ回路の入力インピーダンスを代替可能な値であるならば、複数のアナログ回路の前段とこれらのアナログ回路との間のインピーダンス不整合がその特定のアナログ回路以外のアナログ回路の動作に波及することが回避される。
さらに、本発明では、複数のアナログ回路とこれらの複数のアナログ回路の前段との間では、所望の信号の引き渡しが高い効率で安定に行われる。
したがって、本発明が適用された電子機器やシステムでは、従来例に比べて構成が簡略され、あるいは大幅には複雑化しないにもかかわらず、LSI化が可能な部位の割合が増加し、かつ性能が安価に高められる。
本発明の一実施形態を示す図である。 スイッチのオン抵抗の設定基準の一例を示す図である。 局部発振器が送信および受信に共用される無線装置の一例を示す図である。
以下、図面に基づいて本発明の実施形態について詳細に説明する。
図1は、本発明の一実施形態を示す図である。
図において、機能および構成が図3に示す従来例と同じ要素については、同じ符号を付与し、ここでは、その説明を省略する。
本実施形態と図3に示す従来例との構成の相違点は、以下の通りである。
(1) アイソレータ41t、41rが備えられない。
(2) 局部発振器40の出力が緩衝増幅器42t、42rの入力に直接接続される。
(3) 緩衝増幅器42tの入力に接続された共通接点と、接地されたメーク接点とを有し、かつバイアス回路42の制御端子と共に、制御部44の対応する入出力ポートに接続された制御端子を有するスイッチ11を有する。
以下、本実施形態の動作を説明する。
局部発振器40が制御部44の配下で生成する送信用局発信号と受信用局発信号とは、それぞれ上記アイソレータ41t、41rを介することなく緩衝増幅器42t、42rに直接引き渡される。
緩衝増幅器42r、42tの入力インピーダンスは、スイッチ11のオフ状態におけるインピーダンスに比べて大幅に小さく、かつ局部発振器40の出力とのインピーダンス整合が成立する値に、予め設定される。
送信期間には、スイッチ11は、上記共通接点とメーク接点との接続が解除された状態に設定されるため、局部発振器40の出力が緩衝増幅器42r、42tの双方の入力に接続され、これらの局部発振器40と緩衝増幅器42r、42tとの間におけるインピーダンス整合を損なう要因とはならない。
また、スイッチ11のオン抵抗は、送信期間において稼働する緩衝増幅器42tの入力インピーダンスに(ほぼ)等しい値に予め設定される。
受信期間には、スイッチ11は、既述の共通接点がメーク接点に接続された状態に設定されるため、稼働を停止している緩衝増幅器42tに代わって局部発信器40に接続された擬似的な負荷として機能する。
すなわち、局部発振器40と緩衝増幅器42r、42tとの間におけるインピーダンス整合は、アイソレータ41t、41rが備えられないにもかかわらず、送信期間と受信期間との何れにおいても維持される。
したがって、本実施形態によれば、このようなインピーダンス整合が損なわれるために、従来例において生じていた下記の何れの問題も解消される。
(1) 受信用局発信号の周波数の大幅な誤差
(2) 受信用局発信号のレベルダイヤにかかわる制約
(3) 受信期間における送信部50tや電力増幅器39による無用な電力の消費
さらに、本実施形態によれば、アイソレータ41t、41rが備えられることなく構成されるために、従来例に比べて、周波数変換の利得が総合的に向上して雑音指数が小さくなり、安価に性能が向上すると共に、従来例と同等以上の性能を有する無線フロントエンド部のLSI化の実現が可能となる。
なお、本実施形態では、スイッチ11のオン抵抗は、送信期間において稼働する緩衝増幅器42tの入力インピーダンスに(ほぼ)等しい値に設定されている。
しかし、このようなオン抵抗の値は、このような値に限定されず、例えば、以下の何れの値に設定されてもよい。
(1) 図2(a)に「■」印で示すように「受信期間における緩衝増幅器42tの消費電力が所望の閾値以下となる程度」に、その緩衝増幅器42tに入力される送信局発信号のレベルが小さく抑えられる値
(2) 図2(b)に「■」印で示すように、受信期間における局部発振器40と緩衝増幅器42t、42rとの間のインピーダンス整合が最も精度よく図られる値
(3) 送信期間と受信期間との双方において局部発振器40の出力に対するインピーダンス整合が所望の精度で一定に保たれる値
また、このようなオン抵抗の値は、例えば、LSIとして実現される無線フロントエンド部では、半導体のサイズもしくはトランジスタのサイズ(MOSトランジスタである場合にはゲート幅)を適切な値とすることによって設定されてもよい。
さらに、本実施形態では、シンプレックス方式が適用された無線通信装置において、送信用局発信号と受信用局発信号との生成に共用される局部発振器40と、緩衝増幅器42t、42rとのインピーダンス整合を送信期間および受信期間で確保するために、本発明が適用されている。
しかし、本発明は、このような無線通信装置に限定されず、並列に接続された複数のアナログ回路の内、間欠的に稼働する特定のアナログ回路の電気的な特性が変化しても、その特定のアナログ回路以外のアナログ回路の性能な特性の安定な確保が要求されるならば、これらのアナログ回路の構成および方式の如何にかかわらず適用可能である。
また、本発明は、変調方式、多元接続方式、チャネル構成、ゾーン構成の如何にかかわらず多様な無線通信装置に適用可能である。
さらに、本実施形態では、スイッチ11のオン抵抗の値が1通りとなっている。
しかし、このようなスイッチ11は、例えば、制御部44の主導の下で識別される送信期間、受信期間その他の期間の数が「3」以上である場合には、直列と並列との双方または何れか一方の形態で配置された複数の半導体スイッチで代替され、これらの半導体スイッチの内、制御部44の配下で決定される半導体スイッチの組み合わせ毎に開設定あるいは閉設定されることによって、オン抵抗が個別に好適な値に予め設定されてもよい。
また、本発明は、上述した実施形態に限定されず、本発明の範囲において多様な実施形態の構成が可能であり、構成要素の全てまたは一部に如何なる改良が施されてもよい。
11 半導体スイッチ
31 アンテナ
32 アンテナスイッチ
33 低雑音増幅器
34,38 周波数変換器
35 A/D変換器(A/D)
36 ベースバンド回路
37 D/A変換器(D/A)
39 電力増幅器
40 局部発振器(PLL)
41r,41t アイソレータ
42r,42t 緩衝増幅器
43 バイアス回路
44 制御部
50r 受信部
50t 送信部

Claims (4)

  1. 並列に接続された複数のアナログ回路の内、特定のアナログ回路の稼働を断続制御する制御手段と、
    前記特定のアナログ回路が稼働しない期間に前記特定のアナログ回路に代わって前記複数のアナログ回路の前段の終端を行い、前記アナログ回路が稼働する期間に前記終端を解除する代替終端手段と
    を備えたことを特徴とするインピーダンス整合回路。
  2. 並列に接続された複数のアナログ回路の内、特定のアナログ回路の動作点を遮断領域と、前記遮断領域以外の領域とに交互に設定する制御手段と、
    前記動作点が前記遮断領域に設定される期間に前記特定のアナログ回路に代わって前記複数のアナログ回路の前段の終端を行い、前記動作点が前記遮断領域以外の領域に設定される期間に前記終端を解除する代替終端手段と
    を備えたことを特徴とするインピーダンス整合回路。
  3. 請求項1または請求項2に記載のインピーダンス整合回路において、
    前記代替終端手段は、
    前記複数のアナログ回路および前記代替終端手段の総合的な入力インピーダンスが所望の精度で一定となるインピーダンスで前記終端を行う
    ことを特徴とするインピーダンス整合回路。
  4. 請求項1または請求項2に記載のインピーダンス整合回路において、
    前記代替終端手段は、
    前記複数のアナログ回路および前記代替終端手段の総合的な入力インピーダンスが所望の精度で前記前段の出力インピーダンスに等しく維持されるインピーダンスで前記終端を行う
    ことを特徴とするインピーダンス整合回路。
JP2009234341A 2009-10-08 2009-10-08 インピーダンス整合回路 Active JP5514501B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009234341A JP5514501B2 (ja) 2009-10-08 2009-10-08 インピーダンス整合回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009234341A JP5514501B2 (ja) 2009-10-08 2009-10-08 インピーダンス整合回路

Publications (2)

Publication Number Publication Date
JP2011082857A JP2011082857A (ja) 2011-04-21
JP5514501B2 true JP5514501B2 (ja) 2014-06-04

Family

ID=44076443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009234341A Active JP5514501B2 (ja) 2009-10-08 2009-10-08 インピーダンス整合回路

Country Status (1)

Country Link
JP (1) JP5514501B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116488670B (zh) * 2023-06-20 2023-08-18 上海韬润半导体有限公司 阻断前端模组关断阻抗引起iq校准失效的控制电路及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5689136A (en) * 1979-12-21 1981-07-20 Toshiba Corp Transmitter-receiver of press-to-talk system
JPS63206028A (ja) * 1987-02-20 1988-08-25 Fujitsu General Ltd Pllシンセサイザ回路
JP3056086B2 (ja) * 1996-08-27 2000-06-26 埼玉日本電気株式会社 増幅回路
JP3642213B2 (ja) * 1999-02-19 2005-04-27 松下電器産業株式会社 中継装置
JP4675943B2 (ja) * 2007-08-24 2011-04-27 Dxアンテナ株式会社 高周波増幅器

Also Published As

Publication number Publication date
JP2011082857A (ja) 2011-04-21

Similar Documents

Publication Publication Date Title
US8018393B2 (en) Method and system for using a transformer for FM transmit and FM receive functionally
KR101000994B1 (ko) 멀티 프로토콜 송수신기에 대한 공유 고전력 송신 경로를위한 방법 및 시스템
US9698731B2 (en) Power amplifier, transceiver, and base station
EP1858161B1 (en) Dual power mode transmitter
US11811371B2 (en) Radio-frequency circuit and communication device
US8064844B2 (en) Wireless communication apparatus, power amplifier control method, and power amplifier control apparatus
CN101257322A (zh) 处理通过通信介质接收的信号的方法和系统
JP4282655B2 (ja) 無線送信機および増幅器
US11036262B1 (en) Radio frequency power amplifier with adjacent channel leakage correction circuit
US11627024B2 (en) Wideband vector modulator phase shifter
US11431304B2 (en) Radio-frequency circuit and communication device
US20050026570A1 (en) TDMA transceiver including Cartesian feedback loop circuit
US10630323B2 (en) Asymmetric adjacent channel leakage ratio (ACLR) control
CN114915272A (zh) 负载调制的多尔蒂功率放大器
US10256849B2 (en) Communication unit
JP5514501B2 (ja) インピーダンス整合回路
WO2019244757A1 (ja) 高周波増幅回路および通信装置
JP7174078B2 (ja) 非同期tddマルチ帯域動作のための無線ユニット
JP5010992B2 (ja) Tdd方式の無線送受信装置における送信電力廻り込み防止方式
JP2912240B2 (ja) Tdma携帯電話機の局部発振回路
US20240079998A1 (en) Combiners for doherty power amplifier systems
US20240080005A1 (en) Doherty power amplifier systems with envelope controlled state
WO2022110230A1 (zh) 一种射频电路、信号反馈电路和通信系统
US11736071B2 (en) Wideband amplifier
US20230072490A1 (en) Asymmetric doherty power amplifiers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140325

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140331

R151 Written notification of patent or utility model registration

Ref document number: 5514501

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151