JP5508518B2 - 酸化物半導体 - Google Patents

酸化物半導体 Download PDF

Info

Publication number
JP5508518B2
JP5508518B2 JP2012506553A JP2012506553A JP5508518B2 JP 5508518 B2 JP5508518 B2 JP 5508518B2 JP 2012506553 A JP2012506553 A JP 2012506553A JP 2012506553 A JP2012506553 A JP 2012506553A JP 5508518 B2 JP5508518 B2 JP 5508518B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
mol
strontium
sro
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012506553A
Other languages
English (en)
Other versions
JP2012524993A (ja
Inventor
清隆 森
シリングハウス ヘニング
クマール バンガー カルビンダー
ロレンツ ピーターソン レベッカ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cambridge Enterprise Ltd
Original Assignee
Cambridge Enterprise Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cambridge Enterprise Ltd filed Critical Cambridge Enterprise Ltd
Publication of JP2012524993A publication Critical patent/JP2012524993A/ja
Application granted granted Critical
Publication of JP5508518B2 publication Critical patent/JP5508518B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、酸化物半導体に関し、特にアモルファス酸化物半導体に関するものである。
近年、次世代の電界効果型薄膜トランジスタ(TFTs)用の半導体層としてIn−Ga−Zn−O酸化物半導体(IGZO)を代表とするアモルファス酸化物半導体が注目を集めている。このような半導体は、アモルファスベースであるため均一性に優れており、移動度の面でも高性能液晶や有機EL(Electro−Luminescence)で要求される3−20cm/Vsを実現し得る材料である。例えば、特許文献1、2及び3においては、IGZOをチャネル層に用いたトランジスタが開示されている。また最近では、IGZOをベースにしたTFTについて、テレビ用途に必要とされるTFTの安定性及び優れたΔVt特性が得られたとの報告がなされている。
特開2006−165529号公報 特開2007−73705号公報 特開2007−281409号公報
ところで、In(インジウム)及びZn(亜鉛)の少なくともいずれか一方を含むIGZO等の酸化物半導体においてはIn(インジウム)又はZn(亜鉛)が電子のトランスポートを行う役割を担い、Ga(ガリウム)が内部のO(酸素)が抜けないようにし材料の安定性を保つ役割を担っている。しかしながら、Ga(ガリウム)では酸化物半導体におけるO(酸素)の抜けを十分に防止することができない。その結果、例えばIGZOをチャネル層に用いた電界効果トランジスタ(FET)等のトランジスタでは、O(酸素)の抜けによりチャネル層のキャリア濃度が変化し、閾値電圧Vt等のトランジスタ特性が変化するため、デバイスの安定性を実現することができない。
そこで、本発明は、かかる問題点に鑑み、優れた安定性を持つデバイスを実現可能な安定性の高い酸化物半導体を提供することを目的とする。
上記目的を達成するために、本発明の酸化物半導体は、In(インジウム)、Zn(亜鉛)及びSn(錫)の少なくともいずれか一つと、アルカリ金属及びアルカリ土類金属の少なくともいずれか一方と、酸素とを含むことを特徴とする。
これにより、本発明の酸化物半導体はGa(ガリウム)と比較して酸素親和性の高いアルカリ金属及びアルカリ土類金属の少なくとも一つを含有する。従って、O(酸素)の抜けを十分抑えて優れた安定性を持つデバイスを実現可能な安定性の高い酸化物半導体を実現することができる。
また、アルカリ金属及びアルカリ土類金属はO(酸素)との親和性が大きいことから、酸化物形成のための自由エネルギーの大きな変化を有しやすく、更なる酸化を抑えることができ、酸素空乏消失によるキャリア濃度の不安定さを抑える安定性の高い酸化物半導体を実現することができる。
ここで、前記酸化物半導体はアモルファスであるのが好ましい。更に、前記アルカリ金属及びアルカリ土類金属の少なくとも一方は、Ga(ガリウム)のイオン半径よりも大きいイオン半径を有することが好ましい。
これにより、酸化物半導体は、Ga(ガリウム)のみを有する場合と比較してアモルファス化し易いアルカリ金属及びアルカリ土類金属を含有する。従って、結晶相と関連付けられる粒子境界を有さないことにより、又はほとんど有さないことにより実現される均一性と安定性とに優れた酸化物半導体を実現することができる。
また、本発明は、In(インジウム)、Zn(亜鉛)及びSn(錫)の少なくともいずれか一つと、アルカリ金属及び/又はアルカリ土類金属の少なくともいずれか一方と、酸素とを含む酸化物半導体から構成されるチャネル層を備えることを特徴とする電界効果型トランジスタとすることもできる。
これにより、チャネル層がアルカリ金属及び/又はアルカリ土類金属の少なくとも一つが添加又は結合された酸化物半導体から構成される。すなわち、酸化物半導体材料は、アルカリ金属及び/又はアルカリ土類金属の少なくとも一つが添加される。従って、チャネル層におけるO(酸素)の抜けが十分抑えられ、使用と共にO(酸素)が抜けてチャネル層のキャリア濃度が変化し、閾値電圧Vt等のトランジスタ特性が変化することが抑えられる。その結果、優れた安定性を持つ電界効果トランジスタ(FETs)が実現される。
本発明によれば、安定性の高い酸化物半導体を実現できるので、優れた安定性を持つデバイスを実現できる。また、均一性の高い酸化物半導体を実現できる。
本願におけるこれらの目的および他の目的や、効果、特徴は、実施の形態を示す付属図面に関する以下の説明から明確になる。当該図面において、
本発明の実施の形態の実施例に係る電界効果型トランジスタの構造を示す断面図である。 In−Sr−Zn−O酸化物半導体においてIn:SrO:ZnOの組成比を変化させたときの移動度の変化を示す図である。 In:SrO:ZnOの組成比を変化させたときの電界効果型トランジスタのON/OFF比の変化を示す図である。 In−Sr−Zn−O酸化物半導体においてSrOの添加量を変化させたときの移動度の変化を示す図である。 チャネル層の材料が異なる複数の電界効果型トランジスタの閾値電圧の変化を示す図である。 β値及び−ΔGの関係を示す図である。 電界効果型トランジスタにおいてゲート−ソース間の電圧を変化させたときのドレイン電流及び移動度の変化を示す図である。 電界効果型トランジスタにおいてゲート−ソース間の電圧を変化させたときのドレイン電流及び移動度の変化を示す図である。 電界効果型トランジスタにおいてゲート−ソース間の電圧を変化させたときのドレイン電流及び移動度の変化を示す図である。 電界効果型トランジスタにおいてゲート−ソース間の電圧を変化させたときのドレイン電流及び移動度の変化を示す図である。 電界効果型トランジスタにおいてゲート−ソース間の電圧を変化させたときのドレイン電流及び移動度の変化を示す図である。 電界効果型トランジスタにおいてゲート−ソース間の電圧を変化させたときのドレイン電流及び移動度の変化を示す図である。 電界効果型トランジスタにおいてゲート−ソース間の電圧を変化させたときのドレイン電流及び移動度の変化を示す図である。 電界効果型トランジスタにおいてゲート−ソース間の電圧を変化させたときのドレイン電流及び移動度の変化を示す図である。 電界効果型トランジスタにおいてゲート−ソース間の電圧を変化させたときのドレイン電流及び移動度の変化を示す図である。 電界効果型トランジスタにおいてゲート−ソース間の電圧を変化させたときのドレイン電流及び移動度の変化を示す図である。 電界効果型トランジスタにおける移動度のIZOに対するSrO、BaO及びGaの添加量依存性を示す図である。 電界効果型トランジスタにおいてドレイン電流が10nAであるときのゲート−ソース間電圧のヒステリシスのIZOに対するSrO、BaO及びGaの添加量依存性を示す図である。 電界効果型トランジスタにおけるサブスレッショルドスロープSが最小となる(@Smin)電圧をオン特性開始電圧Vonとしたときの該VonのIZOに対するSrO、BaO及びGaの添加量依存性を示す図である。 電界効果型トランジスタにおけるスイッチ特性の立ち上がりを示すサブスレッショルドスロープSのIZOに対するSrO、BaO、Gaの添加量依存性を示す図である。
以下、本発明の実施の形態における酸化物半導体について、図面を参照しながら説明する。本実施の形態の酸化物半導体は、In(インジウム)、Zn(亜鉛)及びSn(錫)の少なくともいずれか一つと、アルカリ金属及び/又はアルカリ土類金属の少なくともいずれか一方と、酸素とを含むアモルファス酸化物半導体である。
アルカリ金属及びアルカリ土類金属は、酸化状態において最外殻のs軌道が空になる元素である。アルカリ金属及びアルカリ土類金属はIn(インジウム)及びZn(亜鉛)とs軌道を共有して使用することができ、優れた電気伝導度を有する酸化物半導体が実現される。アルカリ金属とは、具体的にLi(リチウム)、Na(ナトリウム)、K(カリウム)、Rb(ルビジウム)及びCs(セシウム)の第1族元素である。また、アルカリ土類金属とは、具体的にBe(ベリリウム)、Mg(マグネシウム)、Ca(カルシウム)、Sr(ストロンチウム)及びBa(バリウム)の第2族元素である。
アルカリ金属及びアルカリ土類金属は、Ga(ガリウム)よりもイオン半径が大きく、In(インジウム)、Zn(亜鉛)及びSn(錫)とのイオン半径の差が大きい元素であるため、本実施の形態の酸化物半導体はIGZOよりもアモルファス化し易い。
アルカリ金属及びアルカリ土類金属は、ほとんどの元素において、酸化自由エネルギー変化量ΔGがGa(ガリウム)の変化量ΔG(3.8eV/酸素原子O)よりも大きい。酸化自由エネルギー変化量ΔGとは、室温での酸化物形成に必要なエネルギーを示すものであり、酸化物の還元プロセスに必要なエネルギーと言い換えることができる。このように、酸化物半導体はIGZOよりもO(酸素)の抜けもしくは現在の化学結合以外の他の元素との結合が発生し難い。なお、酸化自由エネルギー変化量ΔGは、ΔHを化合物形成エンタルピー変化量とし、ΔSを化合物形成エントロピー変化量として下記の式(1)により表される。
ΔG=ΔH−TΔS・・・・式(1)
上記構造を有する酸化物半導体は、スパッタリング法、CVD(Chemical Vapor Deposition)法、PLD(Pulsed Laser Deposition)法、ALD(Atomic Layer Deposition)法、真空蒸着法、及び熱蒸着法等の気相法、又はゾルゲル法、ゲル化プロセスを経ない原料(前駆体)からの分解法及びエアロジェル法等の湿式法により作製される。
スパッタリング法、PLD法及び熱蒸着法による作製においては、金属、金属合金、金属酸化物及び酸化物がターゲット材料として用いられる。
CVD法又は湿式法による作製においては、メトキシド(−OMe)、エトキシド(−OEt)、N−プロポキシド(−OPr)、イソプロポキシド(−OPr)、n−ブトキシド(−OBu)、s−ブトキシド(−OBu)、i−ブトキシド(−OBu)及びt−ブトキシド(−OBu)等の金属アルコキシド化合物と、メトキシエタノール(−OCHCHOCH)及びエトキシエタノール(−OCHCHOC)等のキレートアルコキシドと、ヒドロキシ基(−OH)を持つ有機化合物等の水酸化物と、アルコール、エチル、エステル及び水等の溶媒とを所望の濃度及び組成で混合したものが印刷用溶液として用いられる。CVD法による作製においては、湿式法による作製において用いられるもののうち、蒸気圧の低いものが用いられる。
湿式法による作製においては、インクジェット印刷、スリットコータ印刷、スクリーン印刷、フレクソ印刷、ロータグラビア印刷、パッド印刷及びオフセット印刷等が印刷方法として用いられる。
以上のように本実施の形態の酸化物半導体は、Ga(ガリウム)と比較して酸素親和性の高いアルカリ金属及びアルカリ土類金属の少なくとも一つを含有する。従って、O(酸素)の抜けを十分抑えてO(酸素)の抜けに起因するデバイス特性の変化又は変更を防止することが可能な、つまり優れた安定性を持つデバイスを実現可能な安定性の高い酸化物半導体を実現することができる。
また、本実施の形態の酸化物半導体は、Ga(ガリウム)のみを有する場合と比較してアモルファス化し易いアルカリ金属及びアルカリ土類金属(たとえば第三元素又は第四元素)を少なくとも一つ含有する。従って、均一性に優れた安定性の高い酸化物半導体を実現することができる。
(実施例)
本実施の形態の酸化物半導体の応用例を、実施例によって示す。
図1は、本実施例に係る電界効果型トランジスタ(FET)の構造を示す断面図である。
このFETは、逆スタガ型(ボトムゲート型)の薄膜トランジスタTFTであって、ガラス基板10と、ゲート電極11と、ゲート絶縁膜12と、チャネル層13と、ソース電極14と、ドレイン電極15と、パッシベーション膜16とから構成される。
ゲート電極11はガラス基板10上に形成されたMo(モリブデン)から構成され、ゲート絶縁膜12はPECVD(Plasma Enhanced CVD)法によりゲート電極11を覆う形でガラス基板10上に形成されたSiOから構成される。
チャネル層13は、ゲート絶縁膜12上にゲート電極11と対向する形で形成された酸化物半導体から構成される。該酸化物半導体は本実施の形態に係るものであり、具体的にはIn:MO:ZnO(MはSr(ストロンチウム)、Ba(バリウム)、Na(ナトリウム)、K(カリウム)、Rb(ルビジウム)及びCs(セシウム)のうち少なくとも1種)組成のIn−M−Zn−O酸化物半導体及びSnO:MO:ZnO組成のSn−M−Zn−O酸化物半導体、及びSnO:MO:SbO組成のSn−M−Sb−O酸化物半導体である。あるいは、2種類のメタルで構成される、In−M−O酸化物半導体、Zn−M−O酸化物半導体、Sn−M−O酸化物半導体である。
ソース電極14及びドレイン電極15はチャネル層13上に形成され、パッシベーション膜16はゲート電極11、ゲート絶縁膜12、チャネル層13、ソース電極14及びドレイン電極15を覆う形でガラス基板10上に形成される。
以下に上記構造を有するFETの特性の評価結果を示す。
図2Aは、チャネル層を構成するIn−Sr−Zn−O酸化物半導体においてIn:SrO:ZnOの組成比を変化させたときの移動度の変化を示す図である。また、図2Bは、チャネル層を構成するIn−Sr−Zn−O酸化物半導体においてIn:SrO:ZnOの組成比を変化させたときのFETのON/OFF比の変化を示す図である。
図2Aより、In:ZnOの組成比は80:20〜40:60のモル比程度で1cm/Vsより大きな移動度が得られ、更には70:30のモル比前後で高移動度が得られることがわかる。しかし、デバイス構造の最適化や膜厚の増大により、移動度は2〜3倍程度向上する。従って、上述したモル比以外の組成比でも十分な移動度は得られることから、プロセスや用途によってIn:ZnOの組成比として100:0〜0:100の間のモル比を選択できる。ただし、通常はInもしくはZn(亜鉛)が90〜100モル%程度の範囲では、半導体が結晶化しやすくなり、結晶粒界が電気特性を阻害する場合がある。なお、1cm/Vsという移動度の値は、有機ELなどの電流駆動(液晶は電圧駆動)を必要とするデバイスで少なくとも必要とされる値である。
また、図2Aより、In:ZnOのモル比によらず、SrOの添加量が50モル%より低いときには1cm/Vsより大きな移動度が得られることがわかる。そして、半導体膜固有の抵抗を減少させるためにデバイス構造の最適化や膜厚を減少(又は増大)させることにより、移動度は2〜3倍程度向上する。従って、移動度が1cm/Vs以上を示すように、チャネル層を構成するIn−Sr−Zn−O酸化物半導体において、SrOは、70モル%より低く添加されることが望ましい。より確実には、図2A及び図2Bに示されるように、SrOは、50モル%より低く添加されることが望ましい。一方、少なくとも酸素親和性の高い元素を添加することによる安定性の効果を得るために、SrOは、0モル%より高く添加される必要がある。なお、In−M−Zn−O酸化物半導体、Sn−M−Zn−O酸化物半導体、In−M−O酸化物半導体、Zn−M−O酸化物半導体、Sn−M−Sb−O酸化物半導体及びSn−M−O酸化物半導体も同様に、酸素の出入りを抑えるためにMの量として前述と同様のものを選択することができる。
図2Bより、In:SrO:ZnOのいずれの組成比においても10以上のON/OFF比が得られており、ON/OFF比については組成比が問題とならないことがわかる。
図3は、チャネル層を構成するIn−Sr−Zn−O酸化物半導体(In:ZnOの組成比は80:20及び70:30)においてSrOの添加量を変化させたときの移動度の変化を示す図である。図3において縦軸は移動度を示し、横軸はSrOの添加量を示している。
図3より、In:ZnOの組成比によらず、0.5モル%でもSrOを添加することで、つまりSrOの添加という事実をもって1cm/Vs以上の移動度が得られることがわかる。従って、移動度が確実に1cm/Vs以上を示すように、チャネル層を構成するIn−Sr−Zn−O酸化物半導体において、SrOは、0.5モル%以上添加されることが望ましい。
図4は、チャネル層の材料が異なる複数のFET(サンプル)の閾値電圧の変化を示す図である。図4において縦軸は下記の式(2)から得られる閾値電圧の変化量を示し、横軸はゲート−ソース間に40Vを印加し、かつFETのソース−ドレイン間に5Vを印加した総時間(ストレス時間)を示している。なお、式(2)においてVは印加ゲート電圧であり、VT0はバイアスストレス初期の初期閾値電圧であり、tはゲート−ソース間に40Vを印加し、かつFETのソース−ドレイン間に5Vを印加した総時間であり、τsは時定数である。また、「undoped」は酸化物半導体(IZO)でチャネル層が構成されるものの変化を示し、「5%Ga」はGaが5モル%添加されたIZOでチャネル層が構成されるものの変化を示している。そして、「5%SrO」はSrOが5モル%添加されたIZOでチャネル層が構成されるものの変化を示し、「5%BaO」はBaOが5モル%添加されたIZOでチャネル層が構成されるものの変化を示している。
ΔV=(V−VT0)(1−exp(−(t/τβ))・・・式(2)
図4及び式(2)から各サンプルにおけるβの値を示す表1が得られる。βは小さいほどΔVが小さく抑えられること、つまり閾値電圧の変化が小さく抑えられることを示している。表1においてアルカリ土類金属が添加されたIZOをチャネル層に用いたFET、つまり本実施例のFETのβの値(0.28及び0.39)は、従来のGa(ガリウム)が添加されたIZOをチャネル層に用いたFETのβの値(0.42)より低い。従って、閾値電圧の変化について、本実施例のFETは従来のFETより優れた特性を有していることがわかる。
Figure 0005508518
図5は、縦軸にFETの安定性の指針であるβ値、横軸に酸素との親和性との相関がある−ΔG(酸化物形成のための自由エネルギー変化)を示す図である。図5において、「Ga(ガリウム)」は表1の「5%Ga」のサンプルを示し、「Sr(ストロンチウム)」は表1の「5%SrO」のサンプルを示し、「Ba(バリウム)」は表1の「5%BaO」のサンプルを示している。
図5から、−ΔGが大きいほど、すなわち酸素親和性が高いほど、β値が小さく、すなわち安定なFETであることがわかる。従って、従来のIGZOをチャネル層に用いたFETに対して閾値電圧の変化を小さく抑えるためには、−ΔGがGa(ガリウム)の3.8eV/Oよりも大きいアルカリ金属及びアルカリ土類金属の少なくとも一つ、特にはBa(バリウム)の5.9eV/O以上のアルカリ金属及びアルカリ土類金属の少なくとも一つが添加されたIZOをチャネル層に用いる必要がある。
図6A〜図8は、チャネル層の材料が異なる複数のFETにおいてソース−ドレイン間に5Vを印加し、ゲート−ソース間の電圧を変化させたときのドレイン電流及び移動度の変化を示す図である。図6A〜図8において左側の縦軸はドレイン電流を示し、右側の縦軸は移動度を示し、横軸はゲート−ソース間の電圧を示している。そして、破線の一方はFETの初期状態でのドレイン電流のゲート−ソース間の電圧依存性を示し、破線の他方はゲート−ソース間に40V、ソース−ドレイン間に5Vを所定時間印加し続けた後のドレイン電流のゲート−ソース間の電圧依存性を示している。また、点線はゲート−ソース間に40V、ソース−ドレイン間に5Vを所定時間印加し続けた後の移動度のゲート−ソース間の電圧依存性を示している。
図6Aは、In:ZnO=70:30のモル比のIZOでチャネル層が構成されるFETの特性変化を示している。一方、図6Bは、SrOが1モル%添加されたIZOでチャネル層が構成されるものの変化を示している。同様に、図6C、図6D及び図6Eは、それぞれSrOが5モル%、10モル%及び20モル%添加されたIZOでチャネル層が構成されるFETの特性変化を示している。また、図7A及び図7Bは、それぞれGaが1モル%及び10モル%添加されたIZOでチャネル層が構成されるFETの特性変化を示している。さらに、図7C及び図7Dは、それぞれBaOが1モル%又は10モル%添加されたIZOでチャネル層が構成されるFETの特性変化を示している。さらにまた、図8は、SrOが5モル%添加されたInでチャネル層が構成されるFETの特性変化を示している。
図6A〜図8から、表2に示されるトランジスタの特性を表す各種値が導出される。表2において、「undoped」、「1%SrO」、「5%SrO」、「10%SrO」、「20%SrO」、「1%Ga」、「10%Ga」、「1%BaO」、「10%BaO」及び「5%SrO(In)」はそれぞれ図6A、図6B、図6C、図6D、図6E、図7A、図7B、図7C、図7D及び図8で用いたサンプルであることを示している。
Figure 0005508518
表2から移動度のIZOに対するSrO、BaO及びGaの添加量依存性を示す図9Aが得られる。同様に、ドレイン電流を10nA変化させるときのゲート−ソース間電圧の変化量のIZOに対するSrO、BaO及びGaの添加量依存性を示す図9Bが得られる。また、オン特性の立ち上がり電圧を示すVonのIZOに対するSrO、BaO及びGaの添加量依存性を示す図9Cが得られる。さらに、サブスレッショルドスロープSのIZOに対するSrO、BaO及びGaの添加量依存性を示す図9Dが得られる。
表2より、Sr(ストロンチウム)が添加されたIZOをチャネル層に用いたFETは、Sr(ストロンチウム)が添加されていないIZOをチャネル層に用いたFETと比較してゲート電圧−100V→+100Vスウィープと+100V→−100Vスウィープにおいて、サブスレッショルド領域での一定電流でのゲート電圧差ΔVcの変化が小さい。ΔVcは測定中の短時間のバイアス電圧により生じるVtの変化であると考えられ、ΔVt特性と並んで安定性の指針となる。また、オン特性立ち上がり電圧Vonに関しては、外部駆動回路の駆動電圧が−20V<Von<+20Vの範囲が望ましく、Sr(ストロンチウム)が添加されていないIZOをチャネル層に用いたFETではVon=−37Vと使用上好ましくなく、アルカリ金属及びアルカリ土類金属の少なくとも一つが添加されたFETではVonが−20V<Von<+20Vの範囲を示しており、優れた特性を示している。また移動度μについて、Sr(ストロンチウム)が添加されたIZOをチャネル層に用いたFETは、1cm/Vs以上を保っている。従って、Sr(ストロンチウム)が添加されたIZOをチャネル層に用いたFETは、Sr(ストロンチウム)が添加されていないIZOをチャネル層に用いたFETと比較して安定した特性と、優れた移動度とを併せ持つ。しかし、Sr(ストロンチウム)の添加量が20モル%以上となると、Sr(ストロンチウム)が添加されたIZOをチャネル層に用いたFETにおける臨界電圧の変化ΔVcの測定値は、Sr(ストロンチウム)が添加されていないIZOをチャネル層に用いたFETのものよりも大きくなり、更に前者における移動度も1cm/Vsより小さくなる。従って、本実施例のFETにおいてアルカリ土類金属の添加量は20モル%よりも低く抑える必要がある。
また表2より、Ba(バリウム)が添加されたIZOをチャネル層に用いたFETは、Ba(バリウム)が添加されていないIZOをチャネル層に用いたFETと比較して臨界電圧の変化ΔVcの測定値が小さい。また移動度μについて、Ba(バリウム)が添加されたIZOをチャネル層に用いたFETは、1cm/Vs以上を保っている。従って、Ba(バリウム)が添加されたIZOをチャネル層に用いたFETは、Ba(バリウム)が添加されていないIZOをチャネル層に用いたFETと比較して安定した特性と、優れた移動度とを併せ持つ。
また表2より、Sr(ストロンチウム)が10モル%以下の濃度で添加されたInをチャネル層に用いたFETは、Sr(ストロンチウム)が添加されていないIZOをチャネル層に用いたFETと比較して臨界電圧の変化ΔVcの測定値が小さい。また移動度μについて、Sr(ストロンチウム)が10モル%以下の濃度で添加されたInをチャネル層に用いたFETは、1cm/Vs以上を保っている。従って、Sr(ストロンチウム)が添加されたInをチャネル層に用いたFETは、Sr(ストロンチウム)が添加されていないIZOをチャネル層に用いたFETと比較して安定した特性と、優れた移動度とを併せ持つ。
また、図8より、Sr(ストロンチウム)が10モル%以下の濃度で添加されたInをチャネル層に用いたFETはヒステリシスの無いきれいな特性を示すことがわかる。通常、InにGaを添加することでアモルファス構造の酸化物半導体を得るためには10モル%程度以上の添加量が必要であるが、添加量を多くするほどにキャリア濃度が減少し、FET特性は低下する。従って、キャリア濃度を下げない目的でGaの添加量を少なくすることが望まれるが、5モル%程度のGaを添加物した酸化物半導体では、酸化物半導体はアモルファスになりきれず、結晶化による結晶粒界が原因と考えられるFET特性の低下を生じる。しかし、イオン半径がIn(インジウム)と大きく異なる元素、例えば2族元素のCaO、SrO及びBaOや1族元素のNaO、KO、RbO及びCsOなどを、In(インジウム)を含む母体材料としての半導体に5モル%程度添加すると、アモルファス構造の酸化物半導体が得られ、良好な半導体特性を得ることができる。
さらに図9Bより、Ba(バリウム)及びSr(ストロンチウム)が添加されたIZOをチャネル層に用いたFETは、Ba(バリウム)及びSr(ストロンチウム)が添加されていないIZOをチャネル層に用いたFETと比較してドレイン電流を10nA変化させるときのゲート−ソース間の臨界電圧の変化の測定値が小さい。従って、Ba(バリウム)及びSr(ストロンチウム)が添加されたIZOをチャネル層に用いたFETは、Ba(バリウム)及びSr(ストロンチウム)が添加されていないIZOをチャネル層に用いたFETと比較して高い制御性を有する。
さらにまた図9Cより、Ba(バリウム)及びSr(ストロンチウム)が添加されたIZOをチャネル層に用いたFETは、Ba(バリウム)及びSr(ストロンチウム)が添加されていないIZOをチャネル層に用いたFETと比較してVonの値が0Vに近い。従って、Ba(バリウム)及びSr(ストロンチウム)が添加されたIZOをチャネル層に用いたFETは、Ba(バリウム)及びSr(ストロンチウム)が添加されていないIZOをチャネル層に用いたFETと比較して低消費電力化を実現できる。
また図9Dより、切り替え特性の指針であるサブスレッショルドスロープS(V/dec)は小さい方が望ましいが、Sr(ストロンチウム)やBa(バリウム)が添加されたIZOは、酸化物組成で10%程度までの範囲で、サブスレッショルドスロープSについて、Sr(ストロンチウム)やBa(バリウム)が添加されていないIZOと同程度もしくはIZOよりも小さい値を示しており、Sr(ストロンチウム)やBa(バリウム)の添加により効果が得られることがわかる。
以下の表3は、チャネル層を構成するIn−Ca−Zn−O酸化物半導体についてIn:ZnOの組成比及びCaOの添加量を変化させたときの移動度を示す図である。表3において、「8:2+5%」はIn:ZnOの組成比が80:20のモル比である母体材料にCaOが5モル%添加されたサンプルを示している。同様に、「7:3+5%」はIn:ZnOの組成比が70:30のモル比である母体材料にCaOが5モル%添加されたサンプルを示し、「6:4+5%」はIn:ZnOの組成比が60:40のモル比である母体材料にCaOが5モル%添加されたサンプルを示している。また、「8:2+10%」はIn:ZnOの組成比が80:20のモル比である母体材料にCaOが10モル%添加されたサンプルを示し、「7:3+10%」はIn:ZnOの組成比が70:30のモル比である母体材料にCaOが10モル%添加されたサンプルを示し、「6:4+10%」はIn:ZnOの組成比が60:40のモル比である母体材料にCaOが10モル%添加されたサンプルを示している。
Figure 0005508518
表3から、In:ZnOの組成比及びCaOの添加量に関わらず、優れた移動度が得られることがわかる。
以上のように本実施例のFETによれば、チャネル層がアルカリ金属及びアルカリ土類金属が添加されたIn(インジウム)、Zn(亜鉛)及びSnの少なくともいずれか一つを含む酸化物から構成される。従って、チャネル層におけるO(酸素)の抜けが抑えられ、使用と共にO(酸素)が抜けてチャネル層のキャリア濃度が変化し、閾値電圧Vt等のトランジスタ特性が変化することが抑えられる。その結果、優れた安定性を持つFETが実現される。
以上、本発明の酸化物半導体について、実施の形態に基づいて説明したが、本発明は、この実施の形態の限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
例えば、上記実施の形態では、酸化物半導体が用いられる対象としてFETのチャネル層を例示したが、キャリア濃度を高くして電極に用いられてもよい。
本発明は、酸化物半導体に利用でき、特にFET等に利用することができる。
10 ガラス基板
11 ゲート電極
12 ゲート絶縁膜
13 チャネル層
14 ソース電極
15 ドレイン電極
16 パッシベーション膜

Claims (10)

  1. Sr(ストロンチウム)及びBa(バリウム)のうちいずれか一つと、In(インジウム)、Zn(亜鉛)と、酸素とを含み、
    前記Srを含む場合、前記Srを含むSrOの添加量が70モル%未満であり、
    前記Baを含む場合、前記Baを含むBaOの添加量が20モル%未満である、
    アモルファス酸化物半導体。
  2. 前記Srを含む場合、前記Sr(ストロンチウム)を含むSrOの添加量が0.5モル%より大きい
    請求項1に記載のアモルファス酸化物半導体。
  3. 前記SrOの添加量が1モル%より大きい
    請求項2に記載のアモルファス酸化物半導体。
  4. 前記Srを含む場合、Sr(ストロンチウム)を含むSrOの添加量が50モル%未満である
    請求項1に記載のアモルファス酸化物半導体。
  5. 前記SrOの添加量が20モル%未満である
    請求項4に記載のアモルファス酸化物半導体。
  6. Sr(ストロンチウム)及びBa(バリウム)のうちいずれか一つと、In(インジウム)、Zn(亜鉛)と、酸素と、を含み、前記Srを含む場合、前記Srを含むSrOの添加量が70モル%未満であり、前記Baを含む場合、前記Baを含むBaOの添加量が20モル%未満である、アモルファス酸化物半導体からなるチャネル層を備える
    電界効果型トランジスタ。
  7. Sr(ストロンチウム)及びBa(バリウム)のうちいずれか一つと、基板上に、In(インジウム)、Zn(亜鉛)と、酸素と、を含み、前記Srを含む場合、前記Srを含むSrOの添加量が70モル%未満であり、前記Baを含む場合、前記Baを含むBaOの添加量が20モル%未満である、アモルファス酸化物半導体層を形成する
    アモルファス酸化物半導体の製造方法。
  8. In(インジウム)、Zn(亜鉛)、及びSr(ストロンチウム)及びBa(バリウム)のうちいずれか一つ、が溶液から基板に蒸着される
    請求項7に記載のアモルファス酸化物半導体の製造方法。
  9. In(インジウム)、Zn(亜鉛)、及びSr(ストロンチウム)及びBa(バリウム)のうちいずれか一つが、金属メトキシド(−OMe)、エトキシド(−OEt)、N−プロポキシド(−OPr)、イソプロポキシド(−OPr)、n−ブトキシド(−OBu)、s−ブトキシド(−OBu)、i−ブトキシド(−OBu)及びt−ブトキシド(−OBu)等の金属アルコキシド化合物の溶液;金属メトキシエタノール(−OCHCHOCH)及びエトキシエタノール(−OCHCHOC)等の金属キレートアルコキシドの溶液;又はヒドロキシ基(−OH)を持つ有機化合物等の金属水酸化物の溶液から基板に蒸着される
    請求項8に記載のアモルファス酸化物半導体の製造方法。
  10. In(インジウム)、Zn(亜鉛)、及びSr(ストロンチウム)及びBa(バリウム)のうちいずれか一つが、真空蒸着、化学蒸着、又は原子層蒸着によって基板に蒸着される
    請求項7に記載のアモルファス酸化物半導体の製造方法。
JP2012506553A 2009-04-24 2009-04-24 酸化物半導体 Active JP5508518B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/GB2009/001037 WO2010122274A1 (en) 2009-04-24 2009-04-24 Oxide semiconductor

Publications (2)

Publication Number Publication Date
JP2012524993A JP2012524993A (ja) 2012-10-18
JP5508518B2 true JP5508518B2 (ja) 2014-06-04

Family

ID=40682034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012506553A Active JP5508518B2 (ja) 2009-04-24 2009-04-24 酸化物半導体

Country Status (4)

Country Link
US (1) US20120037901A1 (ja)
EP (1) EP2422372A1 (ja)
JP (1) JP5508518B2 (ja)
WO (1) WO2010122274A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5552547B2 (ja) 2010-09-13 2014-07-16 パナソニック株式会社 金属酸化物半導体の製造方法
JP2012174718A (ja) * 2011-02-17 2012-09-10 Tokyo Ohka Kogyo Co Ltd 複合酸化物膜形成用の塗布液、並びに当該塗布液を使用した複合酸化物膜の製造方法及び電界効果トランジスタの製造方法
CN103477441B (zh) * 2011-04-18 2016-05-18 夏普株式会社 薄膜晶体管、显示面板和薄膜晶体管的制造方法
DE102011084145A1 (de) 2011-10-07 2013-04-11 Evonik Degussa Gmbh Verfahren zur Herstellung von hochperformanten und elektrisch stabilen, halbleitenden Metalloxidschichten, nach dem Verfahren hergestellte Schichten und deren Verwendung
DE102012209918A1 (de) 2012-06-13 2013-12-19 Evonik Industries Ag Verfahren zur Herstellung Indiumoxid-haltiger Schichten
JP6236778B2 (ja) * 2012-12-19 2017-11-29 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6454974B2 (ja) 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102180511B1 (ko) 2014-02-10 2020-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
US9647135B2 (en) * 2015-01-22 2017-05-09 Snaptrack, Inc. Tin based p-type oxide semiconductor and thin film transistor applications
US10269293B2 (en) * 2015-10-23 2019-04-23 Ricoh Company, Ltd. Field-effect transistor (FET) having gate oxide insulating layer including SI and alkaline earth elements, and display element, image display and system including FET
US10312373B2 (en) * 2015-11-17 2019-06-04 Ricoh Company, Ltd. Field-effect transistor (FET) having oxide insulating layer disposed on gate insulating film and between source and drain electrodes, and display element, display and system including said FET, and method of manufacturing said FET
JP6607013B2 (ja) * 2015-12-08 2019-11-20 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
CN106158978B (zh) * 2016-07-08 2019-05-21 武汉华星光电技术有限公司 薄膜晶体管、阵列基板及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0730044B1 (en) * 1995-03-01 2001-06-20 Sumitomo Electric Industries, Limited Boron-aluminum nitride coating and method of producing same
JP4837811B2 (ja) * 1998-04-09 2011-12-14 出光興産株式会社 有機エレクトロルミネッセンス素子
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US20070194379A1 (en) * 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5006598B2 (ja) * 2005-09-16 2012-08-22 キヤノン株式会社 電界効果型トランジスタ
KR101243809B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 이용한 tft 어레이기판의 제조방법
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법

Also Published As

Publication number Publication date
EP2422372A1 (en) 2012-02-29
WO2010122274A1 (en) 2010-10-28
US20120037901A1 (en) 2012-02-16
JP2012524993A (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
JP5508518B2 (ja) 酸化物半導体
US9825180B2 (en) Thin-film transistor and method for manufacturing same
TWI678811B (zh) 場效電晶體、顯示元件、影像顯示裝置及系統
Aikawa et al. Effects of dopants in InOx-based amorphous oxide semiconductors for thin-film transistor applications
JP6651714B2 (ja) n型酸化物半導体製造用塗布液、電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6421446B2 (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
TWI501402B (zh) 場效應電晶體、顯示元件、影像顯示裝置以及系統
JP5168605B2 (ja) pチャネル薄膜トランジスタとその製造方法
Jenifer et al. A review on the recent advancements in tin oxide-based thin-film transistors for large-area electronics
JP2009253204A (ja) 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
Xu et al. Solution-processed yttrium oxide dielectric for high-performance IZO thin-film transistors
JP2009231664A (ja) 電界効果トランジスタ及びその製造方法
JP2010074061A (ja) 薄膜電界効果型トランジスタ
JP5984354B2 (ja) 半導体素子
US11335782B2 (en) Oxide semiconductor thin film, thin film transistor, method producing the same, and sputtering target
Kim et al. Solution-processed semiconducting aluminum-zinc-tin-oxide thin films and their thin-film transistor applications
JP2020098934A (ja) 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
WO2015115330A1 (ja) 薄膜トランジスタ、酸化物半導体、およびその製造方法
US20200357924A1 (en) Oxide semiconductor thin film
CN102163625A (zh) 用于氧化物薄膜晶体管的半导体层材料铟锌钛氧化物
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
Cho et al. Transparent oxide thin-film transistors composed of Al and Sn-doped zinc indium oxide
JP6273606B2 (ja) 固定電荷を内部に誘起したゲート絶縁膜
JP5846563B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
JP6252904B2 (ja) 酸化物半導体およびその製法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140320

R150 Certificate of patent or registration of utility model

Ref document number: 5508518

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250