JP5507973B2 - インバータ装置および制御装置 - Google Patents

インバータ装置および制御装置 Download PDF

Info

Publication number
JP5507973B2
JP5507973B2 JP2009261849A JP2009261849A JP5507973B2 JP 5507973 B2 JP5507973 B2 JP 5507973B2 JP 2009261849 A JP2009261849 A JP 2009261849A JP 2009261849 A JP2009261849 A JP 2009261849A JP 5507973 B2 JP5507973 B2 JP 5507973B2
Authority
JP
Japan
Prior art keywords
input
node
digital
circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009261849A
Other languages
English (en)
Other versions
JP2011107951A (ja
Inventor
雅則 細川
陽一 郷司
Original Assignee
東芝シュネデール・インバータ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝シュネデール・インバータ株式会社 filed Critical 東芝シュネデール・インバータ株式会社
Priority to JP2009261849A priority Critical patent/JP5507973B2/ja
Publication of JP2011107951A publication Critical patent/JP2011107951A/ja
Application granted granted Critical
Publication of JP5507973B2 publication Critical patent/JP5507973B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、接点やロジック回路からソース入力形式およびシンク入力形式でディジタル信号を入力可能なインタフェース回路を備えたインバータ装置および制御装置に関する。
インバータ装置は、外部から各種動作指令が与えられるように構成した場合、多数の入力端子を備えて構成される。この多数の入力端子のうち、ディジタル入力端子は外部に接続される接点やロジック回路などの外部回路からディジタル信号を入力する端子であり、正転/逆転運転指令、運転準備指令、多段速度指令、直流制動指令、リセット指令などの信号を入力する。
ディジタル信号の入力形式は、内部に低電位の基準電位を設定してディジタル信号を入力するソース入力形式と、内部に高電位の基準電位を設定してディジタル信号を入力するシンク入力形式とが存在する。
インバータ装置の製造業者は製造機種数を削減するため、ソース入力形式とシンク入力形式とを切り替えるスイッチング手段を具備し、両形式共に使用可能に構成したインバータ装置を製造している。例えば特許文献1記載のインバータ装置は、入力端子をプルアップする接続状態とプルダウンする接続状態とを切り替えるスイッチング手段を備え、このスイッチング手段の切替状態に基づいてシンク入力形式とソース入力形式とを判別し、当該判別結果に応じて入力信号を反転または非反転のままマイクロコンピュータに出力するインタフェース回路を備えている。このインタフェース回路は、さらに判別結果に基づいてシンク出力形式とソース出力形式とを切り替える機能も備えている。
図7は、従来のインバータ装置が備えたインタフェース回路の概略的構成を示している。この図7に示すように、インバータ装置1a〜1cはそれぞれ同一構成であるため、インバータ装置1aのブロック構成説明を行い、インバータ装置1b、1cのブロック構成の説明を省略する。尚、インバータ装置1aの構成要素には添え字「a」を付して説明を行い、図7中の他のインバータ装置1b、1cで対応する構成要素にはそれぞれ添え字「b」「c」を付している。
インバータ装置1aは、複数のディジタル入力回路2a、3a、切替回路4a、マイクロコンピュータ(以下、マイコンと略す)5a、第1コモン電位供給回路6aおよび第2コモン電位供給回路7aを図示形態で接続して構成されている。ディジタル入力回路2aの第1入力ノードNa1はディジタル入力端子LI1に接続されている。ディジタル入力回路3aの第1入力ノードNa3はディジタル入力端子LI2に接続されている。ディジタル入力回路2aの第2入力ノードNa2と、ディジタル入力回路3aの第2入力ノードNa4は共通接続されており、この共通接続ノードNa5が切替回路4aに接続されている。
各ディジタル入力回路2a、3aのそれぞれの出力ノードNa6、Na7は、マイコン5aに接続されている。図示していないが、マイコン5aはインバータ主回路を介して外部に接続されるモータなどの負荷を駆動制御可能に構成されている。
切替回路4aは、マイコン5aからの制御信号に基づいて共通接続ノードNa5の印加電圧を第1コモン電位6aまたは第2コモン電位7aに切り替える。第1コモン電位供給回路6aはシンク入力形式に対応した基準電位を供給する回路であり、第2コモン電位供給回路7aはソース入力形式に対応した基準電位を供給する回路である。このようなインバータ装置1aが同一構成で複数構成されている(符号1a、1b、1c参照)。
インバータ装置1a〜1cの入力端子LI1は互いに共通接続されており、入力端子LI2も互いに共通接続されている。入力端子LI1の共通接続ノードN1は、接点入力を構成するスイッチ8wの一方の接点に接続されている。入力端子LI2の共通接続ノードN2は、接点入力を構成するスイッチ8xの一方の接点に接続されている。スイッチ8wおよび8xの他方の接点は互いに共通接続されており、当該接点には外部コモン電位供給回路9が接続されている。
外部コモン電位供給回路9は、例えばソース出力形式に対応した電位を供給する回路のときには、第1コモン電位供給回路6aの供給電位と同一の供給電位(Vd)を供給する回路であり、第2コモン電位供給回路7aの供給電位(0V)よりも高い電位を供給する回路である。
この場合、全てのインバータ装置1a〜1cがソース入力形式に設定されている状態を考慮すると、切替回路4a〜4cは共通接続ノードNa5〜Nc5をそれぞれ第2コモン電位供給回路7a〜7cの供給電位側に切替えている。
特開平11−161391号公報
例えば、ユーザは、インバータ装置1a〜1cの故障による交換、インバータ装置1a〜1cに接続された機器のメンテナンスなどのため、1台のインバータ装置(この例ではインバータ装置1c)のみの電源を遮断することがある。
このためインバータ装置1cは、他のインバータ装置1a、1bとは独立に電源遮断可能になっているが、この場合例えばインバータ装置1cの電源が遮断され切替回路4cのスイッチが開放されてしまう(図7参照)と、外部コモン電位供給回路9から流入する電流が、共通接続ノードN1→ノードNc1→第1ディジタル入力回路2c→ノードNc2→ノードNc4→第2ディジタル入力回路3c→ノードNc3→共通接続ノードN2という経路を経て、インバータ装置1a、1bの入力端子LI2を通じて第2ディジタル入力回路3a、3bに流入してしまう(図7中の矢印参照)。
電流が第2ディジタル入力回路3a、3bに流入してしまうと、スイッチ8xがオフしているにも関わらず、第2ディジタル入力回路3a、3bが外部コモン電位供給回路9からディジタル信号を入力していると誤認識してしまう虞がある。したがって、所定のインバータ装置1cの電源が遮断されると、他のインバータ装置1a〜1bが誤動作する虞がある。
特に、外部からインバータ装置1a〜1cを多数並列接続して構成したいというユーザの要望がある。インバータ装置1a〜1cの並列接続数が増加すると入力インピーダンスが低下しやすくなるため、前述した動作中の誤動作も生じやすくなってきているという事情がある。
本発明は、上記事情に鑑みてなされたもので、その目的は、所定のインバータ装置の電源遮断時においても、動作中の他のインバータ装置の誤動作を防止できるようにしたインタフェース回路を備えたインバータ装置、および制御装置を提供することある。
本発明のインタフェース回路の一態様は、信号入力側に構成されると共に電源が他のインバータ装置とは独立に遮断可能に構成され、他のインバータ装置と並列接続可能に構成されたインバータ装置であって、接点やロジック回路などの外部回路からソース入力形式およびシンク入力形式の両方式のディジタル信号を入力するディジタル入力ノードをそれぞれ備え、前記それぞれのディジタル入力ノードに与えられるディジタル信号を入力して基準電位ノードの電位を基準として動作する複数のディジタル入力回路と、前記複数のディジタル入力回路のソース入力形式のディジタル信号の基準電位として互いに共通のコモン電位に設定される第1コモン電位設定ノードと、前記複数のディジタル入力回路のシンク入力形式のディジタル信号の基準電位として互いに共通のコモン電位に設定される第2コモン電位設定ノードと、前記ディジタル入力回路の基準電位ノードと前記第1コモン電位設定ノードおよび前記第2コモン電位設定ノードとの間に介在して設けられ、1の前記ディジタル入力回路の基準電位ノードに他の前記ディジタル入力回路の基準電位ノードから電流の流入を防ぐ通電遮断器とを備えたことを特徴としている。
このような構成によれば、通電遮断器は1のディジタル入力回路の基準電位ノードに他のディジタル入力回路の基準電位ノードから電流の流入を防ぐため、所定のインバータ装置の電源が遮断されたときであっても他のディジタル入力回路の基準電位ノードには1のディジタル入力回路から電流が流れない。したがって、電流は他のディジタル入力回路の基準電位ノードからディジタル入力ノードを通じた経路で他のインバータ装置の入力側に流れない。インタフェース回路が他のインタフェース回路と並列接続されていたとしても、電源遮断時の悪影響が動作中の他のインバータ装置に及ぶことがない。これにより、動作中の他のインバータ装置の誤動作を防止できる。
通電遮断器を、他のディジタル入力回路の基準電位ノードから1のディジタル入力回路の基準電位ノードに向けて逆方向接続されたダイオードを含んで構成すると良い(請求項2)。また、通電遮断器を、基準電位ノードと第1および第2コモンノードとの通電接続を切替えると共に基準電位ノードと第1および第2コモンノードとの間の接続を開放可能に構成しても良い(請求項3)。
本発明によれば、所定のインバータ装置の電源遮断時においても動作中の他のインバータ装置の誤動作を防止できる。
本発明の第1実施形態を概略的に示す電気的構成図 ブロック図 制御装置の全体構成を概略的に示すブロック図 本発明の第2実施形態を示す図1相当図 図2相当図 本発明の第3実施形態を示す図1相当図 従来構成を示す図1相当図
(第1実施形態)
以下、本発明をインバータ装置の制御装置に適用した第1実施形態について図1ないし図3を参照しながら説明する。
図3は、制御装置全体を概略的に示すものでコントローラとインバータ装置の接続関係を示している。
この図3に示すように、制御装置20はコントローラ21、当該コントローラ21の出力に並列接続された4つ(複数)のインバータ装置22a〜22dを備えている。コントローラ21には複数の出力端子211〜214が設けられており、インバータ装置22a〜22dはそれぞれ4つ(複数)のディジタル入力端子LI1〜LI4(以下、入力端子と略す)が設けられている。
複数の出力端子211〜214はインバータ装置22aの複数の入力端子LI1〜LI4にそれぞれ接続されており、これらの接続ノードは他のインバータ装置22b〜22dの複数の入力端子LI1〜LI4にもそれぞれ接続されている。
コントローラ21は、出力端子211〜214からソース出力形式でディジタル信号を出力可能に構成されており、インバータ装置22a〜22dはディジタル入力端子LI1〜LI4から複数ビットのディジタル信号を入力する。コントローラ21は各種指令(正転/逆転運転指令、運転準備指令、多段速度指令、直流制動指令、リセット指令など)を送信することでインバータ装置22a〜22dに同時に指令することができる。
図1はインバータ装置の入力インタフェース周辺を示す電気的構成図であり、図2はこの電気的構成をブロック図により概略的に示している。
以下、インバータ装置22a〜22dの内部の電気的構成は互いに同一構成であるためインバータ装置22aの電気的構成について説明する。図1に示すように、インバータ装置22aの複数の入力端子LI1〜LI4にはそれぞれディジタル入力回路23〜26が接続されている。これらのディジタル入力回路23〜26は互いに同一構成であるため、図1中にはディジタル入力回路25、26の記載を省略しており、以下では入力端子LI1に接続されたディジタル入力回路23の電気的構成説明を行う。
ディジタル入力回路23は、ディジタル入力ノードNa1と基準電位ノードNa2との間に与えられた電圧に基づいて出力ノードNa6にディジタル出力するように構成されており、抵抗R1〜R4、トランジスタTr1〜Tr2、スイッチSW1を組み合わせて構成される。尚、ディジタル入力ノードNa1は入力端子LI1に接続されるノードである。
背景技術の説明では、ディジタル入力回路2aの周辺の各ノードとして、ディジタル入力ノードNa1、Na2、出力ノードNa6と付して説明を行っているが、本実施形態では説明を理解しやすくするため、ディジタル入力回路23で対応するディジタル入力ノード、基準電位ノード、出力ノードにはそれぞれ前記Na1、Na2、Na6と同一符号を付して説明を行う。また、図1中にグランドノードNc1、電源電位ノードNc2として符号を付しているが、グランドノードNc1は第1コモン電位設定ノードに相当し、電源電位ノードNc2は電源電位Vdが印加されるノードであり第2コモン電位設定ノードに相当する。
入力ノードNa1およびNa2間には、抵抗R1〜R3が直列接続されている。すなわち、入力ノードNa1およびNa2間には受動素子が接続されており、入力ノードNa1およびNa2間に電位差が発生すると電流が各抵抗R1〜R3を通じて流れる。
抵抗R1と抵抗R2との共通接続ノードをNa8とし、抵抗R2と抵抗R3との共通接続ノードをNa9とすると、ノードNa8およびNa9間にはPNP形のバイポーラトランジスタTr1のエミッタ−ベース間が接続されると共に、PNP形のバイポーラトランジスタTr2のベース−エミッタ間が接続されている。
各トランジスタTr1およびTr2のコレクタは共通接続されており、当該共通接続ノードNa10は、デジタルスイッチSW1およびプルアップ抵抗R4を介して出力ノードNa6からマイクロコンピュータ(以下、マイコンと略す)27に信号出力されるようになっている。
ディジタル入力回路23〜26は並列に設けられているが、これらの回路23〜26の基準電位ノードとなるグランド側の入力ノードNa2、Na4…は共通接続されておらず、これらの入力ノードNa2、Na4…には図1に示す通電遮断器28が設けられている。尚、インタフェース回路Zはディジタル入力回路23〜26と通電遮断器28とを含んで構成される回路である。
通電遮断器28は、ダイオードD1〜D4を含んで構成され、マイコン27からの制御信号に基づいてオンオフ切替えするデジタルスイッチSW2〜SW4により前記ダイオードD1〜D4の回路構成形態が変化することによって機能する。
以下、接続関係を説明するが、ディジタル入力回路23〜26に接続される回路構成はほぼ同様で対称形とされているため、ディジタル入力回路23、24に接続される回路の説明を行い、その他の回路説明を省略する。
背景技術欄の説明では、ディジタル入力回路3aの入出力ノードとして、ディジタル入力ノードNa3、Na4、出力ノードNa7と符号を付して説明を行ったが、本実施形態では説明を理解しやすくするため、ディジタル入力回路24内で対応するディジタル入力ノード、基準電位ノード、出力ノードにはそれぞれ前記Na3、Na4、Na7の同一符号を付して説明を行う。
入力ノードNa2は、ダイオードD1のアノードおよびダイオードD2のカソードに接続されている。ダイオードD1のカソードはデジタルスイッチSW2を介してグランドに電気的に接続されている。ダイオードD2のアノードはデジタルスイッチSW3を介して電源電位Vdの供給ノードとなる電源電位ノードNc2に接続されている。
入力ノードNa4は、ダイオードD3のアノードおよびダイオードD4のカソードに接続されている。ダイオードD3のカソードはダイオードD1のカソードと共通接続されており、前述したようにデジタルスイッチSW2を介してグランドに電気的に接続されている。ダイオードD4のアノードはダイオードD2のアノードと共通接続されており、前述したようにデジタルスイッチSW3を介して電源電位Vdの供給ノードとなる電源電位ノードNc2に接続されている。
デジタルスイッチSW3の制御端子には抵抗R5を介してデジタルスイッチSW4に接続されており、このデジタルスイッチSW4の制御端子はマイコン27の制御出力端子に接続されている。デジタルスイッチSW2の制御端子は制御回路27の制御出力端子に接続されている。
デジタルスイッチSW2がオンとなるとダイオードD1およびD3のカソードの共通接続ノードはグランド電位となり、デジタルスイッチSW3がオンとなるとダイオードD2およびD4のアノードの共通接続ノードは電源電位Vdとなる。
マイコン27は、ソース入力形式とするときにデジタルスイッチSW2をオンとすると共にデジタルスイッチSW3をオフとする。すると、ディジタル入力回路23〜26の基準電位ノードNa2、Na4…は、ほぼグランド電位(≒ダイオードの順方向電圧Vf)に設定されることになり、ソース入力形式でディジタル信号を受け付ける。
ソース入力形式に設定されている場合、入力ノードNa1およびNa2間に対し、ノードNa1の電位がノードNa2の電位よりも高い「ハイ」レベルが入力されると、トランジスタTr1がオン状態になると共にトランジスタTr2がオフ状態となり、これに伴いデジタルスイッチSW1がオンするため、出力ノードNa6からグランド電位の「ロウ」レベルが出力され当該レベルがマイコン27に入力される。
逆に、入力ノードNa1およびNa2間にノードNa1の電位がノードNa2の電位とほぼ同じである「ロウ」レベルが入力されると、トランジスタTr1およびTr2が共にオフ状態となり、これに伴いデジタルスイッチSW1がオフするため、プルアップ抵抗R4を介して電源電位の「ハイ」レベルが出力され当該レベルがマイコン27に入力される。
また、マイコン27は、シンク入力形式とするときにデジタルスイッチSW2をオフとすると共に、デジタルスイッチSW3をオンとする。すると、ディジタル入力回路23〜26の基準電位ノードNa2、Na4…は、ほぼ電源電位Vd(≒電源電位Vd−ダイオードの順方向電圧Vf)となり、シンク入力形式でディジタル信号を受け付ける。
シンク入力形式に設定されている場合、入力ノードNa1およびNa2間に対し、ノードNa1の電位がノードNa2の電位とほぼ同じ「ハイ」レベルが入力されると、トランジスタTr1およびTr2が共にオフ状態となり、これに伴いデジタルスイッチSW1がオフするため、プルアップ抵抗R4を介して電源電位の「ハイ」レベルが出力され当該レベルがマイコン27に入力される。
逆に、入力ノードNa1およびNa2間にノードNa1の電位がノードNa2の電位よりも低い「ロウ」レベルが入力されると、トランジスタTr1がオフ状態となると共にトランジスタTr2がオン状態となり、これに伴いデジタルスイッチSW1がオンするため、出力ノードNa6からグランド電位の「ロウ」レベルが出力され当該レベルがマイコン27に入力される。
尚、この結線関係を模式的に示すブロック図を図2に示している。
以下の説明では、マイコン27がスイッチSW2〜SW4のオンオフを調整しディジタル信号をソース入力形式で受付けるように設定されていることを想定し、図3に示したように、ある一つのインバータ装置(例えば、インバータ装置22a)の電源が遮断(ON→OFF)されたときの作用説明を行う。
コントローラ21は、電源供給されているインバータ装置22b〜22dに指令信号を送信するため、出力端子211〜214からインバータ装置22b〜22dの入力端子LI1〜LI4にディジタル信号を送信する。このディジタル信号は、電源供給されていないインバータ装置22aの入力端子LI1〜LI4にも与えられる。
インバータ装置22aの電源が遮断されると、図1に示すスイッチSW2〜SW4が強制的に全てオフとなるため、ダイオードD1〜D4がスイッチSW2〜SW4による回路から切断された状態で機能する。
例えばコントローラ21がインバータ装置22aの入力端子LI1を通じてディジタル入力回路23にディジタル信号を出力したことを考慮する。このとき電流が抵抗R1〜R3などを通じてダイオードD1に流れ込もうとするが、デジタルスイッチSW2がオフ状態であると共にダイオードD2〜D4(特にはD3)が当該電流を遮断するため、他のディジタル入力回路24〜26の入力ノードNa4…側に流れることがない。他のディジタル入力回路24〜26の入力ノードNa4…側に通電されなければ、電流が入力端子LI2〜LI4から他のインバータ装置22b〜22d側に流出することもない。
したがって、電流が電源遮断後のインバータ装置22a内に流れることは少なくなり、当該電流が背景技術欄に示したように動作中の他のインバータ装置22b〜22dに流入することがなくなる。これにより、他のインバータ装置22b〜22dは正常に動作し続けることができる(図1中の矢印に示す電流の流れ参照)。
以上説明したように、本実施形態によれば、ダイオードD2〜D4が通電遮断器28として機能するため、ディジタル入力回路23〜26の基準電位ノードNa2、Na4…間で電流の流出/流入が行われなくなり、ディジタル入力回路23〜26の誤動作を防止できる。
特にダイオードD3がディジタル入力回路23の入力ノードNa2とディジタル入力回路24〜26の入力ノードNa4…との間に逆方向接続されているため、入力ノードNa2から入力ノードNa4…に流れる電流を遮断できる。これにより、不要な電流が電源遮断後のインバータ装置22aの他の入力端子LI2〜LI4から流出することを防ぐことができ、他のディジタル入力回路22b〜22dの動作に悪影響を与えることがなくなる。これにより、インバータ装置22aの電源遮断時においても、他のインバータ装置22b〜22dはディジタル信号の誤認識を防止でき、正常に動作を続けることができる。
(第2実施形態)
図4および図5は、本発明の第2実施形態を示すもので、前述実施形態と異なるところは、基準電位ノードと第1および第2コモンノードとの通電接続を切替えると共に基準電位ノードと第1および第2コモンノードとの間の通電接続を開放可能に構成しているところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
図4に示すように、ディジタル入力回路23の入力ノードNa2は、グランド側に接続されたデジタルスイッチSW5と、電源電位側に接続されたデジタルスイッチSW6とに電気的に接続されており、入力ノードNa4は、グランド側に接続されたデジタルスイッチSW7と、電源電位側に接続されたデジタルスイッチSW8とに電気的に接続されている。デジタルスイッチSW5、SW7はマイコン27からの制御信号に基づいてスイッチをオンオフ(短絡/開放)する。同様に、デジタルスイッチSW6、SW8はマイコン27からの制御信号に基づいてスイッチをオンオフ(短絡/開放)する。
したがって、通電遮断器,切替回路として機能するデジタルスイッチSW5〜SW9のオンオフ状態を切替設定することで、基準電位ノードとなる入力ノードNa2、Na4…の電位を、グランドノードNc1の電位(=0V)とほぼ同電位に設定することもでき、この場合ソース入力形式に設定できる。
また、デジタルスイッチSW5〜SW9のオンオフ状態を切替設定することで、基準電位ノードとなる入力ノードNa2、Na4…の電位を、電源電位ノードNc2の電位(=Vd)とほぼ同電位に設定することもでき、この場合シンク入力形式に設定できる。さらに入力ノードNa2、Na4…を開放状態とすることもできる。図5はこの回路構成ブロックを概略的に示している。
前述実施形態と同様に、全インバータ装置22a〜22dがソース入力形式に設定されている状態でインバータ装置22aが電源遮断されたときの動作を考える。インバータ装置22aの電源が遮断されると当該インバータ装置22a内のデジタルスイッチSW5〜SW9は強制的に全てオフ状態となる。すると、入力ノードNa2、Na4…は全て開放状態となり、前述実施形態と同様に、入力端子LI1〜LI4から他のインバータ装置22b〜22dに流入する電流を遮断することができ、インバータ装置22b〜22dは正常に動作を継続することができる。
本実施形態によれば、デジタルスイッチSW5、SW7が入力ノードNa2、Na4…とグランドノードNc1および電源電位ノードNc2との通電接続を切替可能であるため、ソース入力形式とシンク入力形式とを切り替えることができ、しかも、電源遮断時にはデジタルスイッチSW5〜SW9は全てオフ状態となることで入力ノードNa2、Na4…は全て開放状態となるため、電源遮断されたインバータ装置22aから動作中のインバータ装置22b〜22dに流れる電流を遮断することができ、インバータ装置22b〜22dは正常に動作を継続することができる。これにより、インバータ装置22aの電源遮断時においても、インバータ装置22b〜22d内のディジタル入力回路23〜26内のディジタル信号の誤認識を防止することができる。
(第3実施形態)
図6は、本発明の第3実施形態を示すもので、前述実施形態と異なるところは、ディジタル入力回路の態様を変更したところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下異なる部分について説明する。
図6に示すように、ディジタル入力回路23〜26に代えてディジタル入力回路29〜32が設けられている。ディジタル入力回路29〜32内にはそれぞれフォトカプラP1が構成されている。ディジタル入力回路29のノードNa1およびNa2間には抵抗R7および抵抗R8が直列接続されている。フォトカプラP1の入力は2つのフォトダイオードを互いに逆方向並列接続して構成され抵抗R7と並列接続されている。フォトカプラP1の出力にはフォトトランジスタが構成され、その出力はプルアップ抵抗R4を介してマイコン27に接続されている。
電流がノードNa1およびNa2間に流れなければ、フォトカプラP1の入力に構成されたフォトダイオードに通電されることもなく、フォトカプラP1の出力に構成されたフォトトランジスタはオフ状態を保ち、マイコン27には「ハイ」が与えられる。
電流がノードNa1およびNa2間に流れると、抵抗R7の両端電圧が上昇し、電流がフォトカプラP1入力のフォトダイオードにも流れる。電流がフォトダイオードに流れるとフォトダイオードが光を発するため、フォトカプラP1出力のフォトトランジスタがオンし、マイコン27には「ロウ」が与えられる。
このようにしてフォトカプラP1が、マイクロコンピュータ27と抵抗R7、R8との間に介在して構成されているため互いに絶縁状態を保つことができる。また、フォトカプラP2、P3が、マイクロコンピュータ27と通電遮断機28との間に構成されているため、絶縁を保つことができる。
この場合、通電遮断器28が前述実施形態と同様に構成されているため、インバータ装置22aの電源を遮断したときに入力端子LI1から電流が流れ込んだとしても、当該電流が1つのディジタル入力回路29から他のディジタル入力回路30〜32に流出することはなくなり、前述実施形態とほぼ同様の作用効果を奏する。このようにしてディジタル入力回路29〜32の構成が前述実施形態と変更されたとしてもほぼ同様の作用効果を奏する。
(他の実施形態)
本発明は、上記実施形態に限定されるものではなく、例えば、以下の変形または拡張が可能である。
前述実施形態では、ソース入力形式に設定した実施形態を説明しているが、シンク入力形式に設定されていても同様の作用効果を奏する。ソース入力形式の第1コモンノードの基準電位としてグランドレベル(=0V)を適用しているが、基準電位はこの電位値に限られない。シンク入力形式の第2コモンノードの基準電位の電位値についても同様である。
前述実施形態では、コントローラ21がソース出力形式でディジタル信号を出力する形態に適用しているが、これに代えてシンク出力形式でディジタル信号を出力する形態に適用できる。
前述実施形態では、反転回路、バッファ回路となるディジタル入力回路23〜26を適用したが、ディジタル信号を入出力するインタフェース回路であれば上記回路に限られない。
第1実施形態、第2実施形態では、それぞれダイオードD1〜D4、デジタルスイッチSW5〜SW9を通電遮断器として適用した実施形態を示しているが、入力ノードNa2、Na4…から入力端子LI1〜LI4を通じて流出する電流を遮断できる回路であれば前述の回路構成に限られない。
図面中、20は制御装置、21はコントローラ、22a〜22dはインバータ装置、23〜26、29〜32はディジタル入力回路、27は制御回路、28は通電遮断器、SW5〜SW9はデジタルスイッチ(切替回路)、Na1,Na3はディジタル入力ノード、Na2,Na4は基準電位ノード、Zはインタフェース回路を示す。

Claims (4)

  1. 信号入力側に構成されると共に電源が他のインバータ装置とは独立に遮断可能に構成され、他のインバータ装置と並列接続可能に構成されたインバータ装置であって、
    接点やロジック回路などの外部回路からソース入力形式およびシンク入力形式の両方式のディジタル信号を入力する一つのディジタル入力ノードおよび一つの基準電位ノードをそれぞれ備え、前記一つのディジタル入力ノードに与えられるディジタル信号を入力して前記一つの基準電位ノードの電位を基準としてそれぞれ動作する複数のディジタル入力回路と、
    前記複数のディジタル入力回路のソース入力形式のディジタル信号の基準電位として互いに共通のコモン電位に設定される第1コモン電位設定ノードと、
    前記複数のディジタル入力回路のシンク入力形式のディジタル信号の基準電位として互いに共通のコモン電位に設定される第2コモン電位設定ノードと、
    前記複数のディジタル入力回路の基準電位ノードと前記第1コモン電位設定ノードおよび前記第2コモン電位設定ノードとの間に介在して設けられ、1の前記ディジタル入力回路の基準電位ノードに他の前記ディジタル入力回路の基準電位ノードから電流の流入を防ぐ通電遮断器とを備えたことを特徴とするインバータ装置。
  2. 前記通電遮断器は、前記他のディジタル入力回路の基準電位ノードから前記1のディジタル入力回路の基準電位ノードに向けて逆方向接続されたダイオードを含んで構成されていることを特徴とする請求項1記載のインバータ装置。
  3. 前記通電遮断器は、基準電位ノードと第1および第2コモンノードとの通電接続を切替えると共に前記基準電位ノードと前記第1および第2コモンノードとの間の接続を開放可能に構成した切替回路を含んで構成されていることを特徴とする請求項1または2記載のインバータ装置。
  4. 請求項1ないし3の何れかの記載のインバータ装置を複数備えると共に、ソース出力形式又はシンク出力形式でディジタル信号を複数の出力端子から出力可能なコントローラを備え、
    前記コントローラの複数の出力端子は、それぞれ、1の前記インバータ装置の複数のディジタル入力ノードに接続されると共に他の前記インバータ装置の複数のディジタル入力ノードに接続されていることを特徴とする制御装置。
JP2009261849A 2009-11-17 2009-11-17 インバータ装置および制御装置 Active JP5507973B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009261849A JP5507973B2 (ja) 2009-11-17 2009-11-17 インバータ装置および制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009261849A JP5507973B2 (ja) 2009-11-17 2009-11-17 インバータ装置および制御装置

Publications (2)

Publication Number Publication Date
JP2011107951A JP2011107951A (ja) 2011-06-02
JP5507973B2 true JP5507973B2 (ja) 2014-05-28

Family

ID=44231351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009261849A Active JP5507973B2 (ja) 2009-11-17 2009-11-17 インバータ装置および制御装置

Country Status (1)

Country Link
JP (1) JP5507973B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016025596A (ja) * 2014-07-23 2016-02-08 アズビル株式会社 ユニバーサル入力モジュール

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0530162Y2 (ja) * 1987-03-12 1993-08-02
JP3557335B2 (ja) * 1997-11-26 2004-08-25 株式会社東芝 インターフェイス回路
JP4741875B2 (ja) * 2005-04-28 2011-08-10 オリジン電気株式会社 電源装置の運転方法及び電源装置

Also Published As

Publication number Publication date
JP2011107951A (ja) 2011-06-02

Similar Documents

Publication Publication Date Title
US5672917A (en) Semiconductor power switch system
JP5507973B2 (ja) インバータ装置および制御装置
JP4807431B2 (ja) 入力インタフェース回路
KR20110116342A (ko) 조명장치를 위한 자가진단 시스템
US9680449B2 (en) Encoder input device
JP5710175B2 (ja) 電源切替回路
JP5455100B2 (ja) 入力回路および当該入力回路の集積回路
JP6630538B2 (ja) 出力回路、出力ユニット、プログラマブルコントローラ
CN112073055A (zh) 一种可配置安全输入输出电路及其配置方法
JP5825957B2 (ja) スイッチング回路
JP2006197276A (ja) リレー駆動装置における同時オン防止回路
JPWO2017068628A1 (ja) 空気調和機
KR100549216B1 (ko) 실시간으로 출력 채널의 출력 상태를 모니터링하는 진단능력을 가진 plc 출력 모듈
JP2008180653A (ja) 多光軸光電センサ
JP4257797B2 (ja) 接点入力回路
JP4304091B2 (ja) 信号入力回路及びリレーユニット回路
JP6766352B2 (ja) インタフェース回路
WO2024009872A1 (ja) 負荷駆動回路
JP4628185B2 (ja) 半導体装置、モジュールおよび携帯端末機器
WO2021131698A1 (ja) 給電制御装置
US7902532B2 (en) Systems and methods involving transducer signals
JP3971620B2 (ja) 通信装置及び通信システム
JP4186864B2 (ja) 炊飯器
JP2005284895A (ja) 出力ポート
JP2010028711A (ja) リレー駆動装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120829

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140320

R150 Certificate of patent or registration of utility model

Ref document number: 5507973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250