JP5507973B2 - インバータ装置および制御装置 - Google Patents
インバータ装置および制御装置 Download PDFInfo
- Publication number
- JP5507973B2 JP5507973B2 JP2009261849A JP2009261849A JP5507973B2 JP 5507973 B2 JP5507973 B2 JP 5507973B2 JP 2009261849 A JP2009261849 A JP 2009261849A JP 2009261849 A JP2009261849 A JP 2009261849A JP 5507973 B2 JP5507973 B2 JP 5507973B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- node
- digital
- circuit
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000010586 diagram Methods 0.000 description 8
- 230000007257 malfunction Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Inverter Devices (AREA)
Description
以下、本発明をインバータ装置の制御装置に適用した第1実施形態について図1ないし図3を参照しながら説明する。
この図3に示すように、制御装置20はコントローラ21、当該コントローラ21の出力に並列接続された4つ(複数)のインバータ装置22a〜22dを備えている。コントローラ21には複数の出力端子211〜214が設けられており、インバータ装置22a〜22dはそれぞれ4つ(複数)のディジタル入力端子LI1〜LI4(以下、入力端子と略す)が設けられている。
以下、インバータ装置22a〜22dの内部の電気的構成は互いに同一構成であるためインバータ装置22aの電気的構成について説明する。図1に示すように、インバータ装置22aの複数の入力端子LI1〜LI4にはそれぞれディジタル入力回路23〜26が接続されている。これらのディジタル入力回路23〜26は互いに同一構成であるため、図1中にはディジタル入力回路25、26の記載を省略しており、以下では入力端子LI1に接続されたディジタル入力回路23の電気的構成説明を行う。
尚、この結線関係を模式的に示すブロック図を図2に示している。
図4および図5は、本発明の第2実施形態を示すもので、前述実施形態と異なるところは、基準電位ノードと第1および第2コモンノードとの通電接続を切替えると共に基準電位ノードと第1および第2コモンノードとの間の通電接続を開放可能に構成しているところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
図6は、本発明の第3実施形態を示すもので、前述実施形態と異なるところは、ディジタル入力回路の態様を変更したところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下異なる部分について説明する。
本発明は、上記実施形態に限定されるものではなく、例えば、以下の変形または拡張が可能である。
前述実施形態では、ソース入力形式に設定した実施形態を説明しているが、シンク入力形式に設定されていても同様の作用効果を奏する。ソース入力形式の第1コモンノードの基準電位としてグランドレベル(=0V)を適用しているが、基準電位はこの電位値に限られない。シンク入力形式の第2コモンノードの基準電位の電位値についても同様である。
前述実施形態では、反転回路、バッファ回路となるディジタル入力回路23〜26を適用したが、ディジタル信号を入出力するインタフェース回路であれば上記回路に限られない。
Claims (4)
- 信号入力側に構成されると共に電源が他のインバータ装置とは独立に遮断可能に構成され、他のインバータ装置と並列接続可能に構成されたインバータ装置であって、
接点やロジック回路などの外部回路からソース入力形式およびシンク入力形式の両方式のディジタル信号を入力する一つのディジタル入力ノードおよび一つの基準電位ノードをそれぞれ備え、前記一つのディジタル入力ノードに与えられるディジタル信号を入力して前記一つの基準電位ノードの電位を基準としてそれぞれ動作する複数のディジタル入力回路と、
前記複数のディジタル入力回路のソース入力形式のディジタル信号の基準電位として互いに共通のコモン電位に設定される第1コモン電位設定ノードと、
前記複数のディジタル入力回路のシンク入力形式のディジタル信号の基準電位として互いに共通のコモン電位に設定される第2コモン電位設定ノードと、
前記複数のディジタル入力回路の基準電位ノードと前記第1コモン電位設定ノードおよび前記第2コモン電位設定ノードとの間に介在して設けられ、1の前記ディジタル入力回路の基準電位ノードに他の前記ディジタル入力回路の基準電位ノードから電流の流入を防ぐ通電遮断器とを備えたことを特徴とするインバータ装置。 - 前記通電遮断器は、前記他のディジタル入力回路の基準電位ノードから前記1のディジタル入力回路の基準電位ノードに向けて逆方向接続されたダイオードを含んで構成されていることを特徴とする請求項1記載のインバータ装置。
- 前記通電遮断器は、基準電位ノードと第1および第2コモンノードとの通電接続を切替えると共に前記基準電位ノードと前記第1および第2コモンノードとの間の接続を開放可能に構成した切替回路を含んで構成されていることを特徴とする請求項1または2記載のインバータ装置。
- 請求項1ないし3の何れかの記載のインバータ装置を複数備えると共に、ソース出力形式又はシンク出力形式でディジタル信号を複数の出力端子から出力可能なコントローラを備え、
前記コントローラの複数の出力端子は、それぞれ、1の前記インバータ装置の複数のディジタル入力ノードに接続されると共に他の前記インバータ装置の複数のディジタル入力ノードに接続されていることを特徴とする制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009261849A JP5507973B2 (ja) | 2009-11-17 | 2009-11-17 | インバータ装置および制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009261849A JP5507973B2 (ja) | 2009-11-17 | 2009-11-17 | インバータ装置および制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011107951A JP2011107951A (ja) | 2011-06-02 |
JP5507973B2 true JP5507973B2 (ja) | 2014-05-28 |
Family
ID=44231351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009261849A Active JP5507973B2 (ja) | 2009-11-17 | 2009-11-17 | インバータ装置および制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5507973B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016025596A (ja) * | 2014-07-23 | 2016-02-08 | アズビル株式会社 | ユニバーサル入力モジュール |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0530162Y2 (ja) * | 1987-03-12 | 1993-08-02 | ||
JP3557335B2 (ja) * | 1997-11-26 | 2004-08-25 | 株式会社東芝 | インターフェイス回路 |
JP4741875B2 (ja) * | 2005-04-28 | 2011-08-10 | オリジン電気株式会社 | 電源装置の運転方法及び電源装置 |
-
2009
- 2009-11-17 JP JP2009261849A patent/JP5507973B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2011107951A (ja) | 2011-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5672917A (en) | Semiconductor power switch system | |
JP5507973B2 (ja) | インバータ装置および制御装置 | |
JP4807431B2 (ja) | 入力インタフェース回路 | |
KR20110116342A (ko) | 조명장치를 위한 자가진단 시스템 | |
US9680449B2 (en) | Encoder input device | |
JP5710175B2 (ja) | 電源切替回路 | |
JP5455100B2 (ja) | 入力回路および当該入力回路の集積回路 | |
JP6630538B2 (ja) | 出力回路、出力ユニット、プログラマブルコントローラ | |
CN112073055A (zh) | 一种可配置安全输入输出电路及其配置方法 | |
JP5825957B2 (ja) | スイッチング回路 | |
JP2006197276A (ja) | リレー駆動装置における同時オン防止回路 | |
JPWO2017068628A1 (ja) | 空気調和機 | |
KR100549216B1 (ko) | 실시간으로 출력 채널의 출력 상태를 모니터링하는 진단능력을 가진 plc 출력 모듈 | |
JP2008180653A (ja) | 多光軸光電センサ | |
JP4257797B2 (ja) | 接点入力回路 | |
JP4304091B2 (ja) | 信号入力回路及びリレーユニット回路 | |
JP6766352B2 (ja) | インタフェース回路 | |
WO2024009872A1 (ja) | 負荷駆動回路 | |
JP4628185B2 (ja) | 半導体装置、モジュールおよび携帯端末機器 | |
WO2021131698A1 (ja) | 給電制御装置 | |
US7902532B2 (en) | Systems and methods involving transducer signals | |
JP3971620B2 (ja) | 通信装置及び通信システム | |
JP4186864B2 (ja) | 炊飯器 | |
JP2005284895A (ja) | 出力ポート | |
JP2010028711A (ja) | リレー駆動装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140320 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5507973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |