JP5501735B2 - 回路基板検査装置および回路基板検査方法 - Google Patents

回路基板検査装置および回路基板検査方法 Download PDF

Info

Publication number
JP5501735B2
JP5501735B2 JP2009254099A JP2009254099A JP5501735B2 JP 5501735 B2 JP5501735 B2 JP 5501735B2 JP 2009254099 A JP2009254099 A JP 2009254099A JP 2009254099 A JP2009254099 A JP 2009254099A JP 5501735 B2 JP5501735 B2 JP 5501735B2
Authority
JP
Japan
Prior art keywords
integrated circuit
terminal
conductor pattern
inspection
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009254099A
Other languages
English (en)
Other versions
JP2011099745A (ja
Inventor
悟朗 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP2009254099A priority Critical patent/JP5501735B2/ja
Publication of JP2011099745A publication Critical patent/JP2011099745A/ja
Application granted granted Critical
Publication of JP5501735B2 publication Critical patent/JP5501735B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、集積回路が実装された検査対象基板の良否を電気的に検査する回路基板検査装置および回路基板検査方法に関するものである。
集積回路が実装された検査対象基板において、集積回路の電源端子、信号端子およびグランド端子が検査対象基板の導体パターンに対して良好に接続されているか(端子浮きが生じているか否か)を検査する検査方法として、各端子と、それらが接続されているべき導体パターンとに検査用プローブをそれぞれプロービングして抵抗値を測定する検査方法が知られている。この場合、実装される集積回路の小型化に伴って各端子の形成間隔が狭くなる傾向にある今日では、治具型のプローブユニットを使用して各端子に対して複数の検査用プローブを同時にプロービングしようとしたときに、隣接する端子に対して検査用プローブを別個独立してプロービングするのが困難となっている。このため、小型の集積回路(端子の形成間隔が狭い集積回路)が実装された検査対象基板であっても、各端子と導体パターンとの接続状態を検査し得る各種の検査装置(検査方法)が開発されている。
例えば、出願人は、特開平8−304501号公報にインサーキットテスタ、およびインサーキットテスタによる足浮き検出方法(以下、単に「検査装置」、「検査方法」ともいう)を開示している。この検査装置による検査方法では、まず、検査対象の集積回路において隣接する一対の端子間にプロービングしたショート用ピンプローブによって両端子を短絡すると共に、その一対の端子が、それぞれ接続されているべき一対の導体パターンに測定用ピンプローブをそれぞれプロービングする。この場合、隣接する両端子に対して検査用プローブを別個独立してプロービングするのと比較して、両端子の間にショート用ピンプローブをプロービングするだけで済むため、治具型のプローブユニットを使用する場合にいても、目的のプロービング位置に各プローブを確実かつ容易にプロービングすることが可能となっている。
次いで、両測定用ピンプローブの間に検査用の定電流を供給した状態において、両測定用ピンプローブの間の電圧を測定する。この際に、ショート用ピンプローブによって短絡した両端子が、接続されているべき両導体パターンに対してそれぞれ正常に接続されているときには、両測定用ピンプローブの間を定電流が導通する。これに対して、両端子のうちのいずれか、または双方に端子浮きが生じているときには、両測定用ピンプローブの間を検査用の定電流が導通しない。したがって、両測定用ピンプローブを介して供給した定電流の電流値と、測定された電圧値とに基づいて両測定用ピンプローブの間の抵抗値を演算して、良品基板から取得した検査用基準値(基準抵抗値)と比較することにより、両端子に端子浮きが生じているか否かを検査することができる。
特開平8−304501号公報(第3−7頁、第1−10図)
ところが、出願人が開示している検査装置およびその検査方法には、以下の解決すべき課題が存在する。すなわち、出願人が開示している検査装置およびその検査方法では、隣接する端子をショート用ピンプローブによって短絡した状態において、両端子が接続されているべき導体パターンにプロービングした一対の測定用ピンプローブを用いて抵抗値を測定することで両端子に端子浮きが生じているか否かを検査する構成(方法)が採用されている。これにより、集積回路の極く近傍には、端子の数の半数程度のショート用ピンプローブをプロービングするだけでよいため、小型の集積回路が実装されている検査対象基板についても端子浮きの有無を検査することが可能となっている。
この場合、この種の回路基板に実装される集積回路の中には、回路基板の実装面と対向する面(底面)に端子が設けられて、側面や上面に端子が存在しないタイプの集積回路が存在する。このような集積回路が実装された回路基板(検査対象基板)では、出願人が開示している検査装置(検査方法)を用いたとしても、検査対象の各端子に対してショート用ピンプローブをプロービングすることができないため、端子浮き(接続不良)が生じているか否かを検査することが困難となっている。また、検査対象基板のなかには、検査対象の集積回路を表面実装したものだけでなく、基板の厚みのなかに集積回路を実装した検査対象基板(いわゆる「内層実装型の回路基板」)も存在し、このような検査対象基板についても各端子に対してショート用ピンプローブをプロービングすることができないため、端子浮き(接続不良)が生じているか否かを検査することが困難となっている。
一方、集積回路の温度特性変化に着目して、各端子が接続されているべき導体パターンに検査用プローブをプロービングすると共に、検査対象の集積回路が常温のときの測定値と、検査対象の集積回路を加熱して温度上昇させたときの測定値とが閾値を超えて変化したときには、接続不良(端子浮き)が生じていないと検査する検査装置(検査方法)も提案されている。しかしながら、このような検査装置(検査方法)では、検査対象の集積回路を温度上昇させるのに要する待機時間、および温度上昇した集積回路が常温まで温度低下するのに要する待機時間の分だけ検査時間が長くなるため、1枚の検査対象基板を検査するのに要する時間を短縮するのが困難となっているという問題点がある。
本発明は、かかる改善すべき課題に鑑みてなされたものであり、小型の集積回路が実装された検査対象基板、底面に端子が形成された集積回路が実装された検査対象基板、および内層実装型の検査対象基板であっても、短時間で確実に検査し得る回路基板検査装置および回路基板検査方法を提供することを主目的とする。
上記目的を達成すべく請求項1記載の回路基板検査装置は、集積回路が実装された検査対象基板の良否を電気的に検査する回路基板検査装置であって、検査対象の前記集積回路における電源端子が接続されているべき第1の導体パターンと当該集積回路における信号端子が接続されているべき第2の導体パターンとの間の電気的パラメータ、および当該第2の導体パターンと当該集積回路におけるグランド端子が接続されているべき第3の導体パターンとの間の電気的パラメータの少なくとも一方を測定する測定部と、電磁波照射装置を制御して前記集積回路における寄生ダイオードのバンドギャップよりも十分に短い波長の電磁波を当該集積回路に対して選択的に照射させた状態において前記測定部を制御して当該寄生ダイオードの逆方向に流れる漏れ電流の電流値を前記電気的パラメータとして測定させて当該測定された電流値に基づいて前記各導体パターンに対する前記各端子の接続状態の良否を検査する制御部とを備えている。
また、請求項記載の回路基板検査方法は、集積回路が実装された検査対象基板の良否を電気的に検査する回路基板検査方法であって、検査対象の集積回路に電磁波を選択的に照射した状態において、当該集積回路における電源端子が接続されているべき第1の導体パターンと当該集積回路における信号端子が接続されているべき第2の導体パターンとの間の電気的パラメータ、および当該第2の導体パターンと当該集積回路におけるグランド端子が接続されているべき第3の導体パターンとの間の電気的パラメータの少なくとも一方を測定し、当該測定した電気的パラメータに基づいて前記各導体パターンに対する前記各端子の接続状態の良否を検査する際に、前記集積回路における寄生ダイオードのバンドギャップよりも十分に短い波長の前記電磁波を当該集積回路に照射した状態において当該寄生ダイオードの逆方向に流れる漏れ電流の電流値を前記電気的パラメータとして測定する
請求項1記載の回路基板検査装置、および請求項記載の回路基板検査方法では、検査対象基板に実装された検査対象の集積回路に電磁波を選択的に照射した状態において、集積回路における電源端子が、接続されているべき第1の導体パターンと集積回路における信号端子が接続されているべき第2の導体パターンとの間の電気的パラメータ、および第2の導体パターンと集積回路におけるグランド端子が接続されているべき第3の導体パターンとの間の電気的パラメータの少なくとも一方を測定し、測定した電気的パラメータに基づいて各導体パターンに対する各端子の接続状態の良否を検査する。
したがって、この回路基板検査装置および回路基板検査方法によれば、集積回路の各端子(電源端子、信号端子およびグランド端子)に対して検査用プローブをプロービングすることなく端子浮きの有無を検査することができるため、端子の形成間隔が非常狭い小型の集積回路が実装された検査対象基板、底面に端子が形成されたタイプの集積回路が実装された検査対象基板、および内層実装型の検査対象基板について、集積回路に端子浮き(接続端子と導体パターンとの接続不良)が生じているか否かを確実に検査することができる。また、集積回路の温度特性変化に着目して温度上昇の前後における電気的パラメータの変化量に基づいて端子浮き(接続不良)が生じているか否かを検査する構成の検査装置および検査方法とは異なり、集積回路が検査温度まで温度上昇するまでの待機時間、および集積回路が常温まで温度低下するまでの待機時間が不要のため、集積回路に端子浮き(接続端子と導体パターンとの接続不良)が生じているか否かを短時間で検査することができる。
また、この回路基板検査装置、およびこの回路基板検査方法によれば、集積回路における寄生ダイオードのバンドギャップよりも十分に短い波長の電磁波を集積回路に対して選択的に照射した状態において、バンドギャップを越えて価電子帯と伝導帯の間を電子が遷移することで生じる漏れ電流(寄生ダイオードの逆方向に流れる漏れ電流の電流値を測定し、測定した電流値に基づいて接続状態の良否を検査することにより、この種の集積回路では、電磁波が照射されている状態と電磁波が照射されていない状態とで漏れ電流の電流値が大きく相違するため、この漏れ電流の電流値を測定することにより、集積回路に端子浮き(接続端子と導体パターンとの接続不良)が生じているか否かを一層確実に検査することができる。
回路基板検査装置1の構成を示すブロック図である。 検査対象基板Pと照射領域規制部3との位置関係について説明するための概念図である。
以下、回路基板検査装置、および回路基板検査方法の実施の形態について、添付図面を参照して説明する。
図1に示す回路基板検査装置1は、複数の集積回路が実装された検査対象基板P(図2参照)について、各集積回路の各端子が接続されているべき導体パターンに対してそれぞれ正常に接続されているか否か(端子浮きが生じているか否か)を電気的に検査する検査装置であって、エックス線照射部2、照射領域規制部3、移動機構4、測定部5、操作部6、表示部7、制御部8および記憶部9を備えている。
なお、図2では、回路基板検査装置1による回路基板検査方法についての理解を容易とするために、検査対象基板Pに実装された集積回路のうちの集積回路X1〜X3(以下、これらを区別しないときには「集積回路X」ともいう)の3つだけを図示すると共に、各集積回路Xにおける複数の信号端子Tsのうちの1つだけを図示している。この場合、検査対象基板Pは、図2に示すように、集積回路Xの電源端子Tvが接続されているべき電源パターンPv(「第1の導体パターン」の一例)と、集積回路Xの信号端子Tsが接続されているべき信号パターンPs(「第2の導体パターン」の一例)と、集積回路Xのグランド端子Tgが接続されているべきグランドパターンPg(「第3の導体パターン」の一例)とが形成されている。
一方、エックス線照射部2は、照射領域規制部3と相俟って電磁波照射装置を構成し、後述するようにして、制御部8の制御に従って電磁波の一例であるエックス線Rxを照射する。なお、集積回路Xに対して照射する電磁波は、エックス線Rxに限定されず、紫外線等の各種電磁波を照射して検査する構成(方法)を採用することができる。この場合、回路基板検査装置1では、後述するように、電磁波の照射によって集積回路Xにおける寄生ダイオードにエネルギーが加わり、その際にバンドギャップを越えて価電子帯と伝導帯の間を電子が遷移することで生じる漏れ電流(集積回路Xにおける寄生ダイオードの逆方向に流れる漏れ電流)の電流値を測定して接続不良(端子浮き)の有無を検出する。したがって、検査時には、その波長が集積回路Xのバンドギャップよりも十分に短い電磁波を使用する。なお、保護ダイオードやFETゲート絶縁膜が存在する集積回路Xにおいては、これらに対する電磁波の照射に伴って漏れ電流が生じることがあり、この漏れ電流の電流値が上記の「寄生ダイオードの逆方向に流れる漏れ電流」と相俟って測定される。また、電磁波の照射による誤動作を回避するためにシールドされたパッケージング型の集積回路Xを検査対象とする場合には、シールドに対する十分な透過率を有する十分に短い波長の電磁波を使用する。
照射領域規制部3は、一例として、エックス線Rxの透過を規制可能に(エックス線Rxを十分に減衰可能に)金属板で形成されたメタルマスクで構成され、図2に示すように、検査対象基板Pに実装された複数の集積回路Xのうちの所望の1つだけに集積回路Xを選択的に照射することができるように集積回路Xよりもやや大きめの開口部3a(エックス線Rxの通過許容孔)が形成されている。なお、ビームスポット径を電気的に小径化することができる電磁波(例えば紫外線)を照射する構成および検査方法を採用する場合には、上記のメタルマスクで構成された照射領域規制部3に代えて、電磁波を小径化するための電極等で照射領域規制部を構成することができる。また、照射源自体から十分に小径のビームを出力することができる電磁波(例えば紫外線)を照射する構成および検査方法を採用する場合には、照射領域規制部3を不要とすることもできる。
移動機構4は、制御部8の制御に従ってエックス線照射部2および照射領域規制部3に対して検査対象基板Pを移動させて、検査対象の集積回路Xだけにエックス線Rxを照射可能な位置(この例では、検査対象の集積回路Xが照射領域規制部3における開口部3aと対向する位置)に位置させる。なお、エックス線照射部2および照射領域規制部3に対して検査対象基板Pを移動させる構成および検査方法に代えて、検査対象基板Pに対してエックス線照射部2および照射領域規制部3を移動させる構成および検査方法や、検査対象基板Pと、エックス線照射部2および照射領域規制部3とをそれぞれ移動させる構成および検査方法を採用することもできる。
測定部5は、一例として、複数の検査用プローブを有する治具型のプローブユニットを備え(図示せず)、制御部8に制御に従い、後述するようにして、エックス線照射部2から集積回路Xにエックス線Rxが照射されている状態において、電源パターンPvから信号パターンPsに向かって流れる逆方向漏れ電流の電流値、および信号パターンPsからグランドパターンPgに向かって流れる逆方向漏れ電流の電流値を測定し、測定値データD1を制御部8に出力する。なお、例えば、電源パターンPv、信号パターンPsおよび信号パターンPsに対して電気的に接続可能な接続用コネクタが検査対象基板Pに配設されている場合には、上記のプローブユニットを使用することなく、この接続用コネクタを介して、電源パターンPv、信号パターンPsおよび信号パターンPsに測定部5を接続する構成および検査方法を採用することもできる。
操作部6は、回路基板検査装置1の動作条件を設定するための各種操作スイッチを備え、スイッチ操作に応じた操作信号を制御部8に出力する。表示部7は、制御部8の制御に従い、検査対象基板Pについての検査結果などを表示する。制御部8は、回路基板検査装置1を総括的に制御する。具体的には、制御部8は、移動機構4に制御信号S1を出力してエックス線照射部2および照射領域規制部3に対して検査対象基板Pを移動させる。また、制御部8は、エックス線照射部2に制御信号S2を出力して検査対象基板Pに向けてエックス線Rxを照射させる。さらに、制御部8は、測定部5に制御信号S3を出力して上記の逆方向漏れ電流の電流値を測定させる。また、制御部8は、測定部5から出力された測定値データD1と、記憶部9に記憶されている検査用基準データD0とに基づいて集積回路Xに端子浮きが生じているか否かを検査する。記憶部9は、制御部8の動作プログラムや、上記の検査用基準データD0(良品基板から取得した基準値のデータ)を記憶する。
次に、回路基板検査装置1による検査対象基板Pの回路基板検査方法について、添付図面を参照して説明する。
この回路基板検査装置1では、操作部6のスタートスイッチが操作されたときに、制御部8が、検査対象基板Pに対する検査処理を開始する。この検査処理では、制御部8は、まず、移動機構4に制御信号S1を出力して、図2に示すように、検査対象の集積回路X(この例では、集積回路X2)が照射領域規制部3の開口部3aと対向する位置に検査対象基板Pを移動させる。次いで、制御部8は、測定部5に制御信号S3を出力して検査対象基板Pの電源パターンPv、信号パターンPsおよびグランドパターンPgに図示しない検査用プローブをそれぞれプロービングさせる。
次いで、制御部8は、エックス線照射部2に制御信号S2を出力してエックス線Rxの照射を開始させる。この際には、照射領域規制部3によって検査対象ではない集積回路X1,X3に対するエックス線Rxの照射が規制され、開口部3aを通過したエックス線Rxが検査対象の集積回路X2だけに選択的に照射される。続いて、制御部8は、測定部5に制御信号S3を出力することにより、集積回路Xに生じる逆方向漏れ電流の電流値を測定させる。この際に、検査対象基板Pの集積回路X2では、エックス線Rxの照射に伴い、前述したように、そのバンドギャップを越えて価電子帯と伝導帯の間を電子が遷移する。このため、電源端子Tvから信号端子Tsに向かう逆方向漏れ電流が増大する。
したがって、電源端子Tvと、電源端子Tvが接続されているべき電源パターンPvとが正常に接続されると共に、信号端子Tsと、信号端子Tsが接続されているべき信号パターンPsとが正常に接続されて、電源端子Tvおよび信号端子Tsに端子浮きが生じていないときには、電源パターンPvにプロービングした検査用プローブと、信号パターンPsにプロービングした検査用プローブとを介して、測定部5によって上記の逆方向漏れ電流の電流値が測定される。これに対して、電源端子Tvと、電源端子Tvが接続されているべき電源パターンPvとが正常に接続されていないとき、または、信号端子Tsと、信号端子Tsが接続されているべき信号パターンPsとが正常に接続されいないとき(電源端子Tvおよび信号端子Tsのいずれかまたは双方に端子浮きが生じているとき)には、上記の逆方向漏れ電流が測定されないこととなる。
同様にして、信号端子Tsと、信号端子Tsが接続されているべき信号パターンPsとが正常に接続されると共に、グランド端子Tgと、グランド端子Tgが接続されているべきグランドパターンPgとが正常に接続されて、信号端子Tsおよびグランド端子Tgに端子浮きが生じていないときには、信号パターンPsにプロービングした検査用プローブと、グランドパターンPgにプロービングした検査用プローブとを介して、測定部5によって上記の逆方向漏れ電流の電流値が測定される。これに対して、信号端子Tsと、信号端子Tsが接続されているべき信号パターンPsとが正常に接続されていないとき、または、グランド端子Tgと、グランド端子Tgが接続されているべきグランドパターンPgとが正常に接続されいないとき(信号端子Tsおよびグランド端子Tgのいずれかまたは双方に端子浮きが生じているとき)には、上記の逆方向漏れ電流が測定されないこととなる。
したがって、制御部8は、測定部5から出力された測定値データD1の値(電流値)と良品基板から取得した検査用基準データD0の値(電流値)とを比較することにより、測定値データD1の値が検査用基準データD0の値以上のときには、電源端子Tvと電源パターンPvとが正常に接続され、信号端子Tsと信号パターンPsとが正常に接続され、かつグランド端子TgとグランドパターンPgとが正常に接続されて、電源端子Tv、信号端子Tsおよびグランド端子Tgに端子浮きが生じていないと検査する。一方、測定値データD1の値が検査用基準データD0の値を下回っているときには、電源端子Tvと電源パターンPvとの間、信号端子Tsと信号パターンPsとの間、およびグランド端子TgとグランドパターンPgとの間にいずれかに接続不良が生じている(電源端子Tv、信号端子Tsおよびグランド端子Tgのいずれかに端子浮きが生じている)と検査する。
この後、制御部8は、集積回路X2についての一連の検査処理を完了した時点において、エックス線照射部2に制御信号S2を出力してエックス線Rxの照射を停止させる。また、制御部8は、次の検査対象(例えば、集積回路X3)を検査するために移動機構4に制御信号S1を出力して集積回路X3が照射領域規制部3の開口部3aと対向する位置に検査対象基板Pを移動させると共に、上記の集積回路X2ついての検査処理と同様の手順に従って端子浮きの有無を検査する。
このように、この回路基板検査装置1、および回路基板検査装置1による回路基板検査方法では、検査対象基板Pに実装された検査対象の集積回路Xにエックス線Rxを選択的に照射した状態において、集積回路Xにおける電源端子Tvが接続されているべき電源パターンPvと集積回路Xにおける信号端子Tsが接続されているべき信号パターンPsとの間を流れる逆方向漏れ電流の電流値、および信号パターンPsと集積回路Xにおけるグランド端子Tgが接続されているべきグランドパターンPgとの間を流れる逆方向漏れ電流の電流値の少なくとも一方(この例では、双方)を測定し、測定した電流値に基づいて各パターンに対する各端子の接続状態の良否を検査する。
したがって、この回路基板検査装置1、および回路基板検査装置1による回路基板検査方法によれば、集積回路Xの各端子(電源端子Tv、信号端子Tsおよびグランド端子Tg)に対して検査用プローブをプロービングすることなく端子浮きの有無を検査することができるため、端子の形成間隔が非常狭い小型の集積回路Xが実装された検査対象基板P、底面に端子が形成されたタイプの集積回路Xが実装された検査対象基板P、および内層実装型の検査対象基板Pについて、集積回路Xに端子浮き(接続端子と導体パターンとの接続不良)が生じているか否かを確実に検査することができる。また、集積回路の温度特性変化に着目して温度上昇の前後における電気的パラメータの変化量に基づいて端子浮き(接続不良)が生じているか否かを検査する構成の検査装置および検査方法とは異なり、集積回路Xが検査温度まで温度上昇するまでの待機時間、および集積回路Xが常温まで温度低下するまでの待機時間が不要のため、集積回路Xに端子浮き(接続端子と導体パターンとの接続不良)が生じているか否かを短時間で検査することができる。
また、この回路基板検査装置1、および回路基板検査装置1による回路基板検査方法によれば、電気的パラメータとして、集積回路X内の寄生ダイオードを流れる漏れ電流の電流値(この例では、電源パターンPvと信号パターンPsとの間を流れる漏れ電流の電流値、および信号パターンPsとグランドパターンPgとの間を流れる漏れ電流の電流値)を測定し、測定した電流値に基づいて接続状態の良否を検査することにより、この種の集積回路Xでは、エックス線Rxが照射されている状態とエックス線Rxが照射されていない状態とで漏れ電流の電流値が大きく相違するため、この漏れ電流の電流値を測定することにより、集積回路Xに端子浮き(接続端子と導体パターンとの接続不良)が生じているか否かを一層確実に検査することができる。
なお、回路基板検査装置の構成および回路基板検査方法は、上記の構成および検査方法に限定されない。例えば、測定部5から出力された測定値データD1の値と良品基板から取得した検査用基準データD0の値とを比較して端子浮きの有無を検査する構成および検査方法を例に挙げて説明したが、集積回路Xに対してエックス線Rxを照射していない状態において測定した測定値データD1(逆方向漏れ電流の電流値)と、集積回路Xに対してエックス線Rxを照射した状態において測定した測定値データD1(逆方向漏れ電流の電流値)とを比較して、予め規定した値以上の差異(エックス線Rxの照射前後における変化)が生じたときに、集積回路Xの各端子が接続されるべき導体パターンに対して正常に接続されている(端子浮きが生じていない)と検査する構成および検査方法を採用することもできる。このような構成および検査方法を採用した場合においても、上記の回路基板検査装置1、および回路基板検査装置1による回路基板検査方法と同様の効果を奏することができる。
また、集積回路Xにおける電源端子Tvが接続されているべき電源パターンPvと集積回路Xにおける信号端子Tsが接続されているべき信号パターンPsとの間を流れる逆方向漏れ電流の電流値、および信号パターンPsと集積回路Xにおけるグランド端子Tgが接続されているべきグランドパターンPgとの間を流れる逆方向漏れ電流の電流値を測定し、測定した電流値に基づいて各パターンに対する各端子の接続状態の良否を検査する例について説明したが、グランド端子Tgの接続状態の検査が不要のときには、電源パターンPvと信号パターンPsとの間を流れる逆方向漏れ電流の電流値を測定して電源端子Tvおよび信号端子Tsの接続状態の良否だけを検査し、電源端子Tvの接続状態の検査が不要のときには、信号パターンPsとグランドパターンPgとの間を流れる逆方向漏れ電流の電流値を測定して信号端子Tsおよびグランド端子Tgの接続状態の良否だけを検査することもできる。
なお、上記の例における逆方向漏れ電流に代えて、集積回路Xにおける寄生ダイオードや保護ダイオードの順方向電圧や、集積回路Xにおける寄生ダイオードや保護ダイオードに対して順方向微弱電圧を印加した際の電流値を測定して各導体パターンに対する各端子の接続状態の良否を検査することもできるが、発明者は、これらの各種電気的パラメータのうちで、エックス線Rxを照射している状態とエックス線Rxを照射していない状態との差異が最も大きい(エックス線Rxの照射前後における変化量が最も多い)のが、逆方向漏れ電流であることを確認している。したがって、前述した回路基板検査装置1のように、逆方向漏れ電流の測定結果に基づいて接続不良(端子浮き)が生じているか否かを検査するのが好ましい。
1 回路基板検査装置
2 エックス線照射部
3 照射領域規制部
3a 開口部
4 移動機構
5 測定部
8 制御部
9 記憶部
D0 検査用基準データ
D1 測定値データ
P 検査対象基板
Pg グランドパターン
Ps 信号パターン
Pv 電源パターン
Rx エックス線
S1〜S3 制御信号
Tg グランド端子
Ts 信号端子
Tv 電源端子
X1〜X3 集積回路

Claims (2)

  1. 集積回路が実装された検査対象基板の良否を電気的に検査する回路基板検査装置であって、
    検査対象の前記集積回路における電源端子が接続されているべき第1の導体パターンと当該集積回路における信号端子が接続されているべき第2の導体パターンとの間の電気的パラメータ、および当該第2の導体パターンと当該集積回路におけるグランド端子が接続されているべき第3の導体パターンとの間の電気的パラメータの少なくとも一方を測定する測定部と、電磁波照射装置を制御して前記集積回路における寄生ダイオードのバンドギャップよりも十分に短い波長の電磁波を当該集積回路に対して選択的に照射させた状態において前記測定部を制御して当該寄生ダイオードの逆方向に流れる漏れ電流の電流値を前記電気的パラメータとして測定させて当該測定された電流値に基づいて前記各導体パターンに対する前記各端子の接続状態の良否を検査する制御部とを備えている回路基板検査装置。
  2. 集積回路が実装された検査対象基板の良否を電気的に検査する回路基板検査方法であって、
    検査対象の集積回路に電磁波を選択的に照射した状態において、当該集積回路における電源端子が接続されているべき第1の導体パターンと当該集積回路における信号端子が接続されているべき第2の導体パターンとの間の電気的パラメータ、および当該第2の導体パターンと当該集積回路におけるグランド端子が接続されているべき第3の導体パターンとの間の電気的パラメータの少なくとも一方を測定し、当該測定した電気的パラメータに基づいて前記各導体パターンに対する前記各端子の接続状態の良否を検査する際に、前記集積回路における寄生ダイオードのバンドギャップよりも十分に短い波長の前記電磁波を当該集積回路に照射した状態において当該寄生ダイオードの逆方向に流れる漏れ電流の電流値を前記電気的パラメータとして測定する回路基板検査方法。
JP2009254099A 2009-11-05 2009-11-05 回路基板検査装置および回路基板検査方法 Expired - Fee Related JP5501735B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009254099A JP5501735B2 (ja) 2009-11-05 2009-11-05 回路基板検査装置および回路基板検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009254099A JP5501735B2 (ja) 2009-11-05 2009-11-05 回路基板検査装置および回路基板検査方法

Publications (2)

Publication Number Publication Date
JP2011099745A JP2011099745A (ja) 2011-05-19
JP5501735B2 true JP5501735B2 (ja) 2014-05-28

Family

ID=44191040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009254099A Expired - Fee Related JP5501735B2 (ja) 2009-11-05 2009-11-05 回路基板検査装置および回路基板検査方法

Country Status (1)

Country Link
JP (1) JP5501735B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013057581A (ja) * 2011-09-08 2013-03-28 Mitsubishi Electric Corp 評価基板
CN112184677B (zh) * 2020-09-30 2022-10-04 青岛思锐自动化工程有限公司 基于工业视觉的端子连接件检测方法
KR20220064451A (ko) * 2020-11-11 2022-05-19 삼성디스플레이 주식회사 표시 장치의 검사 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6211174A (ja) * 1985-07-01 1987-01-20 Hitachi Electronics Eng Co Ltd 電気部品の半田付検査装置
JPH065244B2 (ja) * 1987-10-15 1994-01-19 名古屋大学長 導通形成検査装置
JP2000112444A (ja) * 1998-10-08 2000-04-21 Casio Comput Co Ltd 液晶駆動装置
JP4586124B2 (ja) * 2003-07-10 2010-11-24 奇美電子股▲ふん▼有限公司 電気的接続部の非接触検査方法及び非接触検査装置

Also Published As

Publication number Publication date
JP2011099745A (ja) 2011-05-19

Similar Documents

Publication Publication Date Title
KR101021506B1 (ko) 반도체 디바이스의 검사 방법 및 반도체 디바이스의 검사장치
US8669777B2 (en) Assessing connection joint coverage between a device and a printed circuit board
JPH11502309A (ja) 障害カバリッジを拡大した製造欠陥分析装置
KR20060044321A (ko) 전자 부품 장착용 프린트 배선판의 전기 검사 방법 및 전기검사 장치와, 컴퓨터로 판독 가능한 기록 매체
TW201317571A (zh) 配線缺陷檢查方法、配線缺陷檢查裝置、配線缺陷檢查程式及配線缺陷檢查程式紀錄媒體
JP5501735B2 (ja) 回路基板検査装置および回路基板検査方法
JP3285913B2 (ja) 回路試験装置
US7617427B2 (en) Method and apparatus for detecting defects in integrated circuit die from stimulation of statistical outlier signatures
US8410465B2 (en) Apparatus and method for inspecting defects of a circuit pattern formed on a substrate using a laser and a non-contact capacitor sensor
Kim et al. Novel TDR test method for diagnosis of interconnect failures using automatic test equipment
JP2010164427A (ja) プリント基板の検査装置および検査方法
JP2006214950A (ja) 半導体チップ並びにその検査装置および検査方法
KR101184489B1 (ko) 기판의 회로패턴 결함 검사방법
KR100683386B1 (ko) 레이저 스캔을 이용한 반도체 소자 불량 검색 방법 및 장치
KR20060133242A (ko) 액정표시장치 및 이의 테스트 장치와 이의 테스트방법
US20100327875A1 (en) Integrated Circuit Thermally Induced Noise Analysis
JP2006200973A (ja) 回路基板検査方法およびその装置
US7901953B2 (en) Methods and apparatus for detecting defects in interconnect structures
JP2010066050A (ja) 絶縁検査装置および絶縁検査方法
JP2009290032A (ja) 評価解析システム及びプローブカード
JP2008041757A (ja) 半導体検査装置および半導体検査方法
TWI461711B (zh) 決定電裝置特性之裝置與方法
JP2001141793A (ja) 半導体検査装置および半導体検査方法
JP4046590B2 (ja) 信頼性試験方法
JP2009105400A (ja) フレキシブルプリント回路基板の製造方法及びその検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140311

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140312

R150 Certificate of patent or registration of utility model

Ref document number: 5501735

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees