JP5495524B2 - Photoelectric conversion device - Google Patents
Photoelectric conversion device Download PDFInfo
- Publication number
- JP5495524B2 JP5495524B2 JP2008209778A JP2008209778A JP5495524B2 JP 5495524 B2 JP5495524 B2 JP 5495524B2 JP 2008209778 A JP2008209778 A JP 2008209778A JP 2008209778 A JP2008209778 A JP 2008209778A JP 5495524 B2 JP5495524 B2 JP 5495524B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- transistor
- conversion device
- region
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、光電変換装置及びその製造方法に関し、特に、接合型電界効果トランジスタが用いられる光電変換装置及びその製造方法に関する。 The present invention relates to a photoelectric conversion device and a manufacturing method thereof, and more particularly to a photoelectric conversion device using a junction field effect transistor and a manufacturing method thereof.
光電変換装置は近年デジタルスチルカメラ、ビデオカムコーダーを中心とする二次元画像入力装置の撮像装置として、又はファクシミリ、スキャナーを中心とする一次元画像読み取り装置として、急速に需要が広がっている。 In recent years, the demand for photoelectric conversion devices has rapidly expanded as an imaging device for a two-dimensional image input device centered on a digital still camera and a video camcorder, or as a one-dimensional image reading device centered on a facsimile and a scanner.
これらの光電変換装置としてCCD(Charge Coupled Device)やMOS型センサが用いられている。MOS型光電変換装置の代表としてはCMOS光電変換装置が実用化されている。 CCD (Charge Coupled Device) and MOS type sensors are used as these photoelectric conversion devices. As a representative of the MOS type photoelectric conversion device, a CMOS photoelectric conversion device has been put into practical use.
CMOS光電変換装置において、光電変換部の微細化、受光領域の拡大のために、ゲート電極やゲート電極に電位を与えるコンタクトに、メタル配線が不要な接合型電界効果トランジスタ(JFET)が用いられているものがある。 In a CMOS photoelectric conversion device, a junction field effect transistor (JFET) that does not require metal wiring is used for a gate electrode or a contact for applying a potential to the gate electrode in order to miniaturize a photoelectric conversion unit and expand a light receiving region. There is something.
この接合型電界効果トランジスタは、信号電荷を処理するトランジスタ、すなわちリセット用トランジスタや、選択用トランジスタや、増幅用トランジスタに用いられているものがある。 Some of these junction field effect transistors are used for transistors that process signal charges, that is, reset transistors, selection transistors, and amplification transistors.
増幅用トランジスタとして、接合型トランジスタを使用した例が特許文献1に示されている。また、リセット用トランジスタとして接合型トランジスタを使用した例は特許文献2に示されている。
An example in which a junction transistor is used as the amplifying transistor is disclosed in
特許文献1では、接合型トランジスタを使用することで、画素で発生する低周波ノイズ(1/fノイズ)を低減する効果が得られるとしている。
In
また、特許文献2では接合型トランジスタを使用することで、画素中のトランジスタの寸法を小さくして、高感度、高飽和の得られる光電変換装置を得られるとしている。
Further, in
特許文献1又は特許文献2の光電変換装置においては、その表面がすべて絶縁膜で覆われた接合型電界効果トランジスタを用いた光電変換装置が開示されている。
しかしながら、CMOS製造プロセスにおいてJFETを形成する場合、MOSトランジスタのサイドスペーサ形成の異方性ドライエッチングの際にJFET形成領域の半導体基板が削られることがある。そのため、JFETのピンチオフ電圧がばらつくことがある。 However, when forming a JFET in a CMOS manufacturing process, the semiconductor substrate in the JFET formation region may be scraped during anisotropic dry etching for forming a side spacer of a MOS transistor. For this reason, the pinch-off voltage of the JFET may vary.
また、工程の簡略化のために、LDD(Lightly Doped Drain)構造のMOSトランジスタとJFETのソース・ドレイン電極を同時に形成することがある。この場合、JFETのソース・ドレイン領域の低濃度不純物領域と高濃度不純物領域の重ね合わせずれのためにJFETのピンチオフ電圧がさらにばらつく。 In order to simplify the process, a MOS transistor having an LDD (Lightly Doped Drain) structure and a source / drain electrode of a JFET may be formed at the same time. In this case, the pinch-off voltage of the JFET further varies due to misalignment between the low-concentration impurity region and the high-concentration impurity region in the source / drain region of the JFET.
また、MOSトランジスタの電極を形成した後に酸化すると、JFET形成領域の半導体基板が酸化されることによりJFETのピンチオフ電圧がばらつく。 Further, if the electrode is oxidized after forming the electrode of the MOS transistor, the semiconductor substrate in the JFET formation region is oxidized, thereby varying the pinch-off voltage of the JFET.
そこで、本発明は、ピンチオフ電圧のばらつきの少ないJFETを用いた光電変換装置及びその製造方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a photoelectric conversion device using a JFET with little variation in pinch-off voltage and a method for manufacturing the photoelectric conversion device.
本発明は、上記課題を解決するための手段として、光を信号電荷に変換する受光素子と、前記受光素子の上に形成された反射防止膜と、接合型電界効果トランジスタと、を有する画素がアレイ状に配置された光電変換装置において、前記接合型電界効果トランジスタは、前記受光素子から転送された電荷を一時的に蓄える浮遊拡散領域をリセットするためのリセット用トランジスタ、前記浮遊拡散領域の電荷を電圧に変換して増幅するための増幅用トランジスタ及び前記アレイ状に配置された画素のうちの任意の1行を選択するための選択用トランジスタのうちの少なくとも一つであり、更に、MOSトランジスタを有し、前記接合型電界効果トランジスタの上に前記反射防止膜が形成され、前記反射防止膜は、前記受光素子上の酸化膜と直接接して配されたシリコン窒化膜を含んで形成されており、前記MOSトランジスタのソースおよびドレインは、低濃度領域と、前記低濃度領域よりも不純物濃度の高い高濃度領域を有しており、前記反射防止膜は、前記高濃度領域を形成する際のイオン注入工程においてマスクとして機能しており、前記接合型電界効果トランジスタのソースおよびドレインの不純物濃度が、1E17/cm 3 〜5E18/cm 3 であることを特徴とする。 As a means for solving the above problems, the present invention provides a pixel having a light receiving element that converts light into a signal charge, an antireflection film formed on the light receiving element, and a junction field effect transistor. In the photoelectric conversion device arranged in an array, the junction field effect transistor includes a reset transistor for resetting a floating diffusion region that temporarily stores the charge transferred from the light receiving element, and a charge in the floating diffusion region. An amplifying transistor for converting the voltage into a voltage and a transistor for selecting any one of the pixels arranged in the array, and a MOS transistor has, the antireflection film is formed on the junction field effect transistor, the antireflection film, oxide film and directly on the light receiving element Are formed to include a silicon nitride film disposed in contact with, the source and drain of the MOS transistor has a lightly doped region, the high concentration region having an impurity concentration higher than that of the low concentration region, the The antireflection film functions as a mask in the ion implantation process when forming the high concentration region, and the impurity concentration of the source and drain of the junction field effect transistor is 1E17 / cm 3 to 5E18 / cm 3 . characterized in that there.
本発明によれば、接合型トランジスタを画素トランジスタとして使用する光電変換装置において、以下の理由で接合型トランジスタのピンチオフ電圧のばらつきを抑制することができる。 According to the present invention, in a photoelectric conversion device using a junction transistor as a pixel transistor, variations in the pinch-off voltage of the junction transistor can be suppressed for the following reason.
(1)MOSトランジスタのサイドスペーサ形成の異方性ドライエッチングの際にJFET形成領域は反射防止膜及びレジストで保護されているため、半導体基板が削られたりダメージを受けることがない。 (1) Since the JFET formation region is protected by the antireflection film and the resist during the anisotropic dry etching for forming the side spacer of the MOS transistor, the semiconductor substrate is not cut or damaged.
(2)反射防止を積層膜とすることにより、反射防止効果を充分にもたせつつ、半導体基板への不純物導入や酸化種の拡散に対して、十分に阻止できる厚みとすることができる。 (2) By making antireflection into a laminated film, it is possible to achieve a thickness that can sufficiently prevent the introduction of impurities and the diffusion of oxidized species into the semiconductor substrate while providing a sufficient antireflection effect.
このため、工程の簡略化のために、MOSトランジスタとJFETのソース・ドレインを同時形成した場合、高濃度不純物領域形成時にJFET上の反射防止膜がマスクとなってJFETに不純物が到達しない。そのため、ソース・ドレイン領域の低濃度不純物領域と高濃度不純物領域の重ね合わせずれによるJFETのピンチオフ電圧のばらつきが抑制される。 Therefore, when the MOS transistor and the source / drain of the JFET are formed at the same time for simplification of the process, the antireflective film on the JFET serves as a mask and the impurity does not reach the JFET when the high concentration impurity region is formed. Therefore, variations in the pinch-off voltage of the JFET due to misalignment between the low-concentration impurity region and the high-concentration impurity region in the source / drain region are suppressed.
(3)MOSトランジスタの電極形成後に再酸化を行う場合、JFET上の反射防止膜が酸化種のJFET形成領域の半導体基板表面への到達を阻止するため、JFET形成領域の半導体基板が酸化されることがない。 (3) When re-oxidation is performed after the formation of the MOS transistor electrode, the antireflection film on the JFET prevents the oxidized species from reaching the surface of the semiconductor substrate, so that the semiconductor substrate in the JFET formation region is oxidized. There is nothing.
以下、添付図面を参照して本発明を実施するための最良の実施の形態を説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS The best mode for carrying out the present invention will be described below with reference to the accompanying drawings.
図1は、本発明の一実施形態としての光電変換装置の模式的断面図である。図2は、本実施形態の光電変換装置の1画素に相当する部分の回路図である。本実施形態の光電変換装置はこの画素がアレイ状に配置されている。 FIG. 1 is a schematic cross-sectional view of a photoelectric conversion device as one embodiment of the present invention. FIG. 2 is a circuit diagram of a portion corresponding to one pixel of the photoelectric conversion device of this embodiment. In the photoelectric conversion device of this embodiment, the pixels are arranged in an array.
ここで、光電変換部は、少なくとも受光素子1と転送用MOSトランジスタ2とリセット用トランジスタ4と増幅用トランジスタ6を含んでいる。
Here, the photoelectric conversion unit includes at least a
さらに、光電変換部は選択用トランジスタ5を含んでもよい。また、光電変換部は選択用トランジスタがリセット用トランジスタを兼ねていてもよい。
Further, the photoelectric conversion unit may include a
図1では、リセットトランジスタに接合型電界効果トランジスタ(以下、JFET)を適用した例を示す。 FIG. 1 shows an example in which a junction field effect transistor (hereinafter, JFET) is applied to the reset transistor.
各MOSトランジスタを接続する電極や配線は省略されているが、配線の一例は、図2に示すとおりである。 Although electrodes and wirings for connecting the MOS transistors are omitted, an example of the wiring is as shown in FIG.
受光素子1としてのフォトダイオードに光が入射し発生した電荷(ここでは電子)は、フォトダイオードのカソードに蓄積される。この電荷は転送用MOSトランジスタ2により増幅用MOSトランジスタ6のゲートに転送されてゲート電位が変化する。
Electric charges (electrons in this case) generated when light enters the photodiode as the
選択用MOSトランジスタ5又は周辺回路部の昇圧回路により増幅用MOSトランジスタ6のドレインに電圧が印加されると、増幅用MOSトランジスタ6のソースから増幅された信号が読み出される。選択用MOSトランジスタ5は、アレイ状に配置された画素のうちの任意の1行を選択する。
When a voltage is applied to the drain of the
そして、信号が読み出される直前又は読み出した後に増幅用MOSトランジスタ6のゲートは基準電位にリセットされる。
The gate of the
図1の光電変換部101において、31はn型シリコン基板、32はp型ウェル、33aはMOSトランジスタのゲート絶縁膜、33bは半導体基板表面上の薄い酸化膜である。34は転送用MOSトランジスタ2のゲート電極、36は受光部となる半導体拡散層であり、ウェル32と反対導電型の半導体からなる。37はフォトダイオードを埋め込み構造とするための表面p型領域である。3は浮遊拡散領域であり、ウェル32と反対導電型の半導体からなる。浮遊拡散領域3には、受光素子から転送された電荷が一時的に蓄えられる。38は素子分離のための酸化膜である。
In the
素子分離法にはLOCOS、メサ型、STIなどがあり、いずれの分離法を用いても本発明の趣旨には矛盾しない。 There are LOCOS, mesa type, STI, etc. as element isolation methods, and any of the isolation methods is consistent with the gist of the present invention.
39aはシリコン窒化膜からなる反射防止膜、40aはシリコン窒化膜36aを覆う酸化膜である。39b、40bはそれぞれ転送用MOSトランジスタ2のサイドスペーサを構成するシリコン窒化膜、シリコン酸化膜である。
39a is an antireflection film made of a silicon nitride film, and 40a is an oxide film covering the silicon nitride film 36a.
41は転送用MOSトランジスタのドレインの高濃度不純物拡散層であり、ウェル32と反対導電型の半導体からなる。42aはLDD(Lightly Doped Drain)構造を提供するための低不純物濃度拡散層であり、拡散層41と同じ導電型であり、拡散層43よりも不純物濃度が低い。
低濃度不純物領域の濃度は、1E17/cm3〜5E18/cm3程度であり、高濃度不純物領域の濃度は、5E18/cm3〜5E19/cm3程度である。 The concentration of the low concentration impurity region is about 1E17 / cm 3 to 5E18 / cm 3 , and the concentration of the high concentration impurity region is about 5E18 / cm 3 to 5E19 / cm 3 .
43はリセット用トランジスタ4、選択用トランジスタ5、増幅用トランジスタ6のうち少なくとも一つを構成している接合型電界効果トランジスタ(JFET)である。
42b、42cはJFETのソース・ドレインの低不純物濃度領域である。44、45はウェル32と接続しており同電位であるJFET43のゲート46はJFET43のn型チャネル領域である。
シリコン窒化膜39a及びシリコン窒化膜36aを覆う酸化膜40aは、光電変換部101の受光部領域及びJFET領域を覆っている。47は層間絶縁膜、48はコンタクトプラグである。
An
転送用MOSトランジスタのソースは受光部となる半導体拡散層36と共通化されており、転送用MOSトランジスタのドレインは、浮遊拡散領域3を構成している。浮遊拡散領域3は増幅用MOSトランジスタ6に不図示の電極を通して接続されている。
The source of the transfer MOS transistor is shared with the
また、光電変換部101のシリコン窒化膜39a及びシリコン酸化膜40aは、MOSトランジスタのサイドスペーサを構成するシリコン窒化膜39b、酸化膜40bを兼ねてもよい。
Further, the
光電変化部101において、JFETトランジスタのソース、ドレインは低不純物濃度拡散層42b、42cのみで構成されるシングルドレーン構造である。このため、高不純物濃度拡散層と低不純物拡散層の位置合わせずれに起因するピンチオフ電圧等のトランジスタ特性のばらつきが小さい。
In the
また、光電変換部の反射防止膜39a及び酸化膜40aは、高濃度不純物拡散層41をイオン注入により形成する際のマスクの役割を担っている。そのため、高濃度不純物拡散層41を形成するフォトマスクと低濃度不純物拡散層42a、42b、42cを形成するフォトマスクとを共通化することができる。
The
シリコン窒化膜39とシリコン酸化膜40は、積層構造で反射防止効果が高くなるような屈折率の膜を選ぶことが望ましい。
As the silicon nitride film 39 and the
また、シリコン窒化膜39とシリコン酸化膜40の積層構造は、反射防止効果が高く、MOSトランジスタのサイドスペーサとして適切である構造が望ましい。それ以外には、MOSトランジスタのソース、ドレインの高不純物濃度領域形成のイオン注入に対して十分な阻止能力を持つ厚さに設定することが望ましい。
The laminated structure of the silicon nitride film 39 and the
JFET43は、基板表面に接した表面チャネルと、表面チャネルの下方に接し、ウェルと接続されたゲートを持つ表面チャネル構造としてもよい。
The
図3は、本実施形態の光電変換装置の製造方法を示す模式的断面図である。 FIG. 3 is a schematic cross-sectional view showing the method for manufacturing the photoelectric conversion device of the present embodiment.
まず、図3(a)に示すように、シリコンなどの半導体基板31上にp型ウェル32とn型ウェル(図示せず)を形成し、STI、選択酸化法などにより素子分離領域38を形成する。
First, as shown in FIG. 3A, a p-
続いて、図3(b)に示すように、MOSトランジスタのポリシリコンゲート電極34を形成した後、n型不純物を導入して受光部を構成するフォトダイオードの半導体層36を形成する。
Subsequently, as shown in FIG. 3B, after the
また、p型不純物を導入してフォトダイオードを埋め込み構造とするための表面p型領域37を形成する。レジスト及びゲート電極をマスクにしたイオン注入によりn型不純物を導入し、ゲート電極側面に自己整合した低不純物濃度のソース、ドレイン層42a、42b、42cを形成する。
Further, a p-type impurity is introduced to form a surface p-
また、p型不純物を導入してJFETのゲート44、45、n型不純物を導入してJFETのチャネル46を形成する。そして、素子分離領域、ゲート電極部を除く半導体基板表層に、薄いシリコン酸化膜33bを形成する。薄いシリコン酸化膜33bは、ポリシリコンゲート電極を形成する異方性ドライエッチにおいて半導体基板表層のゲート酸化膜を残存させてもよいし、シリコン窒化膜39を堆積する前に熱酸化して形成してもよい。また、薄いシリコン酸化膜33bは、堆積により形成してもよい。
Also, p-type impurities are introduced to form
そして、図3(c)に示すように、シリコン窒化膜39を形成し、その上にシリコン酸化膜40を形成する。受光部上及びJFET上にレジスト50を形成し、シリコン窒化膜39及び酸化膜40を異方性ドライエッチによりエッチバックする。
Then, as shown in FIG. 3C, a silicon nitride film 39 is formed, and a
こうして、図3(d)に示すように、MOSトランジスタのゲート電極34の側壁にシリコン窒化膜39b及び絶縁膜40bからなるサイドスペーサを形成する。そして、レジスト及びゲート電極34とサイドスペーサ39b、40bをイオン注入用のマスクにしてn型不純物を導入し、サイドスペーサ側面に自己整合した高不純物濃度のソース、ドレイン拡散層41を形成する。
Thus, as shown in FIG. 3D, side spacers made of the
このときJFET43は、JFET43上全面に残存するシリコン窒化膜39a及びシリコン酸化膜40aがイオン注入用マスクとなる。そのため、低不純物濃度拡散層42a、42b、42cを形成する際に用いたフォトマスクを転用することができる。こうして、図3(d)に示したような構造が得られる。
At this time, in the
つぎに、図3(e)に示すように、BPSGのような絶縁層47を成膜する。コンタクトホール48を異方性ドライエッチングにより形成する。そして、コンタクトホール48の中に電極を形成する。こうして、図3(e)に示す構造が得られる。
Next, as shown in FIG. 3E, an insulating
以上の説明はnMOSトランジスタを用いた例について説明したが、CMOSプロセスで光電変換装置を作製する場合には、導電型を変えれば同じようにpMOSトランジスタを作ることができる。 In the above description, an example using an nMOS transistor has been described. However, when a photoelectric conversion device is manufactured by a CMOS process, a pMOS transistor can be similarly manufactured by changing the conductivity type.
以上、本実施形態において、MOSトランジスタのサイドスペーサ形成の異方性ドライエッチングの際にJFET形成領域は反射防止膜及びレジストで保護されている。そのため、半導体基板が削られたりダメージを受けたりすることが無く、JFETのピンチオフ電圧を抑えることができる。 As described above, in this embodiment, the JFET formation region is protected by the antireflection film and the resist during the anisotropic dry etching for forming the side spacer of the MOS transistor. Therefore, the semiconductor substrate is not cut or damaged, and the pinch-off voltage of the JFET can be suppressed.
受光領域上の反射防止膜を異方性ドライエッチングの際のJFETの保護膜として兼ねることができる。 The antireflection film on the light receiving region can also serve as a protective film for JFET during anisotropic dry etching.
また、JFETとJFET上に配された反射防止膜はシリコン酸化膜を介して接しているため、JFET形成領域の半導体基板表面に窒化膜が接することがなく、半導体基板表面のトラップが増加することがない。 In addition, since the antireflection film disposed on the JFET and the JFET are in contact with each other through the silicon oxide film, the nitride film does not contact the semiconductor substrate surface in the JFET formation region, and the number of traps on the semiconductor substrate surface increases. There is no.
本実施形態において、JFETは、転送用トランジスタ以外の信号電荷を処理するためのトランジスタ、すなわちリセット用トランジスタ、増幅用トランジスタ、選択用トランジスタ等に用いることができる。そのため、光電変換装置の回路動作や微細化の必要に応じて、MOSトランジスタとJFETから採用するトランジスタ構造を選ぶことができる。 In the present embodiment, the JFET can be used as a transistor for processing signal charges other than the transfer transistor, that is, a reset transistor, an amplification transistor, a selection transistor, and the like. Therefore, the transistor structure adopted from the MOS transistor and the JFET can be selected according to the circuit operation and miniaturization of the photoelectric conversion device.
本実施形態において、反射防止膜を積層とすることにより、反射防止効果を十分に持たせつつ、半導体基板への不純物導入や酸化種の拡散に対して十分にこれを阻止できる厚みとすることができる。 In this embodiment, by stacking the antireflection film, the thickness can be sufficiently prevented from introducing impurities into the semiconductor substrate and diffusing oxidized species while having a sufficient antireflection effect. it can.
このため、工程の簡略化のために、MOSトランジスタとJFETのソース・ドレイン形成工程を同時に行う場合、高濃度不純物領域形成時にJFETへはJFET上の反射防止膜がマスクとなって不純物が到達しない。そのため、ソース・ドレイン領域の低濃度不純物領域と高濃度不純物領域の重ね合わせずれによるJFETのピンチオフ電圧のばらつきが抑制される。 For this reason, in order to simplify the process, when the MOS transistor and the JFET source / drain forming process are performed simultaneously, the impurity does not reach the JFET with the antireflection film on the JFET as a mask when the high concentration impurity region is formed. . Therefore, variations in the pinch-off voltage of the JFET due to misalignment between the low-concentration impurity region and the high-concentration impurity region in the source / drain region are suppressed.
また、MOSトランジスタの電極形成後に再酸化を行う場合、JFET上の反射防止膜が酸化種のJFET形成領域の半導体基板表面への到達を阻止する。そのため、JFET形成領域の半導体基板が酸化されることがなく、JFETのピンチオフ電圧のばらつきが抑制される。 Further, when re-oxidation is performed after the formation of the MOS transistor electrode, the antireflection film on the JFET prevents the JFET formation region of the oxidized species from reaching the surface of the semiconductor substrate. Therefore, the semiconductor substrate in the JFET formation region is not oxidized, and variations in the pinch-off voltage of the JFET are suppressed.
なお、本実施形態ではリセットトランジスタとして接合型電界効果トランジスタを適用したが、同様に、転送トランジスタ及び選択トランジスタの少なくとも一方に接合型電界効果トランジスタを利用可能である。また、複数のトランジスタに対して同時に適用可能である。 In this embodiment, a junction field effect transistor is used as the reset transistor. Similarly, a junction field effect transistor can be used as at least one of the transfer transistor and the selection transistor. Further, it can be applied to a plurality of transistors at the same time.
本発明は、デジタルスチルカメラ、ビデオカムコーダーなどの二次元画像入力装置及びファクシミリ、スキャナーなどの一次元画像読み取り装置及びその製造の際に利用可能である。 The present invention can be used for two-dimensional image input devices such as digital still cameras and video camcorders, one-dimensional image reading devices such as facsimiles and scanners, and the manufacture thereof.
1 受光素子
2 転送用MOSトランジスタ
3 浮遊拡散領域
4 リセット用MOSトランジスタ
5 選択用MOSトランジスタ
6 増幅用MOSトランジスタ
7 読み出し線、垂直信号線
8 定電流源
31 n型シリコン基板
32 p型ウェル
33a MOSトランジスタのゲート絶縁膜
33b 半導体基板表面上の薄い酸化膜
34 転送用MOSトランジスタ2のゲート電極
36 フォトダイオード1のn型カソード
37 表面p型領域
38 素子分離のための酸化膜
39a、39b シリコン窒化膜
40a、40b シリコン酸化膜
41 高濃度不純物拡散層
42a 低不純物濃度拡散層
43 接合型電界効果トランジスタ(JFET)
42b、42c 低不純物濃度領域
44、45 JFET43のゲート
46 JFET43のn型チャネル領域
47 層間絶縁膜
48 コンタクトプラグ
DESCRIPTION OF
42b, 42c Low
Claims (9)
前記接合型電界効果トランジスタは、前記受光素子から転送された電荷を一時的に蓄える浮遊拡散領域をリセットするためのリセット用トランジスタ、前記浮遊拡散領域の電荷を電圧に変換して増幅するための増幅用トランジスタ及び前記アレイ状に配置された画素のうちの任意の1行を選択するための選択用トランジスタのうちの少なくとも一つであり、
更に、MOSトランジスタを有し、
前記接合型電界効果トランジスタの上に前記反射防止膜が形成され、
前記反射防止膜は、前記受光素子上の酸化膜と直接接して配されたシリコン窒化膜を含んで形成されており、
前記MOSトランジスタのソースおよびドレインは、低濃度領域と、前記低濃度領域よりも不純物濃度の高い高濃度領域を有しており、
前記反射防止膜は、前記高濃度領域を形成する際のイオン注入工程においてマスクとして機能しており、
前記接合型電界効果トランジスタのソースおよびドレインの不純物濃度が、1E17/cm 3 〜5E18/cm 3 であることを特徴とする光電変換装置。 In a photoelectric conversion device in which pixels having light receiving elements that convert light into signal charges, antireflection films formed on the light receiving elements, and junction field effect transistors are arranged in an array,
The junction field effect transistor includes a reset transistor for resetting a floating diffusion region that temporarily stores the charge transferred from the light receiving element, and an amplification for converting the charge in the floating diffusion region into a voltage and amplifying the voltage. At least one of the transistors for selection and a selection transistor for selecting any one of the pixels arranged in the array.
Furthermore, it has a MOS transistor,
The antireflection film is formed on the junction field effect transistor,
The antireflection film is formed including a silicon nitride film disposed in direct contact with the oxide film on the light receiving element ,
The source and drain of the MOS transistor have a low concentration region and a high concentration region having a higher impurity concentration than the low concentration region,
The antireflection film functions as a mask in an ion implantation step when forming the high concentration region,
The junction-type impurity concentration of the source and drain of the field effect transistor, a photoelectric conversion device, characterized in that the 1E17 / cm 3 ~5E18 / cm 3 .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008209778A JP5495524B2 (en) | 2008-08-18 | 2008-08-18 | Photoelectric conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008209778A JP5495524B2 (en) | 2008-08-18 | 2008-08-18 | Photoelectric conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010045292A JP2010045292A (en) | 2010-02-25 |
JP5495524B2 true JP5495524B2 (en) | 2014-05-21 |
Family
ID=42016414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008209778A Expired - Fee Related JP5495524B2 (en) | 2008-08-18 | 2008-08-18 | Photoelectric conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5495524B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105830219B (en) * | 2013-12-25 | 2019-01-01 | 佳能株式会社 | Imaging device, imaging system and the method for manufacturing imaging device |
JP2018513570A (en) * | 2015-03-31 | 2018-05-24 | ダートマス カレッジ | Image sensor having JFET source follower and image sensor pixel |
JP7013119B2 (en) * | 2016-07-21 | 2022-01-31 | キヤノン株式会社 | Solid-state image sensor, manufacturing method of solid-state image sensor, and image pickup system |
CN107845649A (en) | 2016-09-20 | 2018-03-27 | 松下知识产权经营株式会社 | Camera device and its manufacture method |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11126893A (en) * | 1997-10-23 | 1999-05-11 | Nikon Corp | Solid-state image-pickup element and manufacture thereof |
JP2000164836A (en) * | 1998-11-25 | 2000-06-16 | Nikon Corp | Manufacture of semiconductor device such as solid-state image pickup device |
JP2006351729A (en) * | 2005-06-14 | 2006-12-28 | Canon Inc | Junction type field effect transistor, manufacturing method thereof, and solid-state imaging apparatus |
JP4994747B2 (en) * | 2006-08-31 | 2012-08-08 | キヤノン株式会社 | Photoelectric conversion device and imaging system |
-
2008
- 2008-08-18 JP JP2008209778A patent/JP5495524B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010045292A (en) | 2010-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6541080B2 (en) | Solid-state imaging device | |
JP5110820B2 (en) | Photoelectric conversion device, photoelectric conversion device manufacturing method, and imaging system | |
JP4742602B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP3584196B2 (en) | Light receiving element and photoelectric conversion device having the same | |
EP2453478A1 (en) | Solid-state image sensor, method of manufacturing the same, and imaging system | |
JP4793402B2 (en) | Solid-state imaging device, manufacturing method thereof, and electronic apparatus | |
US6656760B2 (en) | Solid state imaging sensor in a submicron technology and method of manufacturing and use of a solid state imaging sensor | |
JP4691990B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP6362093B2 (en) | Solid-state imaging device manufacturing method and solid-state imaging device | |
JP5495524B2 (en) | Photoelectric conversion device | |
JP6681150B2 (en) | Solid-state imaging device, manufacturing method thereof, and camera | |
JP2009135349A (en) | Mos solid-state imaging device and method of manufacturing the same | |
US20160126284A1 (en) | Solid-state imaging device and method of manufacturing solid-state imaging device | |
JP2004312039A (en) | Photoelectric conversion device | |
JP4994747B2 (en) | Photoelectric conversion device and imaging system | |
JP4387978B2 (en) | Photoelectric conversion device and imaging system | |
JP2008227357A (en) | Solid image pickup device and method for manufacturing the same | |
JP4857773B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP4763242B2 (en) | Solid-state imaging device and manufacturing method thereof | |
JP5478871B2 (en) | Photoelectric conversion device, imaging system, and method of manufacturing photoelectric conversion device | |
JP5355740B2 (en) | Method for manufacturing photoelectric conversion device | |
JP2012146989A (en) | Photoelectric conversion device and imaging system | |
JP2009071182A (en) | Solid-state imaging device and method of manufacturing the same, and camera | |
JP2009302103A (en) | Solid-state imaging device and method of manufacturing the same, and imaging device | |
JP2012209416A (en) | Solid-state imaging device, method for manufacturing the same, and electronic information equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100201 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100630 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110812 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140304 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5495524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |