JP5493421B2 - 半導体装置の製造方法及び半導体製造装置 - Google Patents

半導体装置の製造方法及び半導体製造装置 Download PDF

Info

Publication number
JP5493421B2
JP5493421B2 JP2009074766A JP2009074766A JP5493421B2 JP 5493421 B2 JP5493421 B2 JP 5493421B2 JP 2009074766 A JP2009074766 A JP 2009074766A JP 2009074766 A JP2009074766 A JP 2009074766A JP 5493421 B2 JP5493421 B2 JP 5493421B2
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
temperature
group
substrate temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009074766A
Other languages
English (en)
Other versions
JP2010226061A (ja
Inventor
祐輔 松倉
僚 鈴木
哲男 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2009074766A priority Critical patent/JP5493421B2/ja
Publication of JP2010226061A publication Critical patent/JP2010226061A/ja
Application granted granted Critical
Publication of JP5493421B2 publication Critical patent/JP5493421B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Light Receiving Elements (AREA)
  • Physical Vapour Deposition (AREA)

Description

本発明は、基板上にIII族元素の原料とV族元素の原料とを供給して化合物半導体のヘテロ接合を含む半導体装置を製造する方法、及び半導体製造装置に関する。
基板上に化合物半導体の膜を成長させる場合、化合物半導体の組成によって最適成長温度が異なる。このため、下層の膜を形成した後、一旦成長を中断させて、上層の膜の最適成長温度まで基板温度を変化させる。成長を中断させている期間、As等のV族元素の乖離を防止するために、V族元素の原料を供給しておくことが好ましい。
特開平4−164893号公報 特開2003−51456号公報
従来の化合物半導体へテロ接合の製造方法では、微小な信号電流を扱う半導体装置において十分な雑音特性を得ることが困難である。信号電流が微小であるときの雑音特性を向上させることが求められている。
上記課題を解決する半導体装置の製造方法は、
基板の上に、第1のV族元素を含むIII−V族化合物半導体である第1の半導体を、第1の基板温度で成長させる工程と、
前記第1の半導体の成長を停止させ、該第1の半導体の表面に、前記第1のV族元素の原料を供給しながら、前記基板の温度を、前記第1の基板温度とは異なる第2の基板温度に変化させる工程と、
前記第1の半導体の上に、該第1の半導体とは異なるIII−V族化合物半導体である第2の半導体を、前記第2の基板温度で成長させる工程と
を有し、
前記第1のV族元素の原料を供給しながら前記基板の温度を前記第1の基板温度から前記第2の基板温度に変化させる工程が、
前記基板の温度を測定する工程と、
前記第1のV族元素の供給量が、測定された前記基板の温度における供給量の目標下限値と目標上限値との間に納まるように、該供給量を制御する工程と
を含む。
上記課題を解決する半導体製造装置は、
成長用基板を収容するチャンバと、
前記チャンバ内に、III族元素の原料及びV族元素の原料を、制御された供給量で供給する原料供給装置と、
ヒータと、
前記チャンバに収容された成長用基板の温度を測定する温度測定器と、
制御装置と
を有し、
前記制御装置は、
基板の上に、第1のV族元素を含むIII−V族化合物半導体である第1の半導体を、第1の基板温度で成長させる工程と、
前記第1の半導体の成長を停止させ、該第1の半導体の表面に、前記第1のV族元素の原料を供給しながら、前記基板の温度を、前記第1の基板温度とは異なる第2の基板温度に変化させる工程と、
前記第1の半導体の上に、該第1の半導体とは異なるIII−V族化合物半導体である第2の半導体を、前記第2の基板温度で成長させる工程と
が実施されるように、前記原料供給装置及び前記ヒータを制御し、
前記第1のV族元素の原料を供給しながら前記基板の温度を前記第1の基板温度から前記第2の基板温度に変化させる工程について、
基板温度ごとに、前記第1のV族元素の供給量の目標下限値及び目標上限値を記憶しており、前記温度測定器による測定結果に基づいて、前記第1のV族元素の供給量が前記目標下限値及び目標上限値の間に納まるように、前記原料供給装置を制御する。
基板温度を変化させる期間に、V族元素の供給量を上述のように制御することにより、雑音特性に優れた半導体装置が得られる。
実施例で用いられるMBE装置の概略図である。 (2A)は、実施例1による方法で製造される半導体装置の断面図及び成長温度を示すグラフであり、(2B)は、基板温度ろAs供給量の好適な範囲との好適な範囲を示すグラフである。 実施例1による方法で製造された半導体装置の雑音特性の測定結果を、従来の方法で製造された同一構造の半導体装置の雑音特性と対比させて示すグラフである。 実施例2による半導体装置の製造方法の製造途中段階における断面図、及び完成時の断面図である。 実施例3による半導体装置の製造方法の製造途中段階における断面図、及び完成時の断面図である。
図1に、実施例による半導体装置の製造方法で用いられる分子線エピタキシ(MBE)装置の概略図を示す。
チャンバ10内にステージ11が収容されている。チャンバ10内が、排気管14を介して真空排気される。ステージ11に、基板28が保持される。ステージ11内にヒータ16が配置されており、基板28を加熱することができる。温度測定器13が、基板28の温度を測定し、測定結果が制御装置25に入力される。温度測定器13には、例えば放射温度計(パイロメータ)が用いられる。また、ヒータ16は、制御装置25により制御される。
ステージ11に対向する位置に原料供給装置20が取り付けられている。原料供給装置20には、例えばクヌードセンセル(Kセル)が用いられる。Al、Ga、In、As、Si等の原料ごとにKセルが準備される。供給量制御部21が、制御装置25からの指令を受けて各Kセルの温度を制御することにより、原料ごとに供給量を変化させることができる。
Kセルに代えて、バルブセルを用いてもよい。バルブセルを用いる場合には、バルブの開度を調節することにより、原料の供給量が制御される。成長用原料としてガスソースを用いる場合には、原料供給装置20にガスセルが用いられる。ガスセルを用いる場合には、バルブの開度やガスセル内の圧力を調節することにより、原料の供給量が制御される。
原料供給装置20から見てステージ11の後方にビーム強度計12が配置されている。ビーム強度計12には、例えば電離真空計が用いられる。ビーム強度計12は、ステージ11をビーム経路から退避させた状態で、分子線のビーム強度を測定することができる。ビーム強度計12による測定結果が制御装置25に入力される。分子線のビーム強度は、等価圧力に換算することができる。
チャンバ10に、反射高速電子回折(RHEED)測定器15が取り付けられている。RHEED測定器15は、電子銃15A及び回折ビーム検出器15Bを含む。RHEED用電子銃15Aは、基板28に電子ビームを入射させる。基板28で回折された電子ビームが、検出器15Bにより検出される。検出結果が制御装置25に入力される。
図2A〜図3を参照して、実施例1による半導体装置の製造方法について説明する。
GaAs基板30の上に、基板温度Tの条件で、MBEによりAlGaAs層31を成長させる。温度Tは、例えば600℃である。その後、AlGaAs層31の成長を停止させ、As原料を供給した状態で、基板温度をTまで低下させる。温度Tは、例えば500℃である。
基板温度Tの条件で、InGaAs層32をMBEにより成長させる。さらに、AlGaAs層33を成長させる。その後、As原料を供した状態で、基板温度をTまで上昇させる。基板温度Tの条件で、AlGaAs層34を、MBEにより成長させる。
これらの層の成長時に、Al、Ga、In、及びAsの原料として、例えば固体原料を用いる。AlGaAs層33は、基板温度を600℃近傍まで上昇させたときのInGaAs層32内のInの乖離を防止するために配置される。従って、AlGaAs層33の厚さは、下地のInGaAs層32内のInの乖離を防止するのに十分な厚さ、例えば5nm程度であればよい。なお、InGaAs層32の上の層の成長条件によっては、AlGaAs層33を形成しなくてもよい。
図2Bに、基板表面にAlGaAsが露出している状態で成長を中断しているときの、基板温度とAs供給量との好適な範囲を示す。横軸はAsの供給量を表し、縦軸は基板温度を表す。成長中断中における基板温度とAs供給量とを「中断中条件」ということとする。細い実線37L及び37Uが、それぞれ好適な中断中条件のAs供給量下限値及び上限値に対応する。以下、As供給量下限値の対応する線37L及びAs供給量上限値に対応する線37Uの決定方法について説明する。
図1に示したMBE装置のステージ11に評価用の基板28を装着する。基板28にAlGaAs層を形成する。基板温度をTに保ち、As供給量を変化させながら、RHEED測定器15でAlGaAs層の結晶状態を測定する。測定結果から、AlGaAs層の表層部の結晶状態を評価することができる。
基板温度をTから、ある刻み幅ΔTだけ上昇させて、同様の評価を行う。この評価を、基板温度がTになるまで繰り返す。この評価により、AlGaAs層の結晶状態が良好と判断された領域が、As供給量下限値に対応する線37LとAs供給量上限値に対応する線37Uの間の領域に相当する。As供給量下限値に対応する線37LよりもAs供給量が少ない状態、または基板温度が高い状態、すなわちAs供給量下限値に対応する線37Lの左上の領域では、Asの乖離が進み、AlGaAs層の結晶状態が悪くなる。また、As供給量上限値に対応する線37UよりもAs供給量が多い状態、または基板温度が低い状態、すなわちAs供給量上限値に対応する線37Uの右下の領域では、Asが過剰になるために、AlGaAs層を半導体装置に応用する観点から、その表面状態が好ましくない状態になる。
AlGaAs層31は、基板温度T、As供給量Sの条件(図2Bに示した成膜条件31Pに相当)で成膜され、InGaAs層32は、基板温度T、As供給量Sの条件(図2Bに示した成膜条件32Pに相当)で成膜される。基板温度を昇降させる際に、基板温度及びAs供給量が、As供給量下限値に対応する線37LとAs供給量上限値に対応する線37Uとの間に納まるように、中断中条件を制御することが好ましい。なお、プロセスマージンを考慮すると、中断中条件の制御目標値を、As供給量下限値に対応する線37LとAs供給量上限値に対応する線37Uとで挟まれた領域よりも内側に設定することが好ましい。
実施例1では、中断中条件が、As供給量の目標下限値に対応する線36Lと目標上限値に対応する線36Uとの間に納まるように、中断中条件を制御する。As供給量の目標下限値に対応する線36Lは、As供給量下限値に対応する線37LよりもややAs過剰側に設定され、目標上限値に対応する線36Uは、As供給量上限値に対応する線37UよりもややAs過少側に設定される。
以下、中断中条件の具体的な制御方法の一例について説明する。AlGaAs層31の成膜を停止させた後、As供給量をSに維持したまま、基板温度を低下させる。図2Bにおいて、中断中条件が、成膜時の条件31Pを始点として下方に移動する。基板温度の低下中に、常時、またはある時間間隔で基板温度を測定する。
中断中条件が、As供給量の目標上限値に対応する線36Uまで達したら、目標下限値に対応する線36Lに達するまで、As供給量を低下させる。すなわち、As供給量をS21まで低下させる。基板温度がさらに低下し、再度、中断中条件が目標上限値に対応する線36Uに達したら、目標下限値に対応する線36Lに達するまで、As供給量をさらに低下させる。
中断中条件が目標上限値に対応する線36Uに達する前に、基板温度がTに達したら、基板温度をTに維持した状態で、As供給量をSまで低下させる。
このように、中断中条件が、As供給量の目標上限値に対応する線36Uに達する度に、目標下限値に対応する線36Lに達するまでAs供給量を低下させる。この制御により、Asの供給量は、測定された基板温度におけるAs供給量の目標下限値と目標上限値との間に納まる。このため、成長中断時におけるAlGaAs層31の表面の結晶状態の劣化を防止することができる。
AlGaAs層33を成長させた後、基板温度をTからTまで上昇させる際には、図2Bにおいて、中断中条件を、成膜時の条件32Pから条件31Pまで移動させる。具体的には、As供給量をSに維持したまま、基板温度を上昇させる。中断中条件が、As供給量の目標下限値に対応する線36Lに達する度に、目標上限値に対応する線36Uに達するまでAs供給量を上昇させる。基板温度がTまで達すると、基板温度をTに維持したまま、As供給量をSまで増加させる。このように、中断中条件を制御することにより、基板温度上昇時にも、AlGaAs層31の結晶状態の劣化を防止することができる。
なお、中断中条件を、図2Bにおいて、条件31Pから32Pまで、またはその逆に移動させる経路は、上記具体例で説明した経路に限定されない。中断中条件が、As供給量の目標下限値に対応する線36Lと目標上限値に対応する線36Uとの間に納まるように、中断中条件を変化させればよい。例えば、As供給量を、基板温度の変化に応じて連続的に変化させてもよい。
従来、成長中断中におけるAsの乖離を防止するために、成長中断中にAs原料を供給しておくことは公知であった。ところが、図2Bにおいて、基板温度をTからTまで低下させる際に、As供給量をSに維持したまま基板温度をTまで低下させると、中断中条件が、As供給量上限値に対応する線37Uを横切って、好適な範囲から外れてしまう。実施例1では、中断中条件が、好適な範囲から外れることを防止できる。
図3に、実施例1による方法で作製した評価用の光伝導型光検出器の雑音特性の測定結果を、従来の方法で作製した同一構造の検出器の雑音特性の測定結果と比較して示す。横軸は、評価用試料に流した電流を単位「A」で表し、縦軸は、規格化雑音電流強度を単位「A/Hz」で表す。図中の白抜き記号が、従来の方法で作製した光検出器の測定結果を示し、黒ベタ記号が、実施例1の方法で作製した光検出器の測定結果を示す。光伝導型光検出器は、n型AlGaAs層と受光層とを交互に繰り返し成長させることにより作製した。n型AlGaAs層は、基板温度600℃で成長させ、受光層は、基板温度400℃で成長させた。規格化雑音電流強度は、検出器に光を照射しない状態で電流Iを流したときの単位周波数あたりのホワイトノイズ電力をInとしたとき、In/Iで定義される。
実施例1による方法で作製した光検出器の雑音特性は、従来の方法で作製した光検出器に比べて、素子電流が1×10−6A以下の微小な電流領域で、特に優れていることがわかる。このように、雑音特性が優れているのは、成長中断中に露出していた半導体表面に、深い不純物準位や不純物汚染が導入され難いためと考えられる。
実施例1では、成長中断中の表面にAlGaAsが露出していたが、他の化合物半導体が露出している場合にも、基板温度と原料の供給量とを、好適な範囲内で変化させる制御を行うことが有効である。特に、V族元素としてAsを含む化合物半導体が露出している場合に、基板温度とAs供給量とを制御することが有効である。中断中条件の好適な範囲は、中断中に露出している表面の材料に依存する。このため、図2Bに示した中断中条件の好適な範囲は、予め、材料ごとに決定しておくことが好ましい。
また、化合物半導体の表面に、S−Kモード等により量子ドットを形成するとき、及び量子ドット上に半導体層を成長させるときにも、成長の中断を行い、基板温度を変化させる。この場合にも、基板温度とV族元素の供給量とを、上記実施例1のように制御することが有効である。
実施例1では、図2Bに示したように、基板温度ごとに、As供給量の目標下限値と目標上限値とを設定しておいたが、成長中断中に、常時またはある時間間隔で、RHEED測定器で半導体層を観察し、観察結果に基づいてAsの供給量を制御してもよい。
また、実施例1では、MBEにより化合物半導体層を形成したが、他の方法、例えば有機金属化学気相成長(MOCVD)により化合物半導体層を形成する場合にも、実施例1と同様の手法が有効である。MOCVDにおいては、As供給量は、As原料、例えばアルシン(AsH)の流量に相当する。
図4A〜図4Cを参照して、実施例2による半導体装置(光伝導型光検出素子)の製造方法について説明する。
図4Aに示すように、GaAs基板40の上に、厚さ100nmのGaAsバッファ層41を形成する。さらにn型GaAsの下部コンタクト層42を形成する。下部コンタクト層42の上に、多重量子井戸層43を形成する。多重量子井戸層43の上に、n型GaAsの上部コンタクト層44を形成する。下部コンタクト層42及び上部コンタクト層44の各々の厚さは500nmであり、n型不純物であるSiの濃度は1×1018cm−3である。なお、n型不純物として、Si以外の不純物を用いてもよい。
図4Bに、多重量子井戸層43の断面図を示す。多重量子井戸層43は、AlGaAsバリア層43AとInGaAs量子井戸層43Bとが交互に積層された積層構造を有する。量子井戸層43Bの上面は、AlGaAs被覆層43Cで被覆されている。最も上には、バリア層43Aが配置される。積層構造の繰り返し回数は、例えば量子井戸層43Bが10層になるようにする。
一例として、最も下のバリア層43Aの厚さは50nmであり、量子井戸層43Bの厚さは5nmである。被覆層43Cの厚さは5nmであり、それに接するバリア層43Aの厚さは45nmである。バリア層43A及び被覆層43CのAlの組成比は、例えば0.15である。
バリア層43Aの成長温度は、例えば600℃であり、量子井戸層43B及び被覆層43Cの成長温度は、例えば500℃である。バリア層43Aよりも低い温度で成長される被覆層43Cは、量子井戸層43B中のInの乖離を防止するためにである。従って、量子井戸層43Bの上に成長させるべき半導体層の成長温度を、Inの乖離を引き起こさない程度に設定する場合には、被覆層43Cを形成する必要はない。
量子井戸層43Bに、電子供給のために、n型不純物であるSiを8.5×1017cm−3程度ドープしてもよい。
バリア層43Aの成長後、量子井戸層43Bの成長前の成長中断時に、基板温度を600℃から500℃まで低下させる。被覆層43Cの成長後、バリア層43Aの成長前の成長中断時に、基板温度を500℃から600℃まで上昇させる。基板温度の昇降時に、実施例1と同様に、中断中条件を、図2Bに示したAs供給量の目標下限値に対応する線36Lと目標上限値に対応する線36Uとの間の領域に納まるように制御する。
図4Cに示すように、多重量子井戸層43及び上部コンタクト層44の一部をエッチングすることにより、下部コンタクト層42の一部を露出させる。上部コンタクト層44及び下部コンタクト層42の露出した領域に、それぞれ電極45及び46を形成する。電極45及び46には、例えばAuGeが用いられる。
実施例2による光伝導型光検出器は、赤外線の波長域に感度を有する。成長中断時に、実施例1の場合と同様に、基板温度とAs供給量とを、好適な範囲から外れないように制御しているため、成長中断時に露出していた半導体表面の不純物に起因する雑音特性の低下を抑制することができる。
実施例2では、光吸収層に量子井戸を用いた多重量子井戸構造を有する光検出器の製造に、実施例1による基板温度とAs供給量との制御方法を適用した。電極から光吸収層へのキャリアの輸送過程を利用する他の構造の光検出器、例えば、量子ドット構造や量子細線構造を有する光検出器においても、実施例1による制御方法が有効である。
図5A及び図5Bを参照して、実施例3による半導体装置(高電子移動度トランジスタ:HEMT)の製造方法について説明する。
図5Aに示すように、GaAs基板50をMBE装置の準備室に搬入し、脱ガス処理を行う。その後、図1に示したMBE装置のチャンバ10内に搬入し、ステージ11に搭載する。As雰囲気下でGaAs基板50を加熱することにより、表面の酸化膜を除去する。
GaAs基板50の上に、GaAsバッファ層51を成長させる。成長時の基板温度は600℃とし、バッファ層51の厚さは、例えば100nmとする。バッファ層51を成長させることにより、表面の平坦性が改善される。
バッファ層51を形成した後、成長を一時中断し、基板温度を500℃まで低下させる。このとき、基板温度とAs供給量とを、実施例1の場合と同様に制御する。具体的には、基板温度とAs供給量とが、図2Bに示した好適な範囲、すなわちAs供給量の目標下限値に対応する線36Lと目標上限値に対応する線36Uとの間の領域に納まるように、両者を制御する。
基板温度500℃の条件で、アンドープのInGaAsチャネル層52を成長させる。チャネル層52の厚さは、例えば15nmとする。チャネル層52の上に、アンドープのAlGaAs被覆層53を形成する。被覆層53の厚さは、例えば5nmとする。被覆層53の形成後、成長を一時中断させ、基板温度を600℃まで上昇させる。この中断中に、実施例1の場合と同様に、基板温度とAs供給量とを制御する。
基板温度600℃の条件で、n型AlGaAs障壁層54を成長させる。例えば、障壁層54のn型不純物の濃度は2×1016cm−3とし、厚さは40nmとする。障壁層54の上に、n型GaAsキャップ層55を成長させる。キャップ層55には、電子濃度が2×1018cm−3になるようにn型不純物がドープされる。キャップ層55の厚さは、例えば10nmとする。
図5Bに示すように、キャップ層55に開口55Aを形成し、障壁層54を露出させる。開口55Aの両側のキャップ層55の上に、それぞれAuGeのオーミック電極56を形成する。開口55A内に露出している障壁層54の上に、Alのショットキゲート電極57を形成する。一対のオーミック電極56をソース及びドレインとするHEMTが得られる。
InGaAsチャネル層52を成長させる前の成長中断時、及び障壁層54を成長させる前の成長中断時に、実施例1の場合と同様の方法で、基板温度とAs供給量とが制御されている。このため、中断時に露出している表面の不純物に起因する素子性能の低下を抑制することができる。
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
10 チャンバ
11 ステージ
13 温度測定器
14 排気管
15A RHEED用電子銃
15B 回折ビーム検出器
16 ヒータ
20 原料供給装置
21 供給量制御部
25 制御装置
28 成長用基板
30 GaAs基板
31 AlGaAs層
31P、32P 成膜条件
32 InGaAs層
33、34 AlGaAs層
36U As供給量の目標上限値に対応する線
36L As供給量の目標下限値に対応する線
37U As供給量の上限値に対応する線
37L As供給量の下限値に対応する線
40 GaAs基板
41 バッファ層
42 下部コンタクト層
43 多重量子井戸層
43A バリア層
43B 量子井戸層
43C 被覆層
44 上部コンタクト層
45、46 電極
50 GaAs基板
51 バッファ層
52 チャネル層
53 被覆層
54 障壁層
55 キャップ層
56 オーミック電極
57 ショットキゲート電極

Claims (7)

  1. 基板の上に、第1のV族元素を含むIII−V族化合物半導体である第1の半導体を、第1の基板温度で成長させる工程と、
    前記第1の半導体の成長を停止させ、該第1の半導体の表面に、前記第1のV族元素の原料を供給しながら、前記基板の温度を、前記第1の基板温度とは異なる第2の基板温度に変化させる工程と、
    前記第1の半導体の上に、該第1の半導体とは異なるIII−V族化合物半導体である第2の半導体を、前記第2の基板温度で成長させる工程と
    を有し、
    前記第1のV族元素の原料を供給しながら前記基板の温度を前記第1の基板温度から前記第2の基板温度に変化させる工程が、
    前記基板の温度を測定する工程と、
    前記第1のV族元素の供給量が、測定された前記基板の温度における供給量の目標下限値と目標上限値との間に納まるように、該供給量を制御する工程と
    を含む半導体装置の製造方法。
  2. 前記第1のV族元素がAsであり、前記第1の半導体及び第2の半導体が、V族元素としてAsを含み、前記基板の温度を前記第1の基板温度から前記第2の基板温度に変化させる工程において、As供給量を制御する請求項1に記載の半導体装置の製造方法。
  3. 前記第1の半導体及び第2の半導体を成長させる工程において、分子線エピタキシにより該第1の半導体及び第2の半導体を成長させる請求項1または2に記載の半導体装置の製造方法。
  4. 前記第1のV族元素がAsであり、前記基板の温度を前記第1の基板温度から前記第2の基板温度に変化させる工程は、As供給量が、測定された基板温度におけるAs供給量の目標上限値に達したら、As供給量を低下させる工程を含む請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  5. 成長用基板を収容するチャンバと、
    前記チャンバ内に、III族元素の原料及びV族元素の原料を、制御された供給量で供給する原料供給装置と、
    ヒータと、
    前記チャンバに収容された成長用基板の温度を測定する温度測定器と、
    制御装置と
    を有し、
    前記制御装置は、
    基板の上に、第1のV族元素を含むIII−V族化合物半導体である第1の半導体を、第1の基板温度で成長させる工程と、
    前記第1の半導体の成長を停止させ、該第1の半導体の表面に、前記第1のV族元素の原料を供給しながら、前記基板の温度を、前記第1の基板温度とは異なる第2の基板温度に変化させる工程と、
    前記第1の半導体の上に、該第1の半導体とは異なるIII−V族化合物半導体である第2の半導体を、前記第2の基板温度で成長させる工程と
    が実施されるように、前記原料供給装置及び前記ヒータを制御し、
    前記第1のV族元素の原料を供給しながら前記基板の温度を前記第1の基板温度から前記第2の基板温度に変化させる工程について、
    基板温度ごとに、前記第1のV族元素の供給量の目標下限値及び目標上限値を記憶しており、前記温度測定器による測定結果に基づいて、前記第1のV族元素の供給量が前記目標下限値及び目標上限値の間に納まるように、前記原料供給装置を制御する半導体製造装置。
  6. 基板の上に、第1のV族元素を含むIII−V族化合物半導体である第1の半導体を、第1の基板温度で成長させる工程と、
    前記第1の半導体の成長を停止させ、前記第1の半導体の表面に、前記第1のV族元素の原料を供給しながら、前記基板の温度を、前記第1の基板温度とは異なる第2の基板温度に変化させる工程と、
    前記第1の半導体の上に、該第1の半導体とは異なるIII−V族化合物半導体である第2の半導体を、前記第2の基板温度で成長させる工程と
    を有し、
    前記第1のV族元素の原料を供給しながら前記基板の温度を前記第1の基板温度から前記第2の基板温度に変化させる工程において、
    前記第1の半導体を反射高速電子回折法により観察しながら、観察結果に基づいて前記第1のV族元素の原料の供給量を制御する半導体装置の製造方法。
  7. 成長用基板を収容するチャンバと、
    前記チャンバ内に、III族元素の原料及びV族元素の原料を、制御された供給量で供給する原料供給装置と、
    ヒータと、
    前記チャンバ内に収容された成長用基板の上に形成された半導体膜を反射高速電子回折法により測定する半導体膜測定器と、
    制御装置と
    を有し、
    前記制御装置は、
    基板の上に、第1のV族元素を含むIII−V族化合物半導体である第1の半導体を、第1の基板温度で成長させる工程と、
    前記第1の半導体の成長を停止させ、該第1の半導体の表面に、前記第1のV族元素の原料を供給しながら、前記基板の温度を、前記第1の基板温度とは異なる第2の基板温度に変化させる工程と、
    前記第1の半導体の上に、該第1の半導体とは異なるIII−V族化合物半導体である第2の半導体を、前記第2の基板温度で成長させる工程と
    が実施されるように、前記原料供給装置及び前記ヒータを制御し、
    前記第1のV族元素の原料を供給しながら前記基板の温度を前記第1の基板温度から前記第2の基板温度に変化させる工程において、
    前記半導体膜測定器の測定結果に基づいて、前記第1のV族元素の原料を供給する前記原料供給装置を制御する半導体製造装置。
JP2009074766A 2009-03-25 2009-03-25 半導体装置の製造方法及び半導体製造装置 Active JP5493421B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009074766A JP5493421B2 (ja) 2009-03-25 2009-03-25 半導体装置の製造方法及び半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009074766A JP5493421B2 (ja) 2009-03-25 2009-03-25 半導体装置の製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
JP2010226061A JP2010226061A (ja) 2010-10-07
JP5493421B2 true JP5493421B2 (ja) 2014-05-14

Family

ID=43042895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009074766A Active JP5493421B2 (ja) 2009-03-25 2009-03-25 半導体装置の製造方法及び半導体製造装置

Country Status (1)

Country Link
JP (1) JP5493421B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101892279B1 (ko) * 2017-04-24 2018-08-28 엘지전자 주식회사 화합물 반도체 태양 전지 및 이의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188614A (ja) * 1990-11-19 1992-07-07 Canon Inc 化合物半導体装置及びその製造法
JP3487393B2 (ja) * 1996-01-29 2004-01-19 富士通株式会社 ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法
JP2000216101A (ja) * 1999-01-25 2000-08-04 Sharp Corp 化合物半導体混晶の結晶成長方法および化合物半導体装置
JP4825965B2 (ja) * 2004-09-09 2011-11-30 国立大学法人電気通信大学 量子ドットの形成方法

Also Published As

Publication number Publication date
JP2010226061A (ja) 2010-10-07

Similar Documents

Publication Publication Date Title
JP5417694B2 (ja) 半導体素子およびエピタキシャルウエハの製造方法
JP4771185B2 (ja) 受光素子、受光素子アレイおよびそれらの製造方法
JP4164563B2 (ja) 酸化物半導体pn接合デバイス及びその製造方法
JP5274245B2 (ja) 化合物半導体構造とその製造方法
US9117743B2 (en) Nitride semiconductor substrate
JP2009206499A5 (ja)
KR20150033943A (ko) 반도체 광 검출 소자
WO2010073768A1 (ja) 受光素子、受光素子アレイおよびそれらの製造方法
JP5493421B2 (ja) 半導体装置の製造方法及び半導体製造装置
US9490118B2 (en) Method for manufacturing germanium epitaxial layer and method for manufacturing device using the same
US20110114938A1 (en) ZnO SEMICONDUCTOR ELEMENT
US10644185B2 (en) Infrared detecting device
US9520286B2 (en) Semiconductor substrate, semiconductor device and method of manufacturing the semiconductor device
CN116565055A (zh) 一种双色红外雪崩光电探测器及其制备方法
KR102473352B1 (ko) 광 검출 소자
WO2004093201A1 (ja) 化合物半導体ウエハおよびその製造方法
JP2014216624A (ja) エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
US10424684B2 (en) MSM ultraviolet ray receiving element, MSM ultraviolet ray receiving device
US11274961B2 (en) Ultraviolet ray detecting device having Shottky layer forming Shottky barrier
EP2797108A1 (en) Nitride semiconductor substrate
KR20060026866A (ko) 화합물 반도체, 그 제조방법 및 화합물 반도체 소자
JP6614486B2 (ja) 紫外線受光素子
KR20170086418A (ko) 자외선 검출소자
US20180122970A1 (en) Light detection device
JP2009272543A (ja) フォトダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140217

R150 Certificate of patent or registration of utility model

Ref document number: 5493421

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150