JP5485813B2

JP5485813B2 - セラミック検査装置及び検査方法

Info

Publication number: JP5485813B2
Application number: JP2010143463A
Authority: JP
Inventors: 英一石川; 学土肥; 哲也長島; 周次原崎
Original assignee: Hochiki Corp
Current assignee: Hochiki Corp
Priority date: 2010-06-24
Filing date: 2010-06-24
Publication date: 2014-05-07
Anticipated expiration: 2030-06-24
Also published as: JP2012007973A

Description

本発明は、セラミック材料で形成された薄板の両側面に電極を形成したセラミック素子の欠陥を検査するセラミック検査装置及び検査方法に関する。

従来、セラミックは圧電素子、圧電アクチュエータ、コンデンサ等の電子部品に広く応用されている。また本願出願人にあっては、一般にセラミックは誘電体であり、温度が変化すると誘電率が変化することから、熱感知器の熱感知素子として利用することができる。なお、一部のセラミックは強誘電体であるが、これらも同様に熱感知器として利用することができる。

従来、このような熱感知器に利用するセラミック素子は例えばＰＺＴやＢＳＴ等の強誘電体を材料とする２００ミクロンオーダーの薄板と、薄板の上下に設けた電極と、上下電極からの信号を取り出すか又は上下電極に電圧を供給するリード線又はリード端子から構成される。また熱感知素子として利用する場合、薄板は例えば５０ミクロン程度と更に薄くなる。

特開２００８−１９２１８０号公報

しかしながら、このような従来のセラミック素子にあっては、ＰＺＴやＢＳＴ等のセラミック材料を薄板とした場合には非常にもろく、セラミック素子の扱いを困難にするばかりでなく、ストレスによるクラックの発生や、材料段階で潜在するピンホール等の欠陥部の存在が懸念される。

この欠陥部はセラミック素子の機器組み込み時に特性異常として現れることもあるが、場合によっては初期特性の異常としては検知されず、機器使用後の経年変化、例えばマイグレーション等により任意の時点で不具合を発生させるという問題がある。

本発明は、初期特性検査や外観検査では検出できないセラミック材料に内在する欠陥部を検出して不良品を排除するセラミック検査装置及び検査方法を提供することを目的とする。

（セラミック検査装置）
本発明は、セラミック材料で形成された薄板の物理的欠陥を検査するセラミック検査装置に於いて、
前記薄板を保持する取付板と、
取付板を所定の検査位置に位置決めして載置すると共に、薄板の一方の面と接触して導通する電極検査台と、
電極検査台に対し昇降自在なリフト部材と、
リフト部材の下部に延在され、リフト部材を検査位置に下降させた場合に電極検査台側に接触して導通する第１接点と、
リフト部材の下部に延在され、リフト部材を検査位置に下降させた場合に取付板に保持された薄板の他方の面に接触して導通する１または複数の第２接点と、
第１接点及び第２接点を介して薄板の両面に所定の検査電圧を印加する検査電圧印加部と、
検査電圧印加部による印加電圧を制御する制御部と、
薄板の両面間に流れる電流を検出する電流検出部と、
電流検出部の検出電流が所定の閾値以上の場合に欠陥と判定して報知出力させると共に欠陥を判定した前記薄板を特定する欠陥判定部と、
を備え、
制御部は、欠陥判定部で特定した、欠陥を判定した薄板を識別可能に表示させること、
をことを特徴とする。

ここで、取付板は複数の前記薄板を配列して保持し、
第２接点は前記取付板に配列された複数の薄板に対応して複数設けられ、
検査電圧印加部は複数の前記薄板毎に検査電圧を印加し、
電流検出部は複数の前記薄板毎に電極間に流れる電流を検出し、
欠陥判定部は前記複数の薄板毎に欠陥の有無を判定する。

制御部は、検査電圧印加部から前記薄板の電極間に印加する電圧を、所定以下の電圧上昇率により昇圧して検査電圧に到達させる。

制御部は、検査電圧の印加による検査終了後に、薄板の電極間を導通接続して薄板に充電された電荷を放電し、
欠陥判定部は、薄板の放電電流が所定の閾値以上であることを判定した場合に該薄板は正常と判定する。

本発明によれば、セラミック材料に電極を設けたセラミック素子の両面電極間に検査電圧を加え、万一、セラミック薄板にクラックやピンホール等の欠陥が存在した場合はクラックやピンホール（の周縁等に存在する不純物等）に起因して所定以上の電流が流れ、この電流値或いは電流増加を検出することで、初期特性検査や外観検査では検出できないセラミック材料に内在するクラックやピンホール等の欠陥部を検出して不良品を排除することができる。

また、セラミック素子の電極間に印加する電圧を徐々に上げていくことで、突入電流による急激な電流増加を抑制し、欠陥に伴う電流増加と誤認することを避けることができ、確実に検査することができる。

また、検査電圧の印加による欠陥検査終了後に、電圧印加をオフし、セラミック素子の電極間を接続して検査電圧の印加で溜まった電荷を放電させ、所定の閾値以上の放電電流が検出された場合は正常と判定し、所定の放電電流が検出されない場合は、コンデンサとして機能しない欠陥品と判定して排除する。

また、検査電圧の印加によりセラミック材料内部で分極が起こり、特にセラミック材料が強誘電体である場合には検査電圧を取り除いてもこれが保持されてしまうことから、圧電性を示すようになる等、熱感知器への適用に不都合が生じる。この場合はセラミック素子を、検査終了後にキュリー点温度以上に所定時間加熱して分極状態を解除するための熱処理を施すことで、誘電率変化を利用する熱感知素子として使用し易くする。

本発明によるセラミック検査装置の実施形態を示した説明図図１のセラミック検査装置における制御ボックスの実施形態を示したブロック図本実施形態のセラミック検査処理における検査電圧、検出電流、欠陥判定、放電判定などを示したタイムチャート、図２の制御ボックスによる検査処理を示したフローチャート

図１は本発明によるセラミック検査装置の実施形態を示した説明図である。図１において、本実施形態のセラミック検査装置１０は検査機構部１２と制御ボックス１４で構成される。検査機構部１２は、図１にあっては制御ボックス１４の上に乗せているが、両者は分離可能になっており、必要に応じて例えば並べて配置することもできる。

検査機構部１２には検査ステージ１６が設けられ、検査ステージ１６上に試験電極と検査台を兼ねた電極検査台２２を載置し、さらにその上にセラミック素子２０を複数枚並べることができる取付板１８を載置し、取付板１８は電極検査台２２の前部及び後方左右に配置された位置決め部材２４ａ〜２４ｃにより所定の検査位置に位置決めされる。

セラミック素子２０は、ＰＺＴやＢＳＴなどのセラミック材料で作られた薄板の両側面に、例えば銀Ａｇの蒸着などにより電極を形成しており、圧電ブザーなどとしての使用を目的とする場合の厚みは例えば約２００ミクロンであり、また熱感知素子などとしての使用を目的とする場合の厚さは例えば５０ミクロン程度となっている。セラミック素子２０は、取付板１８に配列された状態で電極検査台２２に乗せることで、セラミック素子２０の下面側電極が電極検査台２２側に接触して導通している。

電極検査台２２の上方には、背後に起立したスタンド１５に沿って上下に昇降自在なリフト部材２６が設けられている。リフト部材２６は内蔵したモータにより昇降駆動しているが、手動ハンドルを用いた手動操作により昇降するようにしても良い。

リフト部材２６の下側には、取付板１８に配列したセラミック素子２０に相対するように、第２接点として機能する先端に巻きバネ３０を装着したプローブ２８を配列している。またリフト部材２６の前部左側には、第１接点として機能するコモンプローブ３２が設けられている。

コモンプローブ３２は、リフト部材２６に固定した本体の下側に設けられ、内部のコイルバネを介してプローブ部材を伸縮自在に収納している。

リフト部材２６を電極検査台２２に対し下降させると、スタンド部分に設置しているセット位置検出部３４にリフト部材２６が当接することで位置決め停止される。セット位置検出部３４としては、例えばリミットスイッチを適用することができる。

このときプローブ２８の先端に設けている巻きバネ３０が、取付板１８上に並べているセラミック素子２０のそれぞれに接触しながら圧縮され、セラミック素子２０の上面側電極と導通する。なおコモンプローブ３２の先端はプローブ２８の巻きバネ３０より下側に突出しており、本実施形態にあっては、導電材料で作られた検査ステージ１６にコモンプローブ３２の先端が当たって押し込まれることで接触し、検査ステージ１６を介して電極検査台２２と導通し、これによってコモンプローブ３２はセラミック素子２０の下面側電極と導通することになる。

リフト部材２６の上面側には端子部が設けられ、コモンプローブ３２およびプローブ２８（巻きバネ３０）と導通する信号線にそれぞれ接続されている。

次に制御ボックス１４を説明する。制御ボックス１４の前面には、操作部として電源スイッチ３８、緊急停止スイッチ４０が設けられている。また制御ボックス１４に対し信号線接続した操作ボックス４２が設けられており、操作ボックス４２には起動スイッチ４４とリセットスイッチ４６が設けられている。

また制御ボックス１４の前面には、表示部として電圧表示器４８、時間表示器５０、素子位置表示部５２、検査表示灯５４、欠陥表示灯５６、正常表示灯５８及びブザー６０が設けられている。なお検査機構部１２の上部にも旋回表示灯３６が設けられており、検査中にあってはプローブ２８とコモンプローブ３２の間に検査電圧が加えられることから、安全のため旋回表示灯３６を駆動して注意喚起するようにしている。

制御ボックス１４に設けられた電圧表示器４８は３桁の７セグメント表示素子を備えており、例えばＤＣ０〜１２０ボルトの範囲で検査電圧の表示を行う。時間表示器５０は同じく３桁の７セグメント素子を設けており、操作ボックス４２の起動スイッチ４４をオン操作してからの検査経過時間を例えば秒単位で表示する。

素子位置表示部５２には取付板１８上のセラミック素子２０の配列に対応したＬＥＤなどの表示灯が設けられている。具体的には、本実施形態にあっては、取付板１８上には例えば横４列、縦６列に合計２４個のセラミック素子２０を配列することができるため、これに対応した２４個の表示灯配列としている。

また、それぞれのセラミック検査装置１０の検査処理により欠陥あるいは放電異常のセラミック素子が判定されると、異常判定されたセラミック素子の配置位置に対応する素子位置表示部５２の表示灯により、その旨が表示される。

検査表示灯５４は検査処理中に点灯する。欠陥表示灯５６は欠陥検出時に、代表表示として例えば点灯する。正常表示灯５８は検査により欠陥検出がなかったときに点灯する。ブザー６４は欠陥検出あるいは放電異常を判定したときに代表鳴動する。

図２は図１のセラミック検査装置における制御ボックス１４の実施形態を示したブロック図である。図２において、制御ボックス１４にはプロセッサ６２が設けられている。プロセッサ６２はＣＰＵ、ＲＯＭ、ＲＡＭ及び各種の入出力ポートを備えており、プログラムの実行により検査処理を実行する。なおプロセッサ６２の一部または全部を制御回路やロジック回路に代えても良い。

制御ボックス１４には電源部６８が設けられ、商用ＡＣ１００ボルトから直流電源電圧を作り出して、各部へ電源供給している。電源部６８に対しては電源監視部７０が設けられ、電源監視部７０で電源部６８の異常を検出するとプロセッサに電源異常検出信号が出力され、これを受けたプロセッサ６２は表示部６６に異常表示を行わせる。

表示部６６には図１に示した電圧表示器４８、時間表示器５０、素子位置表示部５２、検査表示灯５４、欠陥表示灯５６、正常表示灯５８及びブザー６０が含まれる。また、操作部６４に図１に示した電源スイッチ３８、緊急停止スイッチ４０、操作ボックス４２の起動スイッチ４４とリセットスイッチ４６が含まれる。

電源部６８で変換された直流電源電圧は検査電圧印加部７２に与えられ、検査電圧印加部７２は図１に示した起動スイッチ４４の操作に基づくプロセッサ６２の制御部７８からの制御指示により、検査開始時にＤＣ０ボルトから所定の検査電圧（最高検査電圧、例えばＤＣ１００Ｖ）まで所定の上昇率で昇圧しつつ出力する。

本実施形態にあっては、検査電圧の上昇率は例えば１０ボルト／秒以下としている。最高検査電圧や昇圧（印加電圧上昇）率、最高検査電圧印加継続時間は、薄板の材質や厚さ、また検出対象とする欠陥の種類や程度によって適宜変更することができる。

検査電圧印加部７２から出力された検査電圧は、電流検出部７４を介して、検査機構部１２に設けているプローブ２８に供給されている。本実施形態にあっては、検査電圧のプラス側をプローブ２８に印加している。一方、検査電圧のマイナス側は検査機構部１２に設けているコモンプローブ３２に接続されている。

これによって、図１に示した検査機構部１２のリフト部材２６をセット位置検出部３４で決まる検査位置に下降してセットしたとき、プローブ２８は巻きバネ３０を介してセラミック素子２０の上面側電極に接触して導通し、同時にコモンプローブ３２が検査ステージ１６、電極検査台２２側を介してセラミック素子２０の下面側電極に導通し、取付板１８に配列している各セラミック素子２０に、検査電圧印加部７２から検査電圧を印加することができる。

なお、検査電圧は上記の昇圧開始時点からセラミック素子２０の両面電極間に印加され、所定電圧（最高検査電圧）まで昇圧した後にこの電圧を保持してさらに所定期間継続印加される。検査電圧印加中は、旋回表示灯３６が駆動される。

検査電圧印加部７２から検査機構部１２に対する検査電圧の印加時に流れる電流は電源検出部７４で検出され、プロセッサ６２に読み込まれている。

プロセッサ６２には、プログラムの実行により実現される機能として、制御部７８と欠陥判定部８０を設けている。制御部７８は操作部６４に含まれる図１の起動スイッチ４４の操作による起動信号を受けると動作を開始し、検査電圧印加部７２に対し検査電圧印加・昇圧指示を出力し、例えば１０ボルト／秒以下の上昇率で検査電圧を０ボルトから所定の検査電圧例えばＤＣ１００ボルトまで昇圧しつつ印加出力させる。

検査電圧印加部７２からプローブ２８とコモンプローブ３２の接触で導通しているセラミック素子２０の両面電極間に検査電圧を加えた場合、セラミック素子２０は電極間に誘電体としてのセラミック材料を挟んだコンデンサとして機能することから、電圧印加開始時にコンデンサを充電するための突入電流が流れるが、本実施形態にあっては、検査電圧を所定の上昇率を例えば１０ボルト／秒以下の上昇率で増加させているため、電圧印加開始時に発生する突入電流を十分低い値に抑制することができる。

検査電印加部７２による検査電圧印加中にセラミック素子に流れる電流は、電流検出部７４で検出され、欠陥判定部８０で検出電流に基づく欠陥判定、即ちセラミック素子にクラックやピンホールなどの欠陥があるか否かの物理的欠陥の判定が行われる。欠陥判定部８０は電流検出部７４で検出した検出電流が予め定めた所定の閾値例えば５０マイクロアンペア以上の場合に欠陥品と判定する。即ち、検査電圧の印加でセラミック素子のクラックやピンホールを通して電流増加が観測されたことを検出した場合に欠陥品と判定する。

セラミック素子の欠陥が判定されると、制御部７８の制御により例えば図１の制御ボックス１４に示したブザー６０の鳴動で警報すると同時に、欠陥表示灯５６を点灯し、更に素子位置表示部５２の欠陥と判定されたセラミック素子の位置に対応する表示灯を例えば点灯する。

制御部７８の指示により検査電圧印加部７２から所定の上昇率で昇圧された検査電圧は、所定値例えば１００ボルトに達すると、その電圧を所定時間一定に保持する。制御部７８は検査電圧保持状態で所定時間例えば３００秒（５分）が経過すると、検査電圧印加部７２による電圧印加をオフした後、放電スイッチ７６を所定時間オンする。

放電スイッチ７６は一方の接点が電流検出部７４を介して検査機構部１２のプローブ２８に接続され、他方の接点はコモンプローブ３２に接続されている。このため、検査電圧印加部７２による電圧印加をオフした状態で放電スイッチ７６をオン（両接点を短絡）すると、所定の放電抵抗を介してコモンプローブ３２に対し各プローブ２８が接続され、これによって、プローブ２８とコモンプローブ３２に接触しているセラミック素子２０の電荷放電回路を形成することができる。

放電スイッチ７６のオンによりセラミック素子２０の放電回路を形成した場合には、検査電圧の印加により充電されていた電荷の放電が行われ、この放電電流は電流検出部７４のそれぞれで検出されてプロセッサ６２に読み込まれる。プロセッサ６２の欠陥判定部８０は、放電スイッチ７６のオンにより流れた検出放電電流を所定の閾値と比較し、所定の閾値以上であれば正常な放電が行われたものとし、閾値以上となる放電電流が検出されない場合には、そのセラミック素子はコンデンサとして機能していないことから欠陥を判定し、この場合制御部７８は、表示部６６に含まれる図１に示した欠陥表示灯５６の点灯により警報表示を行うと共に、素子位置表示部５２に、コンデンサとして機能しなかったセラミック素子の位置を素子位置表示部５２に表示させる。

図３は本実施形態のセラミック検査処理における検査電圧、検出電流、欠陥判定、放電判定などを示したタイムチャートである。図３（Ａ）は検査電圧印加部７２の制御によりセラミック素子に印加される検査電圧であり、時刻ｔ１で検査を開始したとすると、ＤＣ０ボルトから例えば１０ボルト／秒以下の上昇率で検査電圧が直線的に増加し、所定の検査電圧（最高検査電圧）Ｖｍａｘ、例えばＶｍａｘ＝１００ボルトに達したら、その検査電圧を所定期間継続保持する。

このような検査電圧の印加に対し、任意のセラミック素子に流れる電流は図３（Ｃ）の検出電流に示すようになる。セラミック素子が正常品の場合検出電流は例えばマイクロアンペアオーダの微小な電流であることから、同オーダーで電源部６８からのリップルなどのノイズ成分が混入している。印加電圧を時刻ｔ１から例えば直線的に増加すると、これに伴ってセラミック素子に対する充電突入電流が流れるが、検査電圧の上昇率は低いことから充電突入電流の増加は所定以下に抑えられ、欠陥判定に使用する閾値電流Ｉｔｈ、例えばＩｔｈ＝５０マイクロアンペアを以上となることはない。

このように、セラミック素子に検査電圧を加えると、もしセラミック素子２０にクラックやピンホールなどの欠陥が存在した場合、検査電圧の増加に伴って、クラックやピンホールとして存在する空隙部または空隙部に存在する不純物を電流が流れることによる電流増加が発生し、ピーク電流８２として現れる。ピーク電流８２が閾値電流Ｉｔｈ以上になると、欠陥判定部において欠陥品と判定され、その結果欠陥判定部８０から制御部７８へ図３（Ｄ）に示すように欠陥判定信号が出力され、欠陥品であるセラミック素子の存在が代表表示、代表鳴動報知され、欠陥品の配置（配列）位置が表示される。

検出電流は電流検出部７４により、プローブ２８毎に、即ちセラミック素子毎に読み込まれており、一度の検査において、全てのセラミック素子が欠陥品となる場合以外には、原則として途中で検査を停止することはない（後述する放電時も同様）が、検出電流の合計がセラミック素子の数とＩｔｈの積を大きく上回る場合や、検査電圧が急激に異常降下する等の場合には、これを電源監視部７０で判別して途中停止する。

途中停止が無い場合、検査電圧の印加は例えば最高検査電圧到達から３００秒後の時刻ｔ２でオフすることで欠陥検査を終えるが、続いて時刻ｔ３で図３（Ｂ）に示すように放電スイッチ７６を所定時間オンする。これによって、所定の放電抵抗を介して検査電圧の印加により充電されていたセラミック素子の電荷放電回路が形成され、セラミック素子に充電されていた電荷が放電することで、図３（Ｃ）に示すように放電電流８４が流れる。

この放電電流８４が所定の閾値Ｉｔｈ２以上になると、図３（Ｅ）に示すように放電判定出力が行われ、このセラミック素子は正常にコンデンサとして機能していることが確認される。なお、図３（ｃ）では、Ｉｔｈ２＝Ｉｔｈとする場合を示しており、放電抵抗の値を調整する等することで、このように閾値を共通とすることもできる。もし閾値電流Ｉｔｈ以上の放電電流８４が得られない場合には、このセラミック素子はコンデンサとして機能していないことから、欠陥判定部８０で欠陥品として判定し、制御部７８の制御により放電異常を代表表示、代表鳴動報知して、更にそのセラミック素子の配置位置を表示することになる。

放電電流を判定する閾値Ｉｔｈ２も、検出電流に混入しているノイズレベルを上回る閾値電流であれば十分である。

このようにして、クラックやピンホール等の存在によるピーク電流８２の出現、及びコンデンサとして機能する放電電流が得られないことによるセラミック素子の異常を、検査処理を通じて確実に判定することができる。

図４は図２の制御ボックス１４による検査処理を示したフローチャートの例であり、プロセッサ６２に設けている制御部７８及び欠陥判定部８０のプログラムの実行による処理に対応している。

図４において、検査処理は電源を投入すると、ステップＳ１で初期化、自己診断及び各種設定処理を行った後、ステップＳ２で検査開始操作の有無を判別している。ステップＳ２で例えば操作ボックス４２の起動スイッチ４４のオン操作による検査開始操作有りを判別するとステップＳ３に進み、リフト部材２６が検査位置に下降セットされているか否かを判別する。具体的には、図１のリフト部材２６の下降位置決めがセット位置検出部３４により検出されているか否かを判別する。

ステップＳ３でセラミック素子２０が検査位置にセットされていることが判別されると、ステップＳ４に進み、検査電圧印加部７２からの検査電圧印加をオンし、ステップＳ５で検査電圧を例えば１０ボルト／秒以下の所定の上昇率で昇圧させる。この昇圧開始時点で、ステップＳ６において電流検出部７４により各セラミック素子２０に流れる電流の検出を開始している。

続いてステップＳ７にあっては、電源監視部７０による途中停止を要する過電流または過電圧の有無を判別しており、正常であればステップＳ８に進み、検査開始から所定時間経過を判別するまで、所定周期でステップＳ５からの処理を繰り返している。

ステップＳ８で所定時間の経過を判別するとステップＳ９に進み、検査電圧の印加を通じて閾値Ｉｔｈ以上の検出電流が流れた素子があったか否か判別し、閾値以上となる検出電流が現れたセラミック素子があった場合には、ステップＳ１０でそのセラミック素子の欠陥を判定して報知出力と位置表示を行う。このときの欠陥品配置位置表示は、以降の処理中も保持するようにしても良い。

続いてステップＳ１１で検査電圧印加をオフした後に放電スイッチ７６をオンして放電回路を形成し、この状態で、ステップＳ１２で放電電流を検出する。続いてステップＳ１３で閾値Ｉｔｈ２以上の放電電流検出有無を判別しており、閾値Ｉｔｈ２以上の放電電流が検出されないセラミック素子があることが判別されると、ステップＳ１４に進み、そのセラミック素子の欠陥を判定して報知出力と位置表示を行う。

なおステップＳ３でリフト部材２６が検査位置にセットされていないことが判別された場合、あるいはステップＳ７で過電流または過電圧が判別された場合には、ステップＳ１５に進み、検査電圧印加をオフして、放電スイッチ７６のオンにより放電回路を形成して放電を行った後、ステップＳ１６で異常を表示、報知して検査を中止することになる。

更に本発明のセラミック検査装置において、強誘電性結晶からなるセラミック材料で作られ、温度変化に応じた誘電率変化を利用する熱感知に使用するセラミック素子（熱感知素子）である場合、検査処理を終了した時点において、セラミック素子は検査電圧の印加により、内部に分極が生じて保持されている。

そこでセラミック素子の検査が終了した後、検査済の正常なセラミック素子をキュリー点温度（セラミックの種類によるが、例えば３００℃）以上に例えば３時間加熱する熱処理を施して、セラミック材料を分極状態から未分極（非分極）状態へ戻すようにする。

なお上記の実施形態は、セラミック素子として、圧電ブザー、圧電アクチュエータ、熱感知素子などを例に取っているが、薄板のセラミック材料の両側に電極を設けた構造のセラミック素子であれば適宜のセラミック素子につき、本実施形態による検査を行うことができる。

また本発明は、セラミック材料で形成された薄板の両側に電極を形成したセラミック素子の欠陥を検査するセラミック検査方法を提供するものであり、セラミック素子の電極間に所定の検査電圧を印加して電極間に流れる電流を検出し、検出電流が所定の閾値以上の場合に欠陥と判定する。この場合には図１に示したセラミック検査装置１０の構造による限定はなく、必要に応じて適宜の検査機器を使用した検査処理が可能となる。

また本発明のセラミック検査装置では、上記実施形態に示したような、両面電極を有するセラミック素子に限らず、両面に電極を形成しないセラミック薄板を直接検査することもできる。この場合、セラミック薄板の一方の面は例えば金属等導電性材料で作られた取付板１８の配置面に面接触する。そしてセラミック薄板の他方の面はプローブ２８に接触することになるが、プローブ２８の先端はセラミック薄板と同等程度のサイズを有する面状に形成して、セラミック薄板に面接触するようにすることが望ましい。このようにすれば、セラミック薄板の両面に均等に電圧印加することができ、検査精度が向上する。

また、上記の実施形態では、複数の被検体（セラミック素子、セラミック薄板）に対して検査電圧を同時に印加する例を示したが、順次印加開始して順次欠陥判定（検査）するようにしても良い。

また、上記の実施形態では、電流増加によって閾値以上となったことを検出して欠陥を判定しているが、電流増加分を検出して、所定以上の増加があったことを検出して欠陥を判定しても良い。

また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。

１０：セラミック検査装置
１２：検査機構部
１４：制御ボックス
１６：検査ステージ
１８：取付板
２０：セラミック素子
２２：２４ａ〜２４ｃ：位置決め部材
２６：リフト部材
２８：プローブ
３０：巻きバネ
３２：コモンプローブ
３４：セット位置検出部
３６：旋回表示灯
３８：電源スイッチ
４０：緊急停止スイッチ
４２：操作ボックス
４４：起動スイッチ
４６：リセットスイッチ
４８：電圧表示器
５０：時間表示器
５２：素子位置表示部
５４：検査表示灯
５６：欠陥表示灯
５８：正常表示灯
６０：ブザー
６２：プロセッサ
６４：操作部
６６：表示部
６８：電源部
７０：電源監視部
７２：検査電圧印加部
７４：電流検出部
７６：放電スイッチ
７８：制御部
８０：欠陥判定部

Claims

セラミック材料で形成された薄板の物理的欠陥を検査するセラミック検査装置に於いて、
前記薄板を保持する取付板と、
前記取付板を所定の検査位置に位置決めして載置すると共に、前記薄板の一方の面と接触して導通する電極検査台と、
前記電極検査台に対し昇降自在なリフト部材と、
前記リフト部材の下部に延在され、前記リフト部材を検査位置に下降させた場合に前記電極検査台側に接触して導通する第１接点と、
前記リフト部材の下部に延在され、前記リフト部材を検査位置に下降させた場合に前記取付板に保持された前記薄板の他方の面に接触して導通する１または複数の第２接点と、
前記第１接点及び第２接点を介して前記薄板の両面に所定の検査電圧を印加する検査電圧印加部と、
前記検査電圧印加部による印加電圧を制御する制御部と、
前記薄板の両面間に流れる電流を検出する電流検出部と、
前記電流検出部の検出電流が所定の閾値以上の場合に欠陥と判定して報知出力させると共に欠陥を判定した前記薄板を特定する欠陥判定部と、
を備え、
前記制御部は、前記欠陥判定部で特定した、前記欠陥を判定した前記薄板を識別可能に表示させること、
を特徴とするセラミック検査装置。
請求項１記載のセラミック検査装置に於いて、
前記取付板は複数の前記薄板を配列して保持し、
前記第２接点は前記取付板に配列された複数の前記薄板に対応して複数設けられ、
前記検査電圧印加部は前記複数の前記薄板毎に検査電圧を印加し、
前記電流検出部は前記複数の前記薄板毎に電極間に流れる電流を検出し、
前記欠陥判定部は前記複数の前記薄板毎に欠陥の有無を判定することを特徴とするセラミック検査装置。
請求項１記載のセラミック検査装置に於いて、前記制御部は、前記検査電圧印加部から前記前記薄板の電極間に印加する電圧を、所定以下の電圧上昇率により昇圧して前記検査電圧に到達させることを特徴とするセラミック検査装置。
請求項１記載のセラミック検査装置に於いて、
前記制御部は、前記検査電圧の印加による検査終了後に、前記薄板の電極間を導通接続して前記薄板に充電された電荷を放電し、
前記欠陥判定部は、前記薄板の放電電流が所定の閾値以上であることを判定した場合に該薄板は正常と判定することを特徴とするセラミック検査装置。