JP5476423B2 - シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置 - Google Patents
シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置 Download PDFInfo
- Publication number
- JP5476423B2 JP5476423B2 JP2012101472A JP2012101472A JP5476423B2 JP 5476423 B2 JP5476423 B2 JP 5476423B2 JP 2012101472 A JP2012101472 A JP 2012101472A JP 2012101472 A JP2012101472 A JP 2012101472A JP 5476423 B2 JP5476423 B2 JP 5476423B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- porous
- substrate
- gan
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000463 material Substances 0.000 title claims description 136
- 239000000758 substrate Substances 0.000 title claims description 129
- 229910052710 silicon Inorganic materials 0.000 title claims description 68
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 66
- 239000010703 silicon Substances 0.000 title claims description 65
- 238000000034 method Methods 0.000 title claims description 56
- 150000004767 nitrides Chemical class 0.000 title description 53
- 239000011148 porous material Substances 0.000 claims description 47
- 238000000137 annealing Methods 0.000 claims description 22
- 239000000126 substance Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 14
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 347
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 46
- 229910021426 porous silicon Inorganic materials 0.000 description 43
- 230000035882 stress Effects 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000012298 atmosphere Substances 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- 239000011800 void material Substances 0.000 description 4
- 229910002704 AlGaN Inorganic materials 0.000 description 3
- 238000007743 anodising Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004090 dissolution Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000011066 ex-situ storage Methods 0.000 description 2
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 239000012080 ambient air Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000035784 germination Effects 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000000527 sonication Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
Description
本発明は、シリコン基板上にIII族窒化物材料を成長させる方法及びその方法により得られる装置に関する。また、本発明は品質が改善されたエピタキシャル層を有する装置に関する。
市販のＧａＮ基板が不足しているため、今日ＧａＮヘテロ構造を主にサファイア若しくはＳｉＣ上に成長させている。Ｓｉは非常に魅力的な基板であるため、ますます大きな興味が示されている。その主な利点は、熱伝導率が許容範囲にあること（ＳｉＣの熱伝導率の半分である。）及び大きな体積及び大きなウエハサイズで入手することができることである。サファイア及びＳｉＣ基板と比較した場合、Ｓｉの最も重要な利点は、非常にコストが低いということである。
Kuykendall（ナノレター2003,Vol.3,No.8,1063-10）は、例えば、ＭＯＣＶＤによりシリコン及びサファイア基板上にＧａＮナノワイヤを形成することを開示している。
しかし、Ｓｉ上に直接高品質のエピタキシャルＧａＮ層を成長させることに関して直接的に記載されていない。
Ｓｉ及びＧａＮ間の格子不整合が大きいことにより、ＧａＮ層の転位密度が高くなる。サファイア上でＧａＮを成長させるために開発された適切な成長方法を適用することにより、この高い転位密度を劇的に減少させることができる。
ＧａＮとＳｉとの間の熱膨張係数の大きな相違により、成長温度から室温まで冷却する間に、ＧａＮフィルム内に大きな引張応力が誘発され、それによりＧａＮ層にクラックが発生する。クラック現象は、１μｍ以上の膜厚を有する層にとって問題となり、これにより、光電子装置の性能に対して弊害をもたらす。
Ｓｉ基板上に直接ＧａＮを成長させることに対する他の問題点は、Ｇａ及びＳｉのいわゆるメルトバックエッチングプロセスである。高温において、Ｇａ及びＳｉは、合金を形成する。この合金は、激しくて速いエッチング反応を起こし、このエッチング反応によりこの基板及びＧａＮ層を破壊する。これにより非常に荒い表面となる。
また、別の問題点は、Ｓｉ基板上に酸化物が形成され、特別の注意、例えば、基板上にＧａＮを成長させるため、反応炉内にサンプルを導入する直前に注意深く洗浄すること等が必要となることである。
Ｓｉ上にＧａＮを成長させることに対する他の問題点は、基板が湾曲することである。ＧａＮの層がＳｉ上に形成された時、ＧａＮ層に発生した応力は、続いてＳｉ基板にも応力を発生させる。このため、Ｓｉ基板の変形若しくはいわゆる'湾曲'が発生することになる。
特許出願ＷＯ０３／０５４９３９号明細書において、Aixtronは、シリコン基板等の非III-V基板上にIII-V基板を成長させる方法を開示している。III-Vバッファ層若しくはIII-Vジャーミネーション層（III-V germination layer）をＭＯＣＶＤにより基板上に成長させる。
活性ＧａＮ層の成長のため、Boufaden等は薄いＡｌＮ層を使用して、ＧａＮ及びポーラスＳｉ／Ｓｉ基板間において濡れ特性（wetting）を改良することを提案している（マイクロエレクトロニックジャーナル34（2003）843-848）。ＡｌＮ層は、ＧａＮとＳｉとの間の格子不整合を２．５％まで減少させる。また、Orita等は、ポーラスＳｉ層（ＰＳ）及びＧａＮエピタキシャル層との間のＡｌＮバッファ層をＵＳ−Ａ−６３４４３７５において提案している。
クラック及び貫通転移(threading dislocation)を減少させる様々な方法を「Ｓｉ層上のＧａＮベース装置(A.Krost,A.Dadgar,Phys.Stat.Sol.(a),Vol.194,Issue2,2002,pp.361
-375)」において参照できる。
-375)」において参照できる。
上述の問題を解決するために提案された様々な手段を２つのカテゴリーに分類することができる。完全にin-situな成長方法を使用したもの、およびex-situなプロセス工程が必要なものである。このex-situなプロセスは、次の成長工程に続く。前者のグループは、応力工学に基づき、クラックを防止し、そして活性ＧａＮ層に存在する貫通転位密度をできるだけ多く減少させる。前者のグループは、適切なシード層、スーパー層、若しくは中間層を使用する。後者のグループは、熱クラック及び貫通転移欠陥の幾何分布を制御することを目的とする。ＥＬＯＧ、ペンデオ(Pendeo)、カンチレバーエピタキシ(Cantilever
Epitaxy)の全てにより高品質の領域とすることができ、一方他の方法は、応力を発生させる全ての貫通転移及び／又はクラックを一カ所に集中させる。
ＷＯ０３／０５４９３９
ＵＳ−Ａ−６３４４３７５
ナノレター2003,Vol.3,No.8,1063-10
マイクロエレクトロニックジャーナル34（2003）843-848
Phys.Stat.Sol.(a),Vol.194,Issue2,2002,pp.361-375)
Epitaxy)の全てにより高品質の領域とすることができ、一方他の方法は、応力を発生させる全ての貫通転移及び／又はクラックを一カ所に集中させる。
本発明は、従来の解決手段の問題点を克服するための、シリコン基板上にIII族窒化物材料を成長させる新規な方法を提供することを目的とする。
また、本発明は、高品質のIII族窒化物エピタキシャル層を備える装置を提供することを目的とする。
さらに、本発明は、上記高品質のIII族窒化物エピタキシャル層の成長のための、適切な中間テンプレートデバイスを提供することを目的とする。
第１発明では、
ポーラス最上層を有するシリコン基板を備える基板と、
上記最上層上に配置された、Ｇｅ材料からなる第２層と、
上記第２層の上のIII族窒化物材料からなる別の層とを備える装置を開示している。
ポーラス最上層を有するシリコン基板を備える基板と、
上記最上層上に配置された、Ｇｅ材料からなる第２層と、
上記第２層の上のIII族窒化物材料からなる別の層とを備える装置を開示している。
本明細書の「ポーラス状の最上層」という用語により、他の最上層の中で、基本的にポーラスシリコン（ＰＳ）からなる最上層だけでなく、サブマイクロオーダでパターニングされた２次元的若しくは溝付きの（castellated）最上層などの人為的に作製されたポーラス材料からなる最上層をも意味する。
そのような「ポーラス状の最上層」により、荒くて、ザラザラした（textured）、非平面的な、好ましくは３Ｄ構造の表面、さらにしなやかな骨格が与えられる。そのようなポーラス状の最上層の下にボイド、バブル、若しくは封入物（inclusion）が存在してもよい。ポーラス状の最上層の表面でポアを閉じ込めることにより、ボイド、バブル、封入物若しくはマイクロポア等を形成することができる。
「ポーラス状の最上層」は、ポアの少なくとも一部（できれば略全部）が、上記最上層の表面において開口しているが、上記表面において上記ポアの少なくとも一部が閉じていてもよい。別の実施の形態では、全てのポアが閉じられ、ボイド、バブル、封入物若しくはマイクロポアが基板内に形成されていてもよい。
第１発明のある実施の形態では、これ以前の実施の形態に記載された装置であって、上記ポーラス状最上層が、ボイド、封入物、バブル若しくはマイクロポア等の、少なくとも一部が閉じられたポアを有することを特徴とする装置を開示している。
本発明の好ましい実施の形態に係るポーラス最上層に、空隙率の勾配が存在してもよい。ポアのサイズ及び／又はポアの量は、上記最上層の表面から離れる方向に増加することが好ましい。
少なくとも２つの空隙率を有する最上層が好ましい。これは、本明細書において、異なる空隙率を有する少なくとも２つのサブ基板が上記最上層に存在することを意味する。この差異は、ポアのサイズ及び／又は量にある。
高い空隙率と低い空隙率を有する積層体を有してもよい。高い空隙率を有する層と低い空隙率を有する層とを入れ替えてもよい。小さなサイズのポアが存在すること、及び／又は少量のポアが存在すること（低空隙率）と比較して、高い空隙率は、大きなポアが存在すること、及び／又は大量のポアが存在することを意味する。高い空隙率及び低い空隙率の層を作製する方法は、この技術分野において知られている。
例えば、水素雰囲気における高温のアニールにより、高い空隙率のサブ基板の下に、シリコン基板に接触するように、分離した層を作製することが好ましい。この分離した層は、高い空隙率を有する層であり、機械的に非常に脆弱である。この層は、小さな機械的力により、即ち超音波処理若しくは引張り処理（pulling）により容易に破壊され得る（例えばＥＰ１１３２９５２を参照のこと）。
本発明に係るポーラス状最上層は、一般的に１０％〜９０％の空隙率を有する。このポーラス状最上層は、一般的に１０ｎｍ〜１０μｍ、１０ｎｍ〜３μｍの間の膜厚を有する。
本発明に係る「ポーラス状最上層」を、成長の後再び緩和させてもよい。さらに、応力解放によりエピタキシャル層をサブ基板から分離してもよい。
「Ｇｅ材料からなる層」は、少なくともＧｅを含有する材料からなる層を意味する。
第１発明の好ましい実施の形態では、それ以前の実施の形態に記載した装置であって、上記第２層が、ＳｉＧｅ材料（少なくともＳｉＧｅを含む材料）からなることを特徴とする装置を開示している。この第２層はＳｉＧｅ層であってもよい。Ｇｅ材料、好ましくはＳｉＧｅ材料からなる層の組成は任意ではあるが濃度勾配が付けられている。上記（濃度勾配の付いた）第２層の材料中のＧｅ濃度は、基板から離れる方向に増加することが好ましい。
第１発明の好ましい実施の形態では、これ以前の実施の形態のいずれかに記載した装置であって、III族窒化物材料に少なくともＧａＮが含まれることを特徴とする装置を開示している。第１発明の好ましい実施の形態では、これ以前の実施の形態のいずれかに記載された装置であって、III族窒化物材料がＧａＮであることを特徴とする装置を開示している。
別の実施の形態では、上記III族窒化物材料は、少なくともＡｌＮを含んでいても良いし、若しくはＡｌＮであってもよい。他に、例えば少なくともＡｌＧａＮを含有するIII族窒化物エピタキシャル層を成長させることも可能である。
好ましい実施の形態では、これ以前の実施の形態のいずれかに記載された装置であって、上記第２層が上記最上層と直接接触している装置を開示している。好ましい実施の形態では、それ以前の実施の形態に記載された装置であって、例えばＧａＮ層等のIII族窒化物層が、上記第２層と直接接触している装置を開示している。
第１発明のある実施の形態では、これ以前の実施の形態のいずれかに記載された装置であって、第２層（この第２層はＳｉＧｅ等のＧｅ材料からなる。）は、１ｎｍ〜１０００ｎｍ若しくは２０００ｎｍの間の膜厚を、好ましくは１ｎｍ〜５００ｎｍの間の膜厚を、さらに好ましくは１ｎｍ〜３００ｎｍの間の膜厚を、さらに好ましくは１０ｎｍ〜２００ｎｍの膜厚を有する装置を開示している。
Ｇｅ材料層の膜厚は、１ｎｍ〜１００ｎｍ、１ｎｍ〜５０ｎｍ、１ｎｍ〜２０ｎｍ、１ｎｍ〜１５ｎｍ、１ｎｍ〜１０ｎｍであることが好ましい。Ｇｅ材料を含有する層の膜厚は、好ましくは１ｎｍ〜２０ｎｍ、より好ましくは５ｎｍ〜１５ｎｍ、最も好ましくは６ｎｍ〜１２ｎｍである。
本発明に係る好ましい実施の形態では、本発明に係る装置であって、上記最上層が、本発明に係るポーラス状最上層であり、上記第２層がＳｉＧｅ材料（例えばＳｉＧｅ層）からなり、さらに別の層がＧａＮ層であることを特徴とする装置を開示している。ＳｉＧｅ材料からなる層（例えばＳｉＧｅ層）は、上記最上層と直接接触していることが好ましい。また、上記ＧａＮ層は、この第２層と直接接触していることが好ましい。ここに記載された実施の形態の第２層の膜厚は、１ｎｍ〜２μｍ、１ｎｍ〜１０００ｎｍ、１ｎｍ〜５００ｎｍ、１ｎｍ〜３００ｎｍ、１０ｎｍ〜２００ｎｍの間にあることが好ましい。
上記最上層内のポアは、開口したポアであっても良いし、若しくは閉口したポア及び開口したポアを組み合わせたものが存在してもよい。本発明に係る他の特定の好ましい実施の形態では、本発明に係るポーラス状最上層は、少なくとも一部に閉じたポアを含み、上記第２層がＳｉＧｅ材料（例えばＳｉＧｅ層）からなり、上記別の層はＧａＮ層であることを特徴とする装置である。実質的に全てのポア（ポアの７０％、８０％、９０％若しくは９５％以上）は、閉口したポアであってもよい。
閉口したポアの具体例として、バブル、封入物、ボイド若しくはマイクロポアが含まれるが、これらに限定されるものではない。ポーラス状のＳｉ基板における初期のポアの直径と比較して、マイクロポアは、サイズが減少する小さな直径を有する。これは、例えば、III族窒化物層の成長の前のアニール工程のためである。アニール工程の温度は、III族窒化物材料を成長させる工程の温度より高い。ＧａＮの成長温度は、５００〜１３００℃、約１１００℃、約１０５０℃である。一方、アニールのための温度は、１０５０℃以上、１１００℃以上、好ましくは１１００℃〜１２００℃である。
本発明の好ましい実施の形態では、本発明に係る装置であって、第２層がＧｅからなる層であるか、若しくは濃度勾配の付いたＳｉＧｅ層からなる層であり、さらに別の層がＧａＮ層であることを特徴とする装置を開示している。濃度勾配の付いたＳｉＧｅにおけるＧｅ濃度は、上記基板から離れる方向に増加することが好ましい。
以前の実施の形態のいずれかに記載された装置は、さらに中間層（第３層）を備えることが好ましい。この中間層は、第２層（Ｇｅ材料からなる層、例えばＳｉＧｅ材料等）とIII族窒化物層（別の層）との間に存在する。この中間層は、III族窒化物層の成長のためのベースとして、若しくはIII族窒化物層の成長が開始する層として機能するように配置されていることが好ましい。この中間層は、核形成層の一種であることが好ましい。中間層は、１ｎｍ〜２００ｎｍ、１ｎｍ〜１００ｎｍ、１ｎｍ〜５０ｎｍの間の範囲の膜厚を有する層であってもよい。この中間層は、平坦な連続する層であっても良いし、若しくは例えばアイランドを有する不連続層であってもよい。この中間層はＡｌＮ層であってもよい。
本発明に係る他の実施の形態では、本発明に係る装置であって、上記第２層がＧｅからなる層であるか、若しくは濃度勾配の付いたＳｉＧｅからなる層であり、上記中間層はＡｌＮからなる層であり、さらに上記別の層はＧａＮ層であることを特徴とする装置を開示している。濃度勾配の付いたＳｉＧｅにおけるＧｅ濃度は、上記基板から離れる方向に増加することが好ましい。本発明の他の実施の形態では、上記第２層がＳｉＧｅからなる層であり、上記別の層がＡｌＮであることを特徴とする装置を開示している。
本発明は、これ以前の実施の形態のいずれかに記載された発明に係る装置を含む、ＦＥＴ、ＬＥＤ、レーザダイオード、ＨＥＭＴ（高電子移動度トランジスタ）若しくはヘテロ接合パイポーラトランジスタに関連する。
第１発明の特定の実施の形態では、以前の実施の形態のいずれかに記載された装置であって、電子回路が上記シリコン基板上に集積された装置を開示している。上記装置には、III族窒化物層に形成された光学電子装置若しくはＦＥＴが含まれていても良い。
第２発明は、シリコン上にIII族窒化物材料を含む装置を作製する方法であって、
（定義されたような）ポーラス状の最上層を含むシリコン基板を準備する工程と、
上記ポーラス状の最上層を有する上記シリコン基板にＧｅ含有物質を接触させ、それにより上記最上層上にＧｅ材料層（第２層）を形成する工程と、
Ｇｅ材料層を有するシリコン基板にIII族元素含有物質及びＮ含有物質を接触させ、それにより上記第２層上にIII族窒化物材料からなる別の層を形成する工程とを含む方法に関する（図１参照）。
（定義されたような）ポーラス状の最上層を含むシリコン基板を準備する工程と、
上記ポーラス状の最上層を有する上記シリコン基板にＧｅ含有物質を接触させ、それにより上記最上層上にＧｅ材料層（第２層）を形成する工程と、
Ｇｅ材料層を有するシリコン基板にIII族元素含有物質及びＮ含有物質を接触させ、それにより上記第２層上にIII族窒化物材料からなる別の層を形成する工程とを含む方法に関する（図１参照）。
第２発明の好ましい実施の形態では、これ以前の実施の形態のいずれかに記載された方法であって、上記方法が、Ｇｅ材料層を有するシリコン基板にIII族元素含有物質及びＮ含有物質を接触させる工程より前に、Ｇｅ材料からなる層を熱的にアニールする工程（図１の任意の工程）を含むことを特徴とする方法を開示している。熱的にアニールする工程は、５００〜１３００℃の間の温度で行うことが好ましく、５００℃〜１１００℃の間の温度で行うことがさらに好ましい。
ポーラス状の最上層を有するシリコン基板にＧｅ含有物質を接触させる工程を、プラズマ気相成長法（ＰＥＣＶＤ）、熱蒸着、閉空間蒸気伝達法（close space vapour transport）、若しくは分子ビームエピタキシ法により実行することが好ましい。
上記第２層の成長の後、予め決定された期間（即ち数時間、数週間、数ヶ月、数年）に亘って、この中間装置を保管してもよい。これは、保護雰囲気（Ｎ２雰囲気等）の下この装置を保管する必要はない。これ以前の実施の形態のいずれかに記載された方法であって、上記最上層に第２層を形成する工程の後、中間装置が保管されることを特徴とする方法を開示している。
Ｇｅ材料の層を含むシリコン基板にIII族元素含有物質及びＮ含有物質を接触させる工程を有機金属化学気相成長法（ＭＯＣＶＤ）プロセスにより実行することが好ましい。この工程は、一般的に５００℃〜１３００℃の間の温度、１０００℃〜１１００℃の間の温度で実行し、１０５０℃で実行することが好ましい。別の実施の形態では、Ｇｅ材料層を有するシリコン基板にIII族元素含有物質及びＮ含有物質を接触させる工程を、分子ビームエピタキシ（ＭＢＥ）若しくはハイドライド気相エピタキシー法（ＨＶＰＥ）により実行する。
別の実施の形態では、Ｇｅ材料層を有するシリコン基板にIII族元素含有物質及びＮ含有物質を接触させる工程に先行してアニール工程を行ってもよい。アニール工程により、安定な層を形成することができる。例えば、ポーラス状最上層及び第２層の構造体をアニール工程の間変化させてもよい。その結果として、Ｇｅ材料の層を有するシリコン基板にIII族元素含有物質及びＮ含有物質を接触させる工程の間、下地層は、構造的な変化（これに限定されるわけではないが、例えばポア構造の変化）に対して影響を受けにくい。また、アニール工程の後、第２層はＳｉＧｅからなる層となるであろう。
第２発明の好ましい実施の形態では、これ以前の実施の形態のいずれかに記載された方法であって、III族元素がＧａであることを特徴とする方法を開示している。最も好ましくは、III族窒化物はＧａＮである。III族窒化物材料はＡｌＮ若しくはＡｌＧａＮであってもよい。
第２発明の他の好ましい実施の形態では、これ以前の実施の形態のいずれかに記載された方法であって、III族元素がＡｌであり、III族窒化物がＡｌＮであることを特徴とする方法を開示している。
第２発明の好ましい実施の形態では、これ以前の実施の形態のいずれかに記載された方法であって、上記方法が、上記のポーラス状最上層を有するシリコン基板にＧｅ含有物質を接触させる工程と、上記のＧｅ材料層を有するシリコン基板にIII族元素含有物質及びＮ含有物質を接触させる工程との間に、中間層を形成する工程を備えることを特徴とする方法を開示している。ここでは中間層ＡｌＮ層を形成することが好ましい。
ＭＯＣＶＤにより、ＭＯＣＶＤ反応炉内において、９００℃〜１２００℃の間等の高温においてＡｌＮ層を成長させてもよい。別の実施の形態では、ＡｌＮ層を、４００℃〜９００℃の間、５００℃〜８００℃の間等の低温で成長させ、その後、熱的アニール工程を行っても良い。
第２発明の好ましい実施の形態では、ＧａＮ層等のIII族窒化物層の成長を５００℃〜１３００℃の間の異なる２つの温度で実行することを特徴とする方法を開示している。上記成長工程の第１工程は、より低温（例えば、４００℃〜８００℃の間の温度、４００℃〜７００℃の間の温度、４００℃〜６００℃の間の温度）で実行し、続いて、より高温（例えば、８００℃〜１２００℃の間の温度、８００℃〜１１００℃の間の温度、８００℃〜１０００℃の間の温度）で実行することが好ましい。
第３発明は、上記の方法のいずれかにより得られる装置に関する。本発明に係る上述の方法のいずれかにより得られる上記装置の具体例を、第１発明に係る部分で挙げている。
第４発明は、III族窒化物材料の成長のための中間テンプレートデバイスを作製するための方法であって、
ポーラス状の最上層を含むシリコン基板を準備する工程と、
ポーラス状の最上層を含む上記シリコン基板にＧｅ含有物質を接触させ、それにより上記最上層上に、Ｇｅ含有材料からなる第２層を形成する工程と、
続いてＧｅ含有の材料からなる上記第２層を熱的にアニールする工程とを有することを特徴とする方法に関する。
ポーラス状の最上層を含むシリコン基板を準備する工程と、
ポーラス状の最上層を含む上記シリコン基板にＧｅ含有物質を接触させ、それにより上記最上層上に、Ｇｅ含有材料からなる第２層を形成する工程と、
続いてＧｅ含有の材料からなる上記第２層を熱的にアニールする工程とを有することを特徴とする方法に関する。
異なる層を形成する方法、それらの組成及び膜厚に関する好ましい実施の形態を、本発明の第１から第３発明に係る部分に記載している。
この方法により、III族窒化物材料の成長に最適のテンプレートデバイスとすることができる。上記テンプレートデバイスは、ポーラス状最上層、及び上記最上層上に第２層を有するシリコン基板を備え、上記第２層はＧｅ含有材料からなることを特徴とする。上記最上層を、III族窒化物材料が上記第２層上に成長するように配置する。好ましい実施の形態では、最上層のポアの少なくとも一部が、閉口したポアであってもよい。さらに別の発明は、本発明に係るテンプレートデバイスを形成する方法により得られるテンプレートデバイスに関連する。
本発明の別の発明は、III族窒化物材料の成長のための中間テンプレートデバイスの用途に関する。上記テンプレートデバイスは、ポーラス状の最上層を含むシリコン基板、及び上記最上層上に形成された第２層を有し、上記第２層はＧｅ含有材料からなる。III族窒化物材料が上記第２層上で成長するように上記最上層を配置することが好ましい。上記最上層のポアの少なくとも一部が、閉口したポアであっても良いし、若しくは直径が減少したポアであってもよい。可能性として考えられる膜厚及び／又は層の組成等は、第１発明及び第２発明の関連する部分に示した通りである。
本発明を以下に詳細に説明している。しかし、当業者であれば、本発明を実行するためのいくつかの他の同様な実施の形態若しくは他の方法に想到することができることは明らかである。
この発明では、ある層が他の層若しくは基板の「上に」あるというときにはその層が直接当該他の層若しくは基板上にあることを意味し、ある層が他の層若しくは基板の「上方に」あるというときには中間層が存在することを意味する。ある層が他の層若しくは基板と「直接接触している」というときは、２つの層の間、若しくはその層と基板との間に中間層がないことを意味する。
この発明では、III族窒化物材料は、元素の周期表のIII族元素の窒化物を含む材料である。III族窒化物材料はＧａＮであっても良い。ここで、ＧａＮは、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ、ＧａＡｓＰＮ、及び同様のもの（これらに限定されるものではない）等の少なくともＧａＮを含む材料であると理解されるべきである。この発明に記載された装置は、III族材料の代わりに、ダイアモンド層を含んでいてもよい。
シリコン基板は、シリコンを含有する基板である。特定の実施の形態では、上記シリコン基板はシリコンウエハである。このシリコン基板は、本発明に係るポーラス状最上層（上述のように定義している。）を含んでいてもよい。
「溝付きの（castellated）」という用語により、主面における基板の断面が、急峻な丘部及び谷部により特徴付けられ、上記丘部の上面は平坦な台形表面部分を規定し、当該台形表面部分は谷部により形成されたギャップにより互いに離間されている。これらの台形部分のそれぞれは、台形の上面に沿った距離が、１μｍ以下、より好ましくは２００Å以下、最も好ましくは１００Å以下の最小横幅を有する。隣接する台形部は、少なくとも３０Å、より好ましくは６０Åの幅のギャップにより互いに離間されている。
「２次元的にサブミクロンでパターニングされた」という用語により、表面が任意の形状の平坦な台形により特徴付けられ、それぞれの台形部分は、台形上面に沿った方向の最小横幅が１ミクロン以下の横幅を有し、溝部により形成されたギャップが台形部分の間に位置する。これは、Douglas等により記載されたナノメートルリソグラフィー（アプライドフィジックレター(1986),vol 48（10）676-678）等により得られる。
本明細書における「ポア」という用語は、上述のように、「ギャップ」、「谷部」若しくは「溝部」まで拡張される。本発明に係るポーラス状最上層における「ポア」は、開口ポア、閉口ポアであっても良く、開口ポア及び閉口ポアを組み合わせたものが存在してもよい。このポアは、バブル、封入物、ボイド若しくはマクロポア等である。
第１発明では、ポーラス状の最上層を有するシリコン基板を備える基板と、
Ｇｅ材料からなる第２層と、
上記第２層上にIII族窒化物材料からなる別の層とを備える装置を開示している。
Ｇｅ材料からなる第２層と、
上記第２層上にIII族窒化物材料からなる別の層とを備える装置を開示している。
上記第２層はＳｉＧｅを含んでいることが好ましい。III族窒化物材料は少なくともＧａＮを含むことが好ましい。III族窒化物材料はＧａＮであることが好ましい。別の実施の形態では、III族窒化物材料は少なくともＡｌＮを含んでいてもよいし、ＡｌＮであってもよい。
ＳｉとIII族窒化物材料との間の格子不整合は非常に大きい。ＧｅをＳｉに添加し、そしてアニール工程を実行することにより、より一層格子不整合の大きいＳｉＧｅ層を形成する。
また、２つの材料（ＳｉとIII族窒化物材料）の間の熱膨張係数の相違は非常に大きく、そのためＧａＮ成長後の冷却工程の間ＧａＮ層等のIII族窒化物層内における応力が過剰に大きくなる。
Ｓｉ及びIII族窒化物材料好ましくはＧａＮの間の熱応力の相違は、ＳｉＧｅ層がＳｉとIII族窒化物材料との間に形成された時減少するであろう。結果的に、III族窒化物材料内のクラックの発生が減少する。
上述のように、Ｇｅ材料層は熱応力を劇的に減少させ、また格子不整合を発生させない。実際この熱応力は、Ｓｉ上にＧａＮ等のIII族窒化物材料を成長させることに対する主な障害である。
ＧａＮ層等のIII族窒化物材料内においてなお転移が起こるかもしれない。この問題は、本発明に係る非常に柔軟性を有するポーラス状Ｓｉ層を使用することにより解決することができる。本発明に係るポーラス状Ｓｉ層により、この基板を、シリコンとIII族窒化物層との間の大きな格子不整合に適応させることができ、それにより後者の層における転移密度を減少させることができる。さらに、本発明に係る基板を使用することにより、装置の冷却の間、III族窒化物層のクラックを防止することができる。さらに別の利点は、基板の「湾曲」を防止することである。
基板の選択（本発明に係るポーラス層を有するシリコン）に関しては直接事項ではない。ポーラス状のＳｉは熱的に不安定であり（それは高温において変形する可能性がある）、外気から湿気を吸収する可能性があるからである。
Ｇｅ材料層を、３００℃〜８００℃の温度で、好ましくは５００℃の温度で成長させる。これは、この技術分野において標準的に使用されるＡｌＮ及びＧａＮの成長温度が高いのと対照的である。
他方、Ｇｅ層は、主に本発明に係るポーラス状Ｓｉの酸化を防止するための保護層として機能する。その結果、ポーラス状Ｓｉ層の構造的な変形を防止する。本発明に係るシリコン基板上に直接成長させたＧａＮ層若しくはＡｌＮ層は、ポーラス状Ｓｉ基板の酸化を防止することができない。
さらに、Ｇｅの還元温度は、ポーラス状のＳｉを、ボイドを有するバルク状Ｓｉに再結晶化させる臨界温度より非常に低い。一方、Ｓｉの還元温度は、この遷移温度をかなり上回る。ここでボイドは、ポーラス状のＳｉにおけるマイクロポアと見なすことができる。
Ｇｅ中間層によりＳｉ基板の窒化が防止され、この界面においてアモルファスＳｉＮｘ材料が全く形成されないか、若しくは少量しか形成されない。アモルファス状の薄いＳｉＮｘ材料の形成は、装置の更なるエピタキシャル成長に対して最悪の欠点である。またＧｅ中間層はＧａ及びＳｉの混合を減少させ、それによりメルトバックエッチングを防止する。
本発明に係るＧｅ材料からなる第２層の有利な効果は、Ｇｅ含有の非常に薄い層を、本発明に係る最上層を有するＳｉ基板上に塗布する時に得られる。例えば、この最上層は、１ｎｍ〜２０ｎｍ、５ｎｍ〜１５ｎｍ、６ｎｍ〜１２ｎｍの間の膜厚を有する層である。
本発明に係る方法により得られる装置は、高品質の装置である。
本発明に係る最上層を有するＳｉ基板上のＧｅ含有材料層により、高品質のワイドなバンドギャップを有するIII族窒化物半導体材料、特にＧａＮをエピタキシャル成長させるのに非常に適した表面を提供することができることが分かった。Ｇｅ層のないポーラス状でないＳｉ基板上に成長させるのと比較して、結晶性が良好で、クラックが非常に少なく、湾曲部分が非常に減少した等の高品質のエピタキシャル層を得ることができた。
本発明に係る好ましい装置を以下に記載している。
その第１装置は、
ポーラス状の最上層を有するシリコン基板を備える基板と、
上記ポーラス状最上層上の、ＳｉＧｅ含有の材料からなる第２層と、
この第２層上のＧａＮ層とを備える。
ポーラス状の最上層を有するシリコン基板を備える基板と、
上記ポーラス状最上層上の、ＳｉＧｅ含有の材料からなる第２層と、
この第２層上のＧａＮ層とを備える。
上記ポーラス状層内のポアは、開口したポアであっても良いし、閉口したポアと開口したポアとを組み合わせたものであってもよい。
本発明のある実施の形態では、ＳｉＧｅ材料層（少なくともＳｉＧｅを含有する材料）は、上記最上層と直接接触している。特定の実施の形態では、ＧａＮ層は、ＳｉＧｅ材料の層と直接接触している。上記第２層はＳｉＧｅ層であることが好ましい。
ここに記載した実施の形態におけるＳｉＧｅ材料の層の膜厚は、１ｎｍ〜２μｍ、１ｎｍ〜１０００ｎｍ、１ｎｍ〜５００ｎｍ、１ｎｍ〜３００ｎｍ、１０ｎｍ〜２００ｎｍの間にある。
他の好ましい装置は、
少なくとも一部に閉口したポアを備えるポーラス状最上層を有するシリコン基板を備える基板と、
上記ポーラス状最上層上の、ＳｉＧｅ含有の材料からなる第２層と、
この第２層上の、別のＧａＮとを備える。第２層はＳｉＧｅ層であることが好ましい。
少なくとも一部に閉口したポアを備えるポーラス状最上層を有するシリコン基板を備える基板と、
上記ポーラス状最上層上の、ＳｉＧｅ含有の材料からなる第２層と、
この第２層上の、別のＧａＮとを備える。第２層はＳｉＧｅ層であることが好ましい。
少なくとも一部に閉口したポア、例えばボイドを有する最上層を備えるシリコン基板を持つ基板を、例えばＧａＮ層の成長と冷却の後に形成する。ＧａＮの成長プロセスにおける第１工程（これはアニール工程である）の間、ポーラス状シリコン層を、ボイドを含むバルク状Ｓｉに変換する。
本発明は、III族窒化物材料層及び基板を含む装置を開示している。ある実施の形態では、この装置は、
ポーラス状の最上層を有するシリコン基板を備える基板と、
上記ポーラス状最上層上の、Ｇｅ層及び濃度勾配の付いたＳｉＧｅ層からなる第２層と、
この第２層上のＧａＮ層とを備える。
ポーラス状の最上層を有するシリコン基板を備える基板と、
上記ポーラス状最上層上の、Ｇｅ層及び濃度勾配の付いたＳｉＧｅ層からなる第２層と、
この第２層上のＧａＮ層とを備える。
Ｇｅ材料からなる第２層、例えばＧｅ層若しくは濃度勾配の付いたＳｉＧｅからなる層等は、上記最上層に直接接触することが好ましい。上記濃度勾配の付いたＳｉＧｅ内のＧｅ濃度は、上記基板から離れる方向に増加することが好ましい。ＧａＮ層は、上記第２層と直接接触していることが好ましい。
ポーラス状Ｓｉ層及びＧｅ層は拡がっており、その結果少なくともその層のより低い部分、即ちＳｉ基板近くの部分に、ＳｉＧｅ層、可能性としては濃度勾配の付いたＳｉＧｅ層が形成されることとなる。
ここに記載された実施の形態におけるＧｅ層若しくは濃度勾配の付いたＳｉＧｅ層の膜厚は、１ｎｍ〜１０００ｎｍ、１ｎｍ〜５００ｎｍ、１ｎｍ〜３００ｎｍ、１０ｎｍ〜２００ｎｍの間にある。Ｇｅ層及び濃度勾配の付いたＳｉＧｅ層の膜厚は、１ｎｍ〜１００ｎｍ、１ｎｍ〜５０ｎｍ、１ｎｍ〜２０ｎｍ、１ｎｍ〜１５ｎｍ、１ｎｍ〜１０ｎｍの間にあることがさらに好ましい。
本発明に係る基板の、上記実施の形態のいずれかに記載された基板は、高品質のワイドなバンドギャップを有するIII族窒化物半導体材料、特にＧａＮのエピタキシャル成長にとって非常に有益である。特に、アニール工程、及び／又は２つの工程（第１工程において低温で行われ、続いてより高温で成長させる。）においてIII族窒化物を成長させる工程を含む方法にしたがって準備された基板及び／又はＧｅ層を含む基板は、これらの目的に対して非常に適当である。
上述の装置の全ては、少なくともデバイス領域の一部であってもよい。この装置は、ＦＥＴ、ＬＥＤ、レーザダイオード、ＨＥＭＴ若しくはヘテロ接合バイポーラトランジスタの一部であってもよい。
本発明の他の発明では、III族窒化物材料の成長のための例えばＳｉ／ｐＳｉ／ＳｉＧｅ基板の用途を開示している。ここで、ｐＳｉは本発明に係るポーラスＳｉを示す。テンプレートデバイスと呼ばれるＳｉ／ｐＳｉ／ＳｉＧｅ基板は、ポーラス状最上層と、上記最上層上のＳｉＧｅ材料層（第２層）とを備えるシリコン基板を含む。「Ｓｉ／ｐＳｉ／ＳｉＧｅ基板」は、実際本発明において開示された全てのテンプレートデバイス、即ちＧｅ材料（好ましくはＳｉＧｅ層）からなる層を第２層として有するデバイスに関係する。
本発明に係るＳｉ／ｐＳｉ／ＳｉＧｅ基板を、III族窒化物材料の成長のために使用することにより、従来の課題に対する問題点を解決することができる。しかし、III族窒化物材料が成長するまで、好ましくはポアの少なくとも一部が閉じた、本発明のＳｉ／ｐＳｉ／ＳｉＧｅ基板を形成し保管してもよい。この保管は、数時間、数日、一ヶ月若しくはそれ以上の間であってもよい。
さらに別の発明では、上述のテンプレートデバイスを作製するための方法を開示している。この方法は、
ポーラス状の最上層を備えるシリコン基板を準備する工程と、
上記ポーラス状最上層を有する上記シリコン基板を、Ｇｅ含有の物質に接触させ、それにより上記最上層上に、Ｇｅ含有の材料からなる第２層を形成する工程と、
続いて、Ｇｅ含有の材料からなる上記層を熱的にアニールする工程とを含む。
ポーラス状の最上層を備えるシリコン基板を準備する工程と、
上記ポーラス状最上層を有する上記シリコン基板を、Ｇｅ含有の物質に接触させ、それにより上記最上層上に、Ｇｅ含有の材料からなる第２層を形成する工程と、
続いて、Ｇｅ含有の材料からなる上記層を熱的にアニールする工程とを含む。
シリコン基板を準備する工程、及び上記シリコン基板にＧｅ含有物質を接触させる工程を実行し、さらに結果として得られる基板を保管してもよい。上記Ｇｅ材料層を有する上記基板にIII族元素含有物質及びＮ含有物質を接触させる工程を、上記装置がさらに処理される必要があるとき実行してもよい。
上記アニール工程を、Ｇｅ材料の層を有する上記シリコン基板にIII族元素含有物質及びＮ含有物質を接触させる工程の前に実行することが好ましい。ある好ましい実施の形態ではIII族元素はＧａである。別の実施の形態ではIII族元素はＡｌであってもよい。
Ｇｅ材料層にIII族元素（例えばＧａ）含有物質を接触させる工程の前の、Ｇｅ材料層を熱的にアニールする工程により、Ｇｅ層上に形成された酸化物を取り除くことができ、そしてポーラス状Ｓｉ最上層上にＳｉＧｅ材料層、可能性としては濃度勾配の付いたＳｉＧｅ材料を形成することができる。熱的アニール工程は、５００℃〜１３００℃、好ましくは５００℃〜１１００℃の間の温度で実行することが好ましい。
ポーラス状最上層を有するシリコン基板にＧｅ含有物質を接触させる工程により、上記ポーラス状最上層上にＳｉＯ２が形成されることを防止することができる。従来技術（「室温におけるポーラスシリコンの雰囲気内投入」Canham等、J.Appl.Phys.70(1),1991年7月,pp422-431）により、新たにエッチングされたシリコン基板の、汚染されていない、フッ素処理された水素化物表面が、長い時間外気に曝されている間、汚染された自然酸化物に変換され、その結果構造特性が連続的に変更されるということが知られている。
本発明に係る方法は、さらにＧｅ層を有する上記シリコン基板にIII族元素含有物質及びＮ含有物質を接触させ、それにより上記第２層上にIII族窒化物層を形成する工程を含んでいてもよい。
本発明は、さらに上記Ｇｅ材料の第２層と、III族窒化物層（別の層）との間に中間（第３）層を形成する工程を含んでいてもよい。III族窒化物層の成長のためのベースとして、若しくはIII族窒化物層の成長が開始される層として機能するように中間層が配置されていることが好ましい。この中間層は、１ｎｍ〜２００ｎｍ、１ｎｍ〜１００ｎｍ、１ｎｍ〜５０ｎｍの間の膜厚を有する層であってもよい。この中間層は、平坦な連続層若しくはアイランドを有する不連続な層であってもよい。この中間層は、ＡｌＮ層であってもよい。
中間層ＡｌＮは、ＡｌＮ上に成長されたＧａＮ層内に適度な圧縮応力を誘発する可能性がある。これは、ヘテロ構造体の冷却の間、熱的な不整合による大きな熱的引張り応力を相殺し、さらにクラックを防止する。
ＡｌＮ層の膜厚は、１ｎｍ〜２μｍ、１０ｎｍ〜１０００ｎｍ、１０ｎｍ〜５００ｎｍの間にある。ＡｌＮ層は、５００℃〜９００℃若しくは９００℃〜１１００℃の間の温度で成長する。
プラズマ気相成長法（ＰＥＣＶＤ）、熱蒸着、閉空間蒸気伝達法若しくは分子ビームエピタキシにより、ポーラス状の最上層を有するシリコン基板にＧｅ含有物質を接触させる工程を実行してもよい。
Ｇｅ層の成長は一般的に数分かかる。ポーラス状シリコン基板を準備する工程の後、本発明に係るポーラス状最上層を有するこの基板を数秒、数分、数時間（２時間まで）、保護雰囲気（Ｎ２雰囲気等）の下保管してもよく、それ以降Ｇｅ材料層が成長する。
上記Ｇｅ層にIII族含有物質及びＮ含有物質を接触させ、それによりIII族窒化物層を成長させる工程のために、このウエハを有機金属化学気相成長（ＭＯＣＶＤ）炉内に投入することが好ましい。また、このウエハをＭＢＥ炉若しくはＨＶＰＲＥ炉内に投入してもよい。成長の前に、例えばＨ２雰囲気中で基板をアニールし、それにより酸化物を取り除く。このアニール工程の間、安定なエピタキシャルＧｅケイ化物層を形成する。
III族含有物質はＴＭＧａ（トリメチルガリウム）であっても良く、一方Ｎ含有物質はＮＨ３であっても良い。ある実施の形態では、上記Ｇｅ材料層にＧ含有物質及びＮ含有物質を接触させる工程を、５００℃〜１３００℃、好ましくは１０００℃〜１１００℃の間の温度で実行しても良い。
別の実施の形態では、上記Ｇｅ材料層にIII族含有物質及びＮ含有物質を接触させる工程を、５００℃〜１３００℃の間の異なる２つの温度で実行しても良い。この工程の第１工程を、より低い温度（例えば、４００℃〜８００℃の間の温度）で実行し、続いてより高い温度（例えば８００℃〜１２００℃の間の温度）で実行しても良い。
上記Ｇｅ材料層にIII族含有物質及びＮ含有物質を接触させる工程により、III族窒化物材料層を形成することができる。好ましい実施の形態では、III族窒化物材料層は、少なくともＧａＮを含む材料である。別の実施の形態では、III族窒化物材料層は、少なくともＡｌＮを含む材料であってもよい。
ある実施の形態では、Ｓｉウエハから出発して、当業者により知られた方法によりポーラス状に形成された基板を作製しても良い。
ある実施の形態では、この最上層を、例えば濃縮フッ酸（ＨＦ）を用いて陽極酸化反応することによりポーラス状に形成しても良い。
２つの電極の装置（図２参照）を使用して、ＨＦベース溶液中で陽極酸化を行うことによりポーラス状のＳｉ（ｐＳｉ）を得る。この２つの電極は、シリコン作用電極（２４）及びプラチナ対極（２３）を有する。界面活性剤として酢酸を添加し、それによりｐＳｉ形成の間に発生した水素バブルを効果的に取り除き、より均質のｐＳｉ層とすることができる。Ｓｉ（１１１）基板（２１）の陽極酸化の間、Ｓｉ元素の電気化学的な溶解は、すでに形成されたｐＳｉとＳｉ基板との間の界面近傍で起こる。そのためｐＳｉ層の膜厚をエッチング時間で制御する。ポア形成のための適切なパラメータは、電流密度、基板のドーピングのタイプ、基板のドーピングレベル、電解液の濃度、見込まれるウエハの照度である。電極表面における正孔は、シリコンの溶解に必要とされるので、ｐ型シリコンは暗闇の中でも容易にエッチングすることができ、一方、ｎ型材料では照度を必要とする。１０％〜９０％の範囲にある空隙率を有し、１０ｎｍ〜数μｍの範囲で変化するポーラス層を容易に得ることができる。このプロセスにより、大きなウエハ領域上に均質なポーラス層を形成することができる。図２は、ｐＳｉ形成のための設備を示している。２１はシリコン基板を、２２はテフロンビーカを、２３はプラチナ電極を、２４はシリコンアノードを、２５はバック接点を示す。ある特定のプロセス条件は、
膜厚：２８０ｍｍ
抵抗率：０．０１Ｗｃｍ
化学溶液：２フッ酸／３酢酸
電流密度：７５ｍＡ／ｃｍ２
である。このプロセスにより、３０％以下の空隙率を有する１．７ｍｍポーラスＳｉ層となる。図４は、上述の方法により得られるポーラス状シリコン〔００１〕に関連する。図５は、シリコン基板（５３）、低空隙率層（５１）、及び高空隙率層（５２）を備えるポーラス状シリコン〔００１〕基板を示している。図６ａ−ｆは、例えばＥＰ１１３２６５２に記載されたＨＦベース溶液における陽極酸化反応によりシリコン〔００１〕基板上にポーラス状最上層を形成する様々な工程を示している。数字６１はシリコン基板を、６２はポアを、６３は反応のポイントを、６４は水素分子を、６５はその分子により作用を受けた流体力（hydrodynamic force）の方向を示している。
膜厚：２８０ｍｍ
抵抗率：０．０１Ｗｃｍ
化学溶液：２フッ酸／３酢酸
電流密度：７５ｍＡ／ｃｍ２
である。このプロセスにより、３０％以下の空隙率を有する１．７ｍｍポーラスＳｉ層となる。図４は、上述の方法により得られるポーラス状シリコン〔００１〕に関連する。図５は、シリコン基板（５３）、低空隙率層（５１）、及び高空隙率層（５２）を備えるポーラス状シリコン〔００１〕基板を示している。図６ａ−ｆは、例えばＥＰ１１３２６５２に記載されたＨＦベース溶液における陽極酸化反応によりシリコン〔００１〕基板上にポーラス状最上層を形成する様々な工程を示している。数字６１はシリコン基板を、６２はポアを、６３は反応のポイントを、６４は水素分子を、６５はその分子により作用を受けた流体力（hydrodynamic force）の方向を示している。
ｐＳｉ形成の後、電解液の痕跡が残らなくなるまで、ウエハをＤＩウォータ内で徹底的にリンスする。この基板をその後Ｎ２で乾燥させ、直ぐに真空システム内に投入し、Ｇｅ層を成長させる。これは、ポーラス状のＳｉの酸化を起こさないことを意味する。Ｇｅを約５００℃の適当な温度でプラズマＣＶＤシステム内で成長させる。Ｇｅは１０〜１００ｎｍの範囲の膜厚を有することとなる。ＰＥＣＶＤ Ｇｅ層のＸＲＤ分析から推測されるように、ＰＥＣＶＤにより、Ｓｉ基板の上面にエピタキシャルＧｅ層が形成されている。図３は、反射率及びＸＲＤ測定を示している。このＸＲＤ測定は、ｐＳｉ（１１１）の上面にＧａＮのエピタキシャル層が成長していることを示している。
この工程に続いて１１２５℃で脱気及びアニール工程を行い、その結果ＳｉＧｅ層を形成する。
次の工程において、基板を、ＭＯＣＶＤ炉内でＴＭＡｌ及びＮＨ３に接触させ、そしてＡｌＮの中間層を１１００℃で形成する（率：７．５ｎｍ／ｍｉｎ、膜厚２００ｎｍ）。
Ｇｅ層を成長させた後、この基板をＭＯＣＶＤ炉内に投入する。この基板を、１０２０℃でＴＭＧａ及びＮＨ３と接触させる（率１０ｎｍ／ｍｉｎ、膜厚１μｍ）。結果として得られる反射率（図３ａ）及びＸＲＤ測定（図３ｂ）は、滑らかなＧａＮエピタキシャル層がポーラス状Ｓｉ（１１１）の上面に形成されていることを示している。
Claims (17)
- ポーラス状の最上層を有するシリコン基板を含む基板と、
上記最上層の上に配置された、ＳｉＧｅからなる第２層と、
上記第２層上に配置された、ＡｌＮからなる第３層と、
上記第３層上に配置された、ＧａＮからなる別の層と、を有する装置。 - 上記第２層のＧｅが、濃度勾配を有することを特徴とする請求項１に記載の装置。
- 上記第２層の材料中のＧｅ濃度が、上記基板から離れる方向に増加していることを特徴とする請求項１または２に記載の装置。
- 上記第２層が、上記ポーラス状の最上層と直接接触していることを特徴とする請求項１〜３のいずれかに記載の装置。
- 上記ポーラス状の最上層が、少なくとも一部に、閉口したポアを有することを特徴とする請求項１〜４のいずれかに記載の装置。
- 上記ポーラス状の最上層が、１０〜９０％の空隙率を有することを特徴とする請求項１〜５のいずれかに記載の装置。
- 上記ポーラス状の最上層が、１０ｎｍ〜３μｍの膜厚を有することを特徴とする請求項１〜６のいずれかに記載の装置。
- 上記第２層が、１ｎｍ〜１０００ｎｍの膜厚を有することを特徴とする請求項１〜７のいずれかに記載の装置。
- 上記第２層が、１ｎｍ〜２０ｎｍの膜厚を有することを特徴とする請求項１〜８のいずれかに記載の装置。
- 請求項１〜９のいずれかに記載の装置を含むことを特徴とするＦＥＴ、ＬＥＤ、レーザダイオード、ＨＥＭＴ若しくはヘテロ接合バイポーラトランジスタ。
- シリコンの上にＧａＮを含む装置を作製する方法であって、
ポーラス状の最上層を含むシリコン基板を準備する工程と、
上記ポーラス状の最上層を有するシリコン基板にＧｅ含有物質を接触させ、それにより上記最上層上にＳｉＧｅからなる第２層を形成する工程と、
ＡｌＮからなり中間層である第３層を上記第２層上に形成する工程と、
上記ＡｌＮからなる第３層を有するシリコン基板にＧａ含有物質及びＮ含有物質を接触させ、それにより上記第３層上にＧａＮからなる別の層を形成する工程と、を有することを特徴とする方法。 - 上記第３層を形成する工程の前に、上記ＳｉＧｅからなる第２層を熱的にアニールする工程を含むことを特徴とする請求項１１記載の方法。
- 上記熱的アニール工程が、５００℃〜１３００℃の温度で実行されることを特徴とする請求項１２記載の方法。
- 上記第３層を有するシリコン基板にＧａ含有物質及びＮ含有物質を接触させる工程が、有機金属化学気相成長プロセスにより実行されることを特徴とする請求項１１〜１３のいずれかに記載の方法。
- 上記第３層を有するシリコン基板にＧａ含有物質及びＮ含有物質を接触させる工程を５００℃〜１３００℃の温度で実行することを特徴とする請求項１４記載の方法。
- 上記ＧａＮからなる別の層を形成する工程が、５００℃〜１３００℃の間の２つの異なる温度で実行されることを特徴とする請求項１１〜１５のいずれかに記載の方法。
- 上記ＧａＮからなる別の層を形成する工程の第１工程を４００℃〜８００℃の温度で実行し、続いて８００℃〜１２００℃の温度で実行することを特徴とする請求項１６記載の方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US53193003P | 2003-12-22 | 2003-12-22 | |
| US60/531930 | 2003-12-22 | ||
| EP04447087A EP1583139A1 (en) | 2004-04-02 | 2004-04-02 | Method for depositing a group III-nitride material on a silicon substrate and device therefor |
| EP04447087.0 | 2004-04-02 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004371050A Division JP5259914B2 (ja) | 2003-12-22 | 2004-12-22 | シリコン基板上にｉｉｉ族窒化物材料を成長させた装置及びその作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012182475A JP2012182475A (ja) | 2012-09-20 |
| JP5476423B2 true JP5476423B2 (ja) | 2014-04-23 |
Family
ID=34913503
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004371050A Active JP5259914B2 (ja) | 2003-12-22 | 2004-12-22 | シリコン基板上にｉｉｉ族窒化物材料を成長させた装置及びその作製方法 |
| JP2012101472A Active JP5476423B2 (ja) | 2003-12-22 | 2012-04-26 | シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004371050A Active JP5259914B2 (ja) | 2003-12-22 | 2004-12-22 | シリコン基板上にｉｉｉ族窒化物材料を成長させた装置及びその作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP5259914B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1883103A3 (en) * | 2006-07-27 | 2008-03-05 | Interuniversitair Microelektronica Centrum | Deposition of group III-nitrides on Ge |
| JP2008218655A (ja) * | 2007-03-02 | 2008-09-18 | Silicon Technology Co Ltd | 窒素化物半導体形成用基板、該基板を用いてなる窒化物半導体及びその製造法 |
| US20100221606A1 (en) * | 2009-03-02 | 2010-09-02 | Omkaram Nalamasu | Energy storage device with porous electrode |
| CN112736128A (zh) * | 2020-12-31 | 2021-04-30 | 晶能光电（江西）有限公司 | GaN基HEMT外延结构及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000106348A (ja) * | 1998-07-28 | 2000-04-11 | Matsushita Electronics Industry Corp | 化合物半導体層含有基板およびその製造方法ならびにこれを用いた半導体装置 |
| JP2000068498A (ja) * | 1998-08-21 | 2000-03-03 | Nippon Telegr & Teleph Corp <Ntt> | 絶縁性窒化物膜およびそれを用いた半導体装置 |
| JP3780832B2 (ja) * | 2000-08-03 | 2006-05-31 | 日立電線株式会社 | 半導体結晶の製造方法 |
| JP3830083B2 (ja) * | 2001-03-07 | 2006-10-04 | スタンレー電気株式会社 | 半導体装置およびその製造方法 |
| US6630692B2 (en) * | 2001-05-29 | 2003-10-07 | Lumileds Lighting U.S., Llc | III-Nitride light emitting devices with low driving voltage |
| JP2003178977A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | 半導体結晶及びその製造方法 |
| US6617261B2 (en) * | 2001-12-18 | 2003-09-09 | Xerox Corporation | Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates |
| JP2003282463A (ja) * | 2002-03-27 | 2003-10-03 | Seiko Epson Corp | 半導体基板およびその製造方法 |
-
2004
- 2004-12-22 JP JP2004371050A patent/JP5259914B2/ja active Active
-
2012
- 2012-04-26 JP JP2012101472A patent/JP5476423B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012182475A (ja) | 2012-09-20 |
| JP2005210097A (ja) | 2005-08-04 |
| JP5259914B2 (ja) | 2013-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7327036B2 (en) | Method for depositing a group III-nitride material on a silicon substrate and device therefor | |
| US7491626B2 (en) | Layer growth using metal film and/or islands | |
| JP5416212B2 (ja) | エピタキシャル層の成長によるデバイス形成 | |
| JP4790909B2 (ja) | 横方向成長による窒化ガリウム層の製造 | |
| US6958254B2 (en) | Method to produce germanium layers | |
| JP4117156B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| CN100418191C (zh) | 外延生长方法 | |
| CN100530543C (zh) | 外延生长方法 | |
| KR101321654B1 (ko) | Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 | |
| CN101378017B (zh) | 一种硅基图形衬底上生长外延层的方法 | |
| JP2010521065A (ja) | 中間層構造を有する窒化物半導体構造、及び中間層構造を有する窒化物半導体構造を製造する方法 | |
| JP2002343728A (ja) | 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板 | |
| WO2000057460A1 (fr) | PROCEDE DE CROISSANCE DE CRISTAUX SEMICONDUCTEURS COMPOSES DE GaN, ET SUBSTRAT DE SEMICONDUCTEUR | |
| JP5476423B2 (ja) | シリコン基板上にｉｉｉ族窒化物材料を成長させるための方法及びそのための装置 | |
| CN103367121A (zh) | 外延结构体的制备方法 | |
| TW201007819A (en) | Method for fabricating circuit structure | |
| Usami et al. | Realization of crescent‐shaped SiGe quantum wire structures on a V‐groove patterned Si substrate by gas‐source Si molecular beam epitaxy | |
| US10283356B2 (en) | Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer | |
| TW200423509A (en) | Nitride semiconductor device and method for manufacturing same | |
| US20230307249A1 (en) | Heteroepitaxial structure with a diamond heat sink | |
| CN114678257A (zh) | 一种基于金属衬底的氮化物模板及其制备方法和应用 | |
| KR20140021746A (ko) | 반도체 소자 및 그 제조 방법 | |
| EP1548807B1 (en) | Method for depositing a group III-nitride material on a silicon substrate and device thereof | |
| JP3667124B2 (ja) | 化合物半導体基板の製造方法 | |
| CN103367122A (zh) | 外延结构体的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130827 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5476423 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |