JP5475126B2 - Ｒｆ駆動増幅器送信機における利得制御の直線性 - Google Patents

Description

米国特許法第１１９条の下での優先権主張
本特許出願は、２００９年６月３０日に出願され、本発明の譲受人に譲渡され、これによって参照により本明細書に明示的に組み込まれている、「ＴＣ ＤＡ ＬＩＮＥＡＲＩＴＹ ＩＭＰＲＯＶＥＭＥＮＴ」という名称の仮出願第６１／２２２，０６１号の優先権を主張するものである。

増幅器は、一般に、信号増幅を実現するために様々な電子デバイスにおいて使用される。様々なタイプの増幅器が様々な用途に利用可能である。例えば、セルラ電話などのワイヤレス通信デバイスは、双方向通信のために送信機と受信機とを含むことができる。送信機は、駆動増幅器（ＤＡ）と電力増幅器（ＰＡ）とを利用することができ、受信機は、低雑音増幅器（ＬＮＡ）を利用することができ、送信機および受信機は、可変利得増幅器（ＶＧＡ）を利用することができる。

コストを低減し、集積度を上げるために、しばしば、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）がワイヤレスデバイスおよび他の応用例における無線周波数（ＲＦ）回路において使用される。具体的には、しばしば、ＭＯＳＦＥＴがワイヤレスデバイス用の駆動増幅器において使用される。

現在のワイヤレスデバイス用の駆動増幅器は、高品質の直線性性能を必要とし、同時に非常に強固な信頼性を必要とする。残念ながら、現在のワイヤレスデバイス用の駆動増幅器において使用されるＭＯＳＦＥＴなどのトランジスタは、しばしば、非直線性性能と不十分な信頼性とをもたらす。したがって、当技術分野では、高品質の直線性と信頼性を共に有する増幅器が求められている。

ワイヤレス通信デバイスの例示的設計のブロック図。 高電力を送信するために増幅器利得制御の直線性をもたらすための駆動増幅器送信機の概略図。 低電力を送信するために増幅器利得制御の直線性をもたらすための駆動増幅器送信機の別の概略図。 駆動増幅器送信機によって利用され得る高電力モードの利得制御テーブルを例示する図。 駆動増幅器送信機によって利用され得る低電力モードの利得制御テーブルを例示する図。

本明細書では、用語「例示的」は、「例、実例、または例示として役立つ」ということを意味するために使用される。本明細書に「例示的」として記載されているいかなる実施形態も、必ずしも他の実施形態より好ましい、または有利であると解釈されるべきであるとは限らない。

添付の図面に関連して下記で説明される詳細な説明は、本発明の例示的実施形態の説明を意図するものであり、本発明が実施され得る実施形態だけを表すことを意図するものではない。この説明全体にわたって使用される用語「例示的」は、「例、実例、または例示として役立つ」ということを意味し、必ずしも他の例示的実施形態より好ましい、または有利であると解釈されるべきではない。詳細な説明は、本発明の例示的実施形態の徹底的な理解を提供するために具体的な詳細を含む。本発明の例示的実施形態はこれらの具体的な詳細なしに実施され得ることが当業者には明らかであろう。いくつかの実例では、本明細書に提示されている例示的実施形態の新規性を分かりにくくすることを回避するために、よく知られている構造およびデバイスはブロック図形式で示されている。本明細書に記載の例示的駆動増幅器は、セルラ電話、携帯情報端末（ＰＤＡ）、ハンドヘルドデバイス、ワイヤレスモデム、ラップトップコンピュータ、コードレス電話、ブルートゥースデバイス、家庭用電子デバイスなど、様々な電子デバイスのために使用され得る。分かりやすくするために、セルラ電話または他の何らかのデバイスでよいワイヤレスデバイスにおける例示的駆動増幅器の使用が以下で説明される。

図１は、ワイヤレス通信デバイス１００の例示的設計のブロック図を示す。この例示的設計では、ワイヤレスデバイス１００は、データプロセッサ１１０とトランシーバ１２０とを含む。トランシーバ１２０は、双方向ワイヤレス通信をサポートする送信機１３０と受信機１５０とを含む。一般に、ワイヤレスデバイス１００は、任意の数の通信システムおよび任意の数の周波数帯のために任意の数の送信機と任意の数の受信機とを含むことができる。

送信経路では、データプロセッサ１１０が、送信されるべきデータを処理し、アナログ出力信号を送信機１３０に提供する。送信機１３０の中では、アナログ出力信号が、増幅器（Ａｍｐ）１３２によって増幅され、デジタル−アナログ変換によって生じたイメージを除去するためにローパスフィルタ１３４によってフィルタリングされ、ＶＧＡ１３６によって増幅され、ミクサ１３８によってベースバンドからＲＦにアップコンバートされる。アップコンバートされた信号は、周波数アップコンバージョンによって生じたイメージを除去するためにフィルタ１４０によってフィルタリングされ、駆動増幅器（ＤＡ）１４２および電力増幅器（ＰＡ）１４４によってさらに増幅され、送受切換器／スイッチ１４６によってルーティングされ、アンテナ１４８を介して送信される。駆動増幅器１４２は、図２における駆動増幅器２００としてさらに詳細に説明される。

受信経路では、アンテナ１４８が基地局から信号を受信し、受信された信号を提供し、この受信された信号は、送受切換器／スイッチ１４６によってルーティングされ、受信機１５０に提供される。受信機１５０の中では、受信された信号が、ＬＮＡ１５２によって増幅され、バンドパスフィルタ１５４によってフィルタリングされ、ミクサ１５６によってＲＦからベースバンドにダウンコンバートされる。ダウンコンバートされた信号は、データプロセッサ１１０に提供されるアナログ入力信号を取得するために、ＶＧＡ１５８によって増幅され、ローパスフィルタ１６０によってフィルタリングされ、増幅器１６２によって増幅される。

図１は、周波数がＲＦとベースバンドとの間の信号を１つの段で変換する、直接変換アーキテクチャを実行する送信機１３０と受信機１５０とを示す。送信機１３０および／または受信機１５０はまた、周波数がＲＦとベースバンドとの間の信号を複数の段で変換するスーパヘテロダインアーキテクチャを実装することができる。局部発振器（ＬＯ）ジェネレータ１７０は、送信ＬＯ信号および受信ＬＯ信号を生成し、それぞれミクサ１３８および１５６に提供する。位相同期ループ（ＰＬＬ）１７２は、データプロセッサ１１０から制御情報を受信し、適切な周波数において送信ＬＯ信号および受信ＬＯ信号を生成するために制御信号をＬＯジェネレータ１７０に提供する。

図１は例示的トランシーバ設計を示す。一般に、送信機１３０および受信機１５０における信号のコンディショニングは、増幅器、フィルタ、ミキサーなどの１つまたは複数の段によって実行されてもよい。これらの回路ブロックは、図１に示されている構成とは異なるように配置されてもよい。さらに、図１に示されていない他の回路ブロックが、送信機および受信機において信号をコンディショニングするために使用されてもよい。図１におけるいくつかの回路ブロックは省略されてもよい。トランシーバ１２０のすべてまたは一部分が、アナログ集積回路（ＩＣ）、ＲＦ ＩＣ（ＲＦＩＣ）、ミックスドシグナルＩＣなどに実装されてもよい。例えば、送信機１３０内の増幅器１３２から駆動増幅１４２までは、ＲＦＩＣ上に実装されてもよいが、電力増幅器１４４は、ＲＦＩＣの外部に実装されてもよい。

データプロセッサ１１０は、ワイヤレスデバイス１００用の様々な機能、例えば送受信データの処理を実行することができる。メモリ１１２は、データプロセッサ１１０のためにプログラムコードとデータとを記憶することができる。データプロセッサ１１０は、１つまたは複数の特定用途向け集積回路（ＡＳＩＣ）および／または他のＩＣ上に実装されてもよい。

図１に示されているように、送信機および受信機は、様々な増幅器を含むことができる。各増幅器は、様々な設計で実装されてもよい。各増幅器は、直線性および／または他のパラメータに関するいくつかの要件を有してもよい。

図２は、増幅器利得制御の直線性をもたらすための駆動増幅器送信機２００の概略図を示す。増幅器２００は、図１に関連して前述したように駆動増幅器１４２のために使用されてもよい。増幅器２００は、デバイス信頼性を維持しながら改善された駆動増幅器直線性をもたらす。

増幅器２００は、入力信号電圧２０５を複数の入力信号電流２１０に変換するための複数の電圧−電流トランスデューサ２０２を含む。

カスコード段２２０は、増幅器利得制御を実現するように電圧−電流トランスデューサ２０２に結合される。カスコード段２２０は、薄ゲート酸化膜トランジスタ２２２と、第１のおよび第２の厚ゲート酸化膜トランジスタ２２６と２２８とを含む。任意の数の厚ゲート酸化膜トランジスタがカスコード段において利用されてもよいこと、およびこれは１つの例にすぎないことを理解されたい。

例示的実施形態では、複数の電圧−電流トランスデューサ２０２はトランジスタである。例えば、複数のトランジスタは、ＭＯＳＦＥＴ（Ｍ１、Ｍ２、およびＭ３）２３０、２３２、および２３４でよい。さらに、カスコード段２２０の薄ゲート酸化膜トランジスタ２２２ならびに厚ゲート酸化膜トランジスタ２２６および２２８も、ＭＯＳＦＥＴ（Ｍ５、Ｍ６、およびＭ７）でよい。薄ゲートＭＯＳＦＥＴ２２２は、カスコード段２２０の最上位（ＭＳ）トランジスタであり得る。

ＭＯＳＦＥＴ２３０、２３２、および２３４は、それらのゲートにおいて印加された入力信号電圧２０５をそれらのドレインにおいて等価電流２１０に変換する。次いで、ＭＯＳＦＥＴ２３０、２３２、および２３４のドレイン電流２１０が、カスコード段２２０のカスコードＭＯＳＦＥＴ２２２、２２６、および２２８の電源に供給される。

駆動増幅器（ＤＡ）２００利得制御は、ＭＯＳＦＥＴの電源をオンにするためにカスコードデバイス（Ｍ５、Ｍ６、Ｍ７）２２２、２２６、２２８のゲート電圧を電源電圧（Ｖ_s）２４０に引くこと、または、ＭＯＳＦＥＴの電源をオフにするためにゲート電圧をアース２４２に引くことのいずれかによって実行される。

例示的実施形態では、ＭＯＳＦＥＴ２２２、２２６、および２２８のそれぞれは、カスコード段２２０の関連するＭＯＳＦＥＴの電源のオンまたはオフを制御するために複数のスイッチ２６０と２６２とを含む。例えば、下記でより詳細に説明されるように、一例示的実施形態では、デジタル利得制御テーブルが複数のスイッチを制御するために利用され得る。

通常、薄ゲート酸化膜ＭＯＳＦＥＴは、厚ゲート酸化膜ＭＯＳＦＥＴに比べて優れた直線性性能を有するが、高電力レベルでは信頼性の問題を有する可能性がある。他方では、厚ゲート酸化膜ＭＯＳＦＥＴは、通常、それより不十分な直線性性能を有するが、優れた信頼性をもたらす。

本発明の一例示的実施形態では、信頼性と直線性性能との間の良好なトレードオフを実現するように、駆動増幅器２００が高電力にある時は、最上位（ＭＳ）ＭＯＳＦＥＴトランジスタ２２２の電源がオンにされる（例えば、スイッチ２６２の電源がＶ_s２４０に対してオンにされる）。

さらに、高電力において、厚ゲート酸化膜ＭＯＳＦＥＴの電源がオンにされてもよく（例えば、スイッチ２６２の電源がＶ_sに対してオンにされ）、ＭＯＳＦＥＴ２２６および２２８が利得制御のために使用される。このようにして、出力信号電流２８０が、例示的実施形態において電力増幅器１４４、送受切換器スイッチ１４６、およびアンテナ１４８（図１参照）に関連する整合２８５として示されているシステムの残りの部分に印加される。しかし、ＭＯＳＦＥＴ２２６および２２８のいくつかはその電源が高電力モードでは利得制御中はオフにされることを理解されたい。

本発明のこの実施形態を利用すると、出力信号電流２８０が高電力において最上位（ＭＳ）薄ゲートＭＯＳＦＥＴ２２２のために非常に良好な直線性性能でアンテナに印加され得るように、低インピーダンス経路が入力信号電圧２０５に適用されるが、厚ゲート酸化膜ＭＯＳＦＥＴ２２６および２２８によって信頼できる利得制御が適用される。具体的には、厚ゲート酸化膜ＭＯＳＦＥＴ２２６および２２８は、高電力において信頼性問題を有せず、適切な利得制御を実現する。

したがって、一例示的実施形態では、高電力では、最上位（ＭＳ）ＭＯＳＦＥＴ２２２は常にオンである。このようにして、薄ゲート酸化膜ＭＯＳＦＥＴ２２２は非常に良好な直線性性能を適用する。一方、厚ゲート酸化膜ＭＯＳＦＥＴ２２６および２２８は、良好な信頼性によって適切な利得制御を実現する。

駆動増幅器（ＤＡ）システム２００は、グローバル移動体通信システム（ＧＳＭ（登録商標））のためのセル帯域（例えば約１３ｄＢｍ出力電力）、ならびに符号分割多元接続（ＣＤＭＡ）、広帯域ＣＤＭＡ、およびロングタームエボリューション（ＬＴＥ）のセル帯域（例えば約７ｄＢｍ出力電力）など、高電力出力信号電流２８０のために優れた直線性性能を可能にする。

図３は、低電力モードにおいて増幅器利得制御の直線性をもたらすための駆動増幅器送信機２００の別の概略図を示す。低電力モードでは、駆動増幅器送信機２００は、高いインピーダンスを提供し、入力信号電圧２０５が増幅器への出力信号電流２８０にならないようにすることができる。低電力モードにある時は、ＭＯＳＦＥＴ２２２、２２６、および２２８のすべては、アースされることによってオフに設定されることが可能であり、単に出力電力を０ｄＢｍまたは別の関連する低電力レベルに低減するべく利得制御のために利用されるだけである。しかし、ＭＯＳＦＥＴ２２２、２２６、および２２８のいくつかは、低電力モードにおいて利得制御のために電源がオンにされてもよいことを理解されたい。利得制御のために設計考慮事項に応じて任意の数の厚ゲート酸化膜ＭＯＳＦＥＴが利用されてもよいことを理解されたい。

前述のように、一例示的実施形態では、複数のスイッチを制御し、カスコードデバイス２２２、２２６、および２２８の電源をオンおよびオフにし、利得制御を実行するために、デジタル制御テーブルが利用されてもよい。

図４Ａは、駆動増幅器送信機２００によって使用され得る高電力モードの利得制御テーブル４００を例示する図である。図４Ａに示されているように、最上位（ＭＳ）カスコードデバイス１ ２２２が列４０１に示され、カスコードデバイス２ ２２６が列４０２に示され、カスコードデバイス３ ２２８が列４０３に示されている。例えば、カスコードデバイスのすべての電源がオンにされている第１の利得制御設定（利得１）が示されている（行４０５）。他の例として、行４１０では、ＭＳカスコードデバイス１ ２２２がオンであり、カスコードデバイス２ ２２６がオフであり、カスコードデバイス３ ２２８がオンである第２の利得設定（利得２）が示されている。他の例では、第３の利得制御設定（利得３）では、ＭＳカスコードデバイス１ ２２２がオンであり、カスコードデバイス２ ２２６がオンであり、カスコードデバイス３ ２２８がオフである（行４１５）。利得設定の他の例（利得Ｎ）では、ＭＳカスコードデバイス１ ２２２がオンであり、カスコードデバイス２ ２２６およびカスコードデバイス３ ２２８がオフに設定されている（行４２０）。

駆動増幅器送信機２００において任意の数の様々な利得制御設定が任意の数のカスコードデバイスと共に実行され得ること、および前述の利得制御テーブルによる３つのカスコードデバイスの利用は単に一例としてのみ提供されることを理解されたい。さらに、前述のように、カスコードデバイスがオンに切り換えられた時は、スイッチ２６２は電源電圧（Ｖ_s）２４０に設定され、カスコードデバイスがオフに設定された時は、スイッチ２６０はアース２４２に設定される。高電力モードにおいて気づかれるはずであるように、ＭＳカスコードデバイス１は、常にオンに設定されている。

図４Ｂは、駆動増幅器送信機２００によって利用され得る低電力モードの利得制御テーブル４５０を例示する図である。図４Ｂに示されているように、最上位（ＭＳ）カスコードデバイス１ ２２２が列４５１に示され、カスコードデバイス２ ２２６が列４５２に示され、カスコードデバイス３ ２２８が列４５３に示されている。例として、第１の利得制御設定（利得１）では、すべてのカスコードデバイスの電源がオンにされている（行４５５）。他の例として、行４６０では、ＭＳカスコードデバイス１ ２２２がオンであり、カスコードデバイス２ ２２６がオフであり、カスコードデバイス３ ２２８がオンである第２の利得設定（利得２）が示されている。他の例では、第３の利得制御設定（利得３）では、ＭＳカスコードデバイス１ ２２２がオンであり、カスコードデバイス２ ２２６がオンであり、カスコードデバイス３ ２２８がオフである（行４６５）。利得設定の他の例（利得Ｍ）では、ＭＳカスコードデバイス１ ２２２がオンであり、カスコードデバイス２ ２２６および３ ２２８がオフに設定される（行４８０）。

駆動増幅器送信機２００において任意の数の様々な利得制御設定が任意の数のカスコードデバイスと共に実行され得ること、および前述の利得制御テーブルによる３つのカスコードデバイスの利用は単に一例としてのみ提供されることを理解されたい。さらに、前述のように、カスコードデバイスがオンに切り換えられた時は、スイッチ２６２が電源電圧（Ｖｓ）２４０に設定され、カスコードデバイスがオフに設定された時は、スイッチ２６０がアース２４２に設定される。

低電力モードでは、最大出力電力値は、ＭＳ薄ゲート酸化膜デバイス２２２の電源がオフにされた時にその信頼性要件に違反しないように設定され得ることをさらに理解されたい。さらに、動作の低電力モードと高電力モードとの間の境界は、ＭＳ薄ゲート酸化膜デバイスの信頼性条件に依存するように設定されることが可能であり、したがって、境界はプロセス依存である。

本発明の例示的実施形態によれば、薄ゲート酸化膜ＭＯＳＦＥＴを高電力モードにおいて永続的にオンである最上位（ＭＳ）デバイスとして利用することにより、非常に良好な直線性性能が提供されるが、残りの部分のカスコードデバイスは、最小信頼性問題を保証する利得制御のために使用される厚ゲート酸化膜ＭＯＳＦＥＴである。他方では、低電力モードにおいて、ＭＯＳＦＥＴデバイスのすべてが利得制御のために利用され得る。したがって、信頼性を犠牲にすることなく優れた直線性性能が提供される。

情報および信号は、任意の様々な異なる技術および技法を使用して表され得ることを当業者は理解するであろう。例えば、上記の説明全体にわたって言及されることがあるデータ、命令、コマンド、情報、信号、ビット、記号、およびチップは、電圧、電流、電磁波、磁界もしくは磁性粒子、光場もしくは光粒子、またはそれらの任意の組合せによって表され得る。

本明細書で開示された実施形態に関連して述べた様々な例示的論理ブロック、モジュール、回路、およびアルゴリズムステップは、電子ハードウェア、コンピュータソフトウェア、または両方の組合せとして実施され得ることを当業者はさらに理解するであろう。このハードウェアおよびソフトウェアの互換性を明瞭に例示するために、様々な例示的構成要素、ブロック、モジュール、回路、およびステップが上記で全体的にそれらの機能の点から説明されてきた。そのような機能がハードウェアとして実施されるか、ソフトウェアとして実施されるかは、特定の応用例およびシステム全体に課される設計制約に依存する。当業者は、特定の応用例ごとに異なるように、記載の機能を実施することができるが、そのような実施の決定は本発明の例示的実施形態の範囲からの逸脱を引き起こすと解釈されるべきではない。

本明細書で開示された実施形態に関連して述べた様々な例示的論理ブロック、モジュール、および回路は、汎用プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは他のプログラマブルロジックデバイス、個別ゲートもしくはトランジスタロジック、個別ハードウェア構成要素、または本明細書に記載の機能を実行するように設計されたそれらの任意の組合せによって実施または実行され得る。汎用プロセッサはマイクロプロセッサでよいが、代替形態では、プロセッサは任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンでよい。プロセッサはまた、コンピューティングデバイスの組合せ、例えば、ＤＳＰとマイクロプロセッサの組合せ、複数のマイクロプロセッサ、ＤＳＰコアに関連する１つまたは複数のマイクロプロセッサ、または他の任意のそのような構成として実装されてもよい。

本明細書で開示された実施形態に関連して述べた方法またはアルゴリズムのステップは、ハードウェアで、またはプロセッサによって実行されるソフトウェアモジュールで、あるいはそれら２つの組合せで、直接実施されることが可能である。ソフトウェアモジュールは、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読出し専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能プログラマブルＲＯＭ（ＥＥＰＲＯＭ）、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、または当技術分野で知られている他の任意の形態の記憶媒体に常駐してもよい。例示的記憶媒体は、プロセッサが情報を記憶媒体から読み出し、情報を記憶媒体に書き込むことができるようにプロセッサに結合される。代替として、記憶媒体はプロセッサに組み込まれていてもよい。プロセッサおよび記憶媒体はＡＳＩＣに常駐してもよい。ＡＳＩＣはユーザ端末に常駐してもよい。代替として、プロセッサおよび記憶媒体は、ユーザ端末に個別構成要素として常駐してもよい。

１つまたは複数の例示的実施形態では、前述の機能は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの任意の組合せで実施されてもよい。ソフトウェアで実施される場合は、機能は１つまたは複数の命令またはコードとしてコンピュータ読取り可能媒体上に記憶されてもコンピュータ読取り可能媒体を介して送信されてもよい。コンピュータ読取り可能媒体は、コンピュータプログラムの１つの場所から別の場所への伝送を容易にする任意の媒体を含めて、コンピュータ記憶媒体と通信媒体を共に含む。記憶媒体は、コンピュータによってアクセスされ得る任意の利用可能な媒体でよい。例として、限定としてではなく、そのようなコンピュータ読取り可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭもしくは他の光ディスクストレージ、磁気ディスクストレージもしくは他の磁気ストレージデバイス、または命令もしくはデータの形の所望のプログラムコードを搬送または記憶するために使用されることが可能でありコンピュータによってアクセスされることが可能である他の任意の媒体を含むことができる。さらに、任意の接続は、コンピュータ読取り可能媒体と適切に呼ばれる。例えば、ソフトウェアが、同軸ケーブル、光ファイバケーブル、対より線、デジタル加入者回線（ＤＳＬ）、または赤外線、無線、およびマイクロ波などのワイヤレス技術を使用して、ウェブサイト、サーバ、または他のリモートソースから送信される場合、同軸ケーブル、光ファイバケーブル、対より線、ＤＳＬ、または赤外線、無線、およびマイクロ波などのワイヤレス技術は、媒体の定義に含まれる。本明細書で使用されるディスク（ｄｉｓｋ）およびディスク（ｄｉｓｃ）は、コンパクトディスク（ＣＤ）（ｄｉｓｃ）、レーザディスク（ｄｉｓｃ）、光ディスク（ｄｉｓｃ）、デジタル多用途ディスク（ＤＶＤ）（ｄｉｓｃ）、フロッピー（登録商標）ディスク（ｄｉｓｋ）、およびブルーレイディスク（ｄｉｓｃ）を含み、この場合、ディスク（ｄｉｓｋ）は、通常、データを磁気的に再生し、一方、ディスク（ｄｉｓｃ）は、データをレーザによって光学的に再生する。上記の組合せもコンピュータ読取り可能媒体の範囲内に含まれるべきである。

開示された例示的実施形態の上記説明は、当業者が誰でも本発明を作成または使用することができるようにするために提供されている。これらの例示的実施形態に対する様々な修正は、当業者には容易に明らかであり、本明細書で定義されている一般的原理は、本発明の趣旨および範囲から逸脱することなく他の実施形態に適用され得る。したがって、本発明は、本明細書に示されている実施形態に限定されるのではなく、本明細書で開示された原理および新規の特徴と一致する最も広い範囲を与えられるものとする。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[１] 入力信号電圧を複数の入力信号電流に変換するための複数の電圧−電流トランスデューサと、
増幅器利得制御を実現するように前記電圧−電流トランスデューサに結合され、薄ゲート酸化膜トランジスタと厚ゲート酸化膜トランジスタとを備えるカスコード段とを備える装置。
[２] 前記複数の電圧−電流トランスデューサが複数のトランジスタを備える、[１]に記載の装置。
[３] 前記複数のトランジスタがＭＯＳＦＥＴを備える、[２]に記載の装置。
[４] 前記カスコード段の前記薄ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、[１]に記載の装置。
[５] 前記カスコード段の前記厚ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、[１]に記載の装置。
[６] 前記薄ゲート酸化膜トランジスタが前記カスコード段の最上位（ＭＳ）トランジスタを備える、[１]に記載の装置。
[７] 前記カスコード段の前記薄ゲート酸化膜トランジスタおよび厚ゲート酸化膜トランジスタの電源のオフおよびオンを制御するために複数のスイッチをさらに備える、[６]に記載の装置。
[８] 前記複数のスイッチを制御するためにデジタル利得制御テーブルをさらに備える、[７]に記載の装置。
[９] 入力信号電圧を複数の入力信号電流に変換することと、
薄ゲート酸化膜トランジスタと厚ゲート酸化膜トランジスタとを備えるカスコード段に前記複数の入力信号電流を結合することにより増幅器利得制御を実現することとを備える方法。
[１０] 前記カスコード段の前記薄ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、[９]に記載の方法。
[１１] 前記カスコード段の前記厚ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、[９]に記載の方法。
[１２] 前記薄ゲート酸化膜トランジスタが前記カスコード段の前記最上位（ＭＳ）トランジスタを備える、[９]に記載の方法。
[１３] 複数のスイッチによって前記薄ゲート酸化膜トランジスタおよび厚ゲート酸化膜トランジスタの電源のオフまたはオンを制御することをさらに備える、[１２]に記載の方法。
[１４] デジタル利得制御テーブルが前記複数のスイッチを制御するために使用される、[１３]に記載の方法。
[１５] 入力信号電圧を複数の入力信号電流に変換する手段と、
薄ゲート酸化膜トランジスタと厚ゲート酸化膜トランジスタとを備え、前記複数の入力信号電流に増幅器利得制御を実現する手段とを備える装置。
[１６] 前記入力信号電圧を前記複数の入力信号電流に変換する前記手段が複数のトランジスタを備える、[１５]に記載の装置。
[１７] 前記複数のトランジスタがＭＯＳＦＥＴである、[１６]に記載の装置。
[１８] 前記複数の入力信号電流に増幅器利得制御を実現する前記手段がカスコード段を備える、[１５]に記載の装置。
[１９] 前記カスコード段の前記薄ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、[１８]に記載の装置。
[２０] 前記カスコード段の前記厚ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、[１８]に記載の装置。
[２１] 前記薄ゲート酸化膜トランジスタが前記カスコード段の前記最上位（ＭＳ）トランジスタを備える、[１８]に記載の装置。
[２２] 前記カスコード段の前記薄ゲート酸化膜トランジスタおよび厚ゲート酸化膜トランジスタの電源のオフまたはオンを制御する手段をさらに備える、[２１]に記載の装置。

Claims (22)

1. 入力信号電圧を複数の入力信号電流に変換するための複数の電圧−電流トランスデューサと、
   前記複数の電圧−電流トランスデューサへの利得制御を実現するように前記電圧−電流トランスデューサに結合され、前記複数の電圧−電流トランスデューサの１つに対する薄ゲート酸化膜トランジスタと前記複数の電圧−電流トランスデューサの他の１つに対する厚ゲート酸化膜トランジスタとを備えるカスコード段であって、前記薄ゲート酸化膜トランジスタは、高電力モードにおいて永続的に電源のオンであり、前記厚ゲート酸化膜トランジスタは、高電力モードにおいて電源のオン・オフが制御される、カスコード段とを備える装置。
2. 前記複数の電圧−電流トランスデューサが複数のトランジスタを備える、請求項１に記載の装置。
3. 前記複数のトランジスタがＭＯＳＦＥＴを備える、請求項２に記載の装置。
4. 前記カスコード段の前記薄ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、請求項１に記載の装置。
5. 前記カスコード段の前記厚ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、請求項１に記載の装置。
6. 前記薄ゲート酸化膜トランジスタが前記カスコード段の最上位（ＭＳ）トランジスタを備える、請求項１に記載の装置。
7. 前記カスコード段の前記薄ゲート酸化膜トランジスタおよび厚ゲート酸化膜トランジスタの電源のオフおよびオンを制御するために複数のスイッチをさらに備える、請求項６に記載の装置。
8. 前記複数のスイッチを制御するためにデジタル利得制御テーブルをさらに備える、請求項７に記載の装置。
9. 入力信号電圧を複数の入力信号電流に変換することと、
   前記複数の入力信号電流の１つに対する薄ゲート酸化膜トランジスタと前記複数の入力信号電流の他の１つに対する厚ゲート酸化膜トランジスタとを備えるカスコード段であって、前記薄ゲート酸化膜トランジスタは、高電力モードにおいて永続的に電源のオンであり、前記厚ゲート酸化膜トランジスタは、高電力モードにおいて電源のオン・オフ制御される、カスコード段に前記複数の入力信号電流を結合することにより前記複数の入力信号電流への利得制御を実現することとを備える方法。
10. 前記カスコード段の前記薄ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、請求項９に記載の方法。
11. 前記カスコード段の前記厚ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、請求項９に記載の方法。
12. 前記薄ゲート酸化膜トランジスタが前記カスコード段の前記最上位（ＭＳ）トランジスタを備える、請求項９に記載の方法。
13. 複数のスイッチによって前記薄ゲート酸化膜トランジスタおよび厚ゲート酸化膜トランジスタの電源のオフまたはオンを制御することをさらに備える、請求項１２に記載の方法。
14. デジタル利得制御テーブルが前記複数のスイッチを制御するために使用される、請求項１３に記載の方法。
15. 入力信号電圧を複数の入力信号電流に変換する手段と、
    前記複数の入力信号電流の１つに対する薄ゲート酸化膜トランジスタと前記複数の入力信号電流の他の１つに対する厚ゲート酸化膜トランジスタとを備え、前記複数の入力信号電流に利得制御を実現する手段であって、前記薄ゲート酸化膜トランジスタは、高電力モードにおいて永続的に電源のオンであり、前記厚ゲート酸化膜トランジスタは、高電力モードにおいて電源のオン・オフ制御される、手段とを備える装置。
16. 前記入力信号電圧を前記複数の入力信号電流に変換する前記手段が複数のトランジスタを備える、請求項１５に記載の装置。
17. 前記複数のトランジスタがＭＯＳＦＥＴである、請求項１６に記載の装置。
18. 前記複数の入力信号電流に増幅器利得制御を実現する前記手段がカスコード段を備える、請求項１５に記載の装置。
19. 前記カスコード段の前記薄ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、請求項１８に記載の装置。
20. 前記カスコード段の前記厚ゲート酸化膜トランジスタがＭＯＳＦＥＴを備える、請求項１８に記載の装置。
21. 前記薄ゲート酸化膜トランジスタが前記カスコード段の前記最上位（ＭＳ）トランジスタを備える、請求項１８に記載の装置。
22. 前記カスコード段の前記薄ゲート酸化膜トランジスタおよび厚ゲート酸化膜トランジスタの電源のオフまたはオンを制御する手段をさらに備える、請求項２１に記載の装置。

Images