JP5455875B2 - Epitaxial substrate manufacturing method - Google Patents

Epitaxial substrate manufacturing method Download PDF

Info

Publication number
JP5455875B2
JP5455875B2 JP2010262255A JP2010262255A JP5455875B2 JP 5455875 B2 JP5455875 B2 JP 5455875B2 JP 2010262255 A JP2010262255 A JP 2010262255A JP 2010262255 A JP2010262255 A JP 2010262255A JP 5455875 B2 JP5455875 B2 JP 5455875B2
Authority
JP
Japan
Prior art keywords
layer
underlayer
substrate
nitride
less
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2010262255A
Other languages
Japanese (ja)
Other versions
JP2011044743A (en
Inventor
義孝 倉岡
幹也 市村
正宏 坂井
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2010262255A priority Critical patent/JP5455875B2/en
Publication of JP2011044743A publication Critical patent/JP2011044743A/en
Application granted granted Critical
Publication of JP5455875B2 publication Critical patent/JP5455875B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、エピタキシャル基板の製造方法に関するものである。 The present invention relates to a method for manufacturing an epitaxial substrate.

近年、携帯電話や光通信などが発展する中で、高周波特性に優れ、低消費電力型で高出力の電子デバイスに対する需要が急速に増大している。このような用途としては、従来、SiデバイスやGaAsデバイスが用いられてきた。しかし、携帯電話の高性能化や光通信の高速化に伴い、より良い高周波特性で高出力の電子デバイスが望まれている。   In recent years, with the development of mobile phones and optical communications, the demand for electronic devices with excellent high frequency characteristics, low power consumption and high output is rapidly increasing. Conventionally, Si devices and GaAs devices have been used for such applications. However, with higher performance of mobile phones and higher speed of optical communication, electronic devices with better high-frequency characteristics and higher output are desired.

このため、GaAs系のHEMTやシュードモルフイックHEMT、GaAs系のHBT などが実用化されている。また、さらに高性能な電子デバイスとして、InP
系のHEMTやHBT などの電子デバイスが盛んに研究開発されている。
For this reason, GaAs-based HEMTs, pseudomorphic HEMTs, GaAs-based HBTs and the like have been put into practical use. Furthermore, as an even higher performance electronic device, InP
Electronic devices such as HEMT and HBT have been actively researched and developed.

GaNを用いた電子デバイスが最近注目されている。GaNはバンドギャップが3.39eVと大きいため、Si、GaAsに比べて絶縁破壊電圧が約一桁大きく、電子飽和ドリフト速度が大きいため、Si、GaAsに比べて電子デバイスとしての性能指数が優れており、高温動作デバイス、高出力デバイス、高周波デバイスとして、エンジン制御、電力変換、移動体通信などの分野で有望視されている。   Electronic devices using GaN have recently attracted attention. Since GaN has a large band gap of 3.39 eV, its dielectric breakdown voltage is about an order of magnitude higher than that of Si and GaAs, and its electron saturation drift velocity is higher. Therefore, the figure of merit as an electronic device is superior to Si and GaAs. As high-temperature operation devices, high-power devices, and high-frequency devices, they are promising in fields such as engine control, power conversion, and mobile communication.

特に、非特許文献1がAlGaN /GaN 系のHEMT構造の電子デバイスを実現して以来、世界中で開発が進められている。これらのGaN
系の電子デバイスは従来、サファイア基板の上に所定の半導体層をエピタキシャル成長させて作製していた。
In particular, since Non-Patent Document 1 has realized an electronic device having an AlGaN / GaN-based HEMT structure, development has been promoted around the world. These GaN
Conventional electronic devices have been produced by epitaxially growing a predetermined semiconductor layer on a sapphire substrate.

本出願人は、特許文献1において、基板と、基板上の高結晶性AlNからなる下地層と、下地層上のGaNからなる導電層とを備えている半導体素子を開示している。また、この半導体素子を高電子移動度トランジスタ(HEMT素子)に使用することを開示している。   In the patent document 1, the present applicant discloses a semiconductor element including a substrate, a base layer made of highly crystalline AlN on the substrate, and a conductive layer made of GaN on the base layer. Moreover, it discloses that this semiconductor element is used for a high electron mobility transistor (HEMT element).

また、本発明者は、非特許文献2においては、サファイア基板/AlN下地層/GaN層/AlGaN層を備える高電子移動度トランジスタにおいて、直流特性が改善されたことを報告している。   In addition, in the non-patent document 2, the present inventor reports that the direct current characteristics are improved in a high electron mobility transistor including a sapphire substrate / AlN underlayer / GaN layer / AlGaN layer.

特開2003−45899号公報JP 2003-45899 A

Khanら(Appl.Phys.Lett., 63(1993),1214)Khan et al. (Appl. Phys. Lett., 63 (1993), 1214) ''APPLIED PHYSICS LETTERS'' Volume 81,number 6, Aug. 2002 ''Improved dc characteristics of AlGaN/GaNhigh-electron-mobility transistors on AlN/sapphire templates'''' APPLIED PHYSICS LETTERS '' Volume 81, number 6, Aug. 2002 '' Improved dc characteristics of AlGaN / GaN high-electron-mobility transistors on AlN / sapphire templates ''

高電子移動度トランジスタにおいては、キャリア移動層の抵抗値が高いことが必要である。しかし、特許文献1、非特許文献2においては、GaN膜の具体的な抵抗率は記載されていない。このため、実用に適した高効率の高電子移動度トランジスタを提供する上で問題があった。   In a high electron mobility transistor, the resistance value of the carrier mobility layer needs to be high. However, in Patent Document 1 and Non-Patent Document 2, the specific resistivity of the GaN film is not described. For this reason, there has been a problem in providing a highly efficient high electron mobility transistor suitable for practical use.

本発明の課題は、半導体素子として有効に利用できるエピタキシャル基板を提供することである。   An object of the present invention is to provide an epitaxial substrate that can be effectively used as a semiconductor element.

本発明は、
サファイア基板上に窒化アルミニウムからなる下地層を有機金属気相成長法によってエピタキシャル成長させる下地層形成工程;および
下地層上に窒化ガリウムからなる半絶縁層を有機金属気相成長法によって、トリメチルガリウム、アンモニアおよびキャリアガスからなる雰囲気から、300mbar以下の雰囲気圧力かつ1000℃以上の温度でエピタキシャル成長させる半絶縁層形成工程;
を有しており、窒化アルミニウムの転位密度が1011/cm以下であり、窒化アルミニウムの(002)面におけるX線ロッキングカーブにおける半値幅が200秒以下であり、窒化ガリウムの比抵抗が10Ω・cm以上であることを特徴とする、エピタキシャル基板の製造方法に係るものである。
The present invention
Epitaxied to the underlying layer forming step by MOCVD underlayer made of aluminum nitride on a sapphire substrate; and by metal organic chemical vapor deposition semi-insulating layer made of gallium nitride on the underlying layer, trimethylgallium, ammonia And a semi-insulating layer forming step of epitaxial growth from an atmosphere comprising a carrier gas at an atmospheric pressure of 300 mbar or lower and a temperature of 1000 ° C. or higher;
The dislocation density of aluminum nitride is 10 11 / cm 2 or less, the half width in the X-ray rocking curve on the (002) plane of aluminum nitride is 200 seconds or less, and the specific resistance of gallium nitride is 10 The present invention relates to a method for manufacturing an epitaxial substrate, which is 4 Ω · cm or more.

本発明においては、転位密度が1011/cm以下であり、(002)面におけるX線ロッキングカーブにおける半値幅が200秒以下であるような高品質のAlNからなる下地層を使用し、この上に、GaN層を生成させる。ここで、この層が、本発明の製造方法によって、高いキャリア移動度と、10Ω・cm以上の高い抵抗率を示し、例えば比較的高い抵抗率を必要とする高電子移動度トランジスタのキャリア移動層として好適であることを見いだし、本発明に到達した。 In the present invention, a dislocation density of 10 11 / cm 2 or less is used, and an underlayer made of high-quality AlN having a half width of 200 seconds or less in an X-ray rocking curve on the (002) plane is used. On top, a GaN layer is generated. Here, this layer exhibits a high carrier mobility and a high resistivity of 10 4 Ω · cm or more by the manufacturing method of the present invention , for example, a carrier of a high electron mobility transistor that requires a relatively high resistivity. It has been found that it is suitable as a moving layer and has reached the present invention.

本発明の一実施形態に係る半導体素子20を模式的に示す断面図である。It is sectional drawing which shows typically the semiconductor element 20 which concerns on one Embodiment of this invention.

発明の実施の形態BEST MODE FOR CARRYING OUT THE INVENTION

以下、本発明を実施の形態に即して詳細に説明する。   Hereinafter, the present invention will be described in detail according to embodiments.

図1は、本発明の一実施形態に係る半導体素子を用いた高電子移動度トランジスタ(HEMT)20を模式的に示す断面図である。HEMT20は、基板1、下地層2、キャリア移動層3、キャリア供給層4を備えている。キャリア供給層4上には、ソース電極7、ドレイン電極8、ゲート電極9が形成されている。キャリア移動層3を構成する第二の窒化物半導体の抵抗率を高くすることによって、シートキャリア密度を向上させることができる。   FIG. 1 is a cross-sectional view schematically showing a high electron mobility transistor (HEMT) 20 using a semiconductor element according to an embodiment of the present invention. The HEMT 20 includes a substrate 1, a base layer 2, a carrier moving layer 3, and a carrier supply layer 4. On the carrier supply layer 4, a source electrode 7, a drain electrode 8, and a gate electrode 9 are formed. The sheet carrier density can be improved by increasing the resistivity of the second nitride semiconductor constituting the carrier transfer layer 3.

本発明において、半絶縁層3を構成する窒化物半導体の比抵抗は10Ω・cm以上であるが、好ましくは、10Ω・cm以上、さらには10Ω・cm以上が更に好ましい。 In the present invention, the specific resistance of the nitride semiconductor constituting the semi-insulating layer 3 is 10 4 Ω · cm or more, preferably 10 5 Ω · cm or more, more preferably 10 6 Ω · cm or more.

基板1は、サファイア単結晶から構成する。   The substrate 1 is composed of a sapphire single crystal.

サファイア単結晶基板を用いる場合は、下地層2を形成すべき主面に対して表面窒化処理を施すことが好ましい。表面窒化処理は、基板をアンモニアなどの窒素含有雰囲気中に配置し、所定時間加熱することによって実施する。そして、窒素濃度や窒化温度、窒化時間を適宜に制御することによって、基板主面に形成される窒化層の厚さを制御する。   When a sapphire single crystal substrate is used, it is preferable to subject the main surface on which the underlayer 2 is to be formed to surface nitridation. The surface nitriding treatment is performed by placing the substrate in an atmosphere containing nitrogen such as ammonia and heating it for a predetermined time. The thickness of the nitride layer formed on the main surface of the substrate is controlled by appropriately controlling the nitrogen concentration, nitriding temperature, and nitriding time.

このようにして表面窒化層が形成された基板を用いれば、その主面上に直接的に形成される下地層2の結晶性をさらに向上させることができる。さらに、より厚く、例えば上述した好ましい厚さの上限値である3μmまで、特別な成膜条件を設定することなく、クラックの発生や剥離を生じることなく厚くすることができる。   If the substrate on which the surface nitride layer is thus formed is used, the crystallinity of the underlayer 2 directly formed on the main surface can be further improved. Further, it can be made thicker, for example, up to 3 μm, which is the upper limit value of the preferable thickness described above, without setting special film forming conditions and without generating cracks or peeling.

下地層2における転密度は1011/cm以下であるが、転位密度は低いほど好ましい。特に好ましくは1010/cm以下である。
Although dislocation density in the underlying layer 2 is 10 11 / cm 2 or less, the dislocation density is preferably as low. Particularly preferably, it is 10 10 / cm 2 or less.

また、下地層2を構成する第一の窒化物半導体の(002)面におけるX線ロッキングカーブにおける半値幅は200秒以下であるが、150秒以下であることが好ましく、100秒以下であることが更に好ましい。これによって、半絶縁層3の結晶性が一層良好となり、X線ロッキングカーブにおける半値幅で200秒以下、好ましくは150秒以下の結晶性を示すようになる。   Further, the full width at half maximum in the X-ray rocking curve on the (002) plane of the first nitride semiconductor constituting the underlayer 2 is 200 seconds or less, preferably 150 seconds or less, and 100 seconds or less. Is more preferable. As a result, the crystallinity of the semi-insulating layer 3 is further improved, and the crystallinity of 200 seconds or less, preferably 150 seconds or less, is shown in the half-value width in the X-ray rocking curve.

したがって、半絶縁層3は低転位密度であるとともに、高い結晶性を有し、高品質な状態に形成することができるため、極めて高い移動度を有する。   Therefore, the semi-insulating layer 3 has a low dislocation density, high crystallinity, and can be formed in a high quality state, and thus has extremely high mobility.

下地層2を構成する第一の窒化物半導体はAlNである。   The first nitride semiconductor constituting the underlayer 2 is AlN.

結晶性向上の観点から、下地層2の膜厚は大きいほど好ましいが、膜厚が大きくなり過ぎるとクラックの発生や剥離などが生じる。したがって、下地層2の膜厚は基板1の材料により適宜選択されるが、0.3μm以上、好ましくは0.5μm以上であることが好ましく、さらには1μm〜3μmであることが好ましい。   From the viewpoint of improving the crystallinity, the film thickness of the underlayer 2 is preferably as large as possible. However, if the film thickness becomes too large, generation of cracks, peeling or the like occurs. Therefore, the film thickness of the underlayer 2 is appropriately selected depending on the material of the substrate 1, but is 0.3 μm or more, preferably 0.5 μm or more, and more preferably 1 μm to 3 μm.

下地層は、例えば、トリメチルアルミニウム(TMA)及びアンモニア(NH)を供給原料として用いることにより、MOCVD法によって好ましくは1100℃以上、さらに好ましくは1200℃以上に加熱することによって形成することができる。 The underlayer can be formed, for example, by using trimethylaluminum (TMA) and ammonia (NH 3 ) as a feedstock, and heating by MOCVD to preferably 1100 ° C. or higher, more preferably 1200 ° C. or higher. .

また、下地層の形成温度は、上述したように1100℃以上であることが好ましい。なお、本願発明における「形成温度」とは、前記下地層を形成する際の基板の温度である。   The formation temperature of the underlayer is preferably 1100 ° C. or higher as described above. The “formation temperature” in the present invention is the temperature of the substrate when the underlayer is formed.

また、下地層の形成温度の上限については特に限定されるものではないが、好ましくは1300℃である。これによって、下地層を構成する窒化物半導体の材料組成などに依存した表面の荒れ、さらには下地層内における組成成分の拡散を効果的に抑制することができる。これによって、下地層の結晶性を良好な状態に保持することが可能となるとともに、表面の荒れに起因する半絶縁層の結晶性の劣化を効果的に防止できる。   The upper limit of the formation temperature of the underlayer is not particularly limited, but is preferably 1300 ° C. As a result, it is possible to effectively suppress surface roughness depending on the material composition of the nitride semiconductor constituting the underlayer, and further, diffusion of composition components in the underlayer. As a result, the crystallinity of the underlayer can be maintained in a good state, and deterioration of the crystallinity of the semi-insulating layer due to surface roughness can be effectively prevented.

また、この場合において、下地層2を形成する際の温度を1200℃以下、あるいは1150℃程度まで低減しても、その結晶性を十分に高く維持することができ、例えば、1010/cm以下の転位密度を簡易に実現することができる。 In this case, the crystallinity can be kept sufficiently high even when the temperature at which the underlayer 2 is formed is reduced to 1200 ° C. or lower or about 1150 ° C., for example, 10 10 / cm 2. The following dislocation density can be easily realized.

さらに、上述した表面窒化層上に下地層2を形成することにより、その厚さを大きくしても剥離やクラックが発生しにくくなる。このため、成膜条件などに依存することなく、例えば上述したような3μm程度まで簡易に厚く形成することができる。したがって、下地層2の、表面窒化層に起因した結晶性の向上と、厚さ増大による結晶性の向上との相乗効果によって、その結晶性はさらに向上し、転位密度をより低減させることができる。   Furthermore, by forming the underlayer 2 on the surface nitride layer described above, peeling and cracking are less likely to occur even if the thickness is increased. For this reason, it is possible to easily form a thick film up to, for example, about 3 μm as described above without depending on the film forming conditions. Therefore, the crystallinity is further improved and the dislocation density can be further reduced by the synergistic effect of the improvement in crystallinity due to the surface nitride layer of the underlayer 2 and the improvement in crystallinity due to the increase in thickness. .

表面窒化層は、例えば、基板主面から10オングストロームの深さにおける窒素含有量が2原子%以上となるようにすることが好ましい。   For example, the surface nitrided layer preferably has a nitrogen content of 2 atomic% or more at a depth of 10 angstroms from the main surface of the substrate.

半絶縁層3を構成する第二の窒化物半導体は、GaNである。   The second nitride semiconductor constituting the semi-insulating layer 3 is GaN.

また、第二の窒化物半導体は、トリメチルガリウムおよびアンモニア(NH)を供給原料として用いることにより、MOCVD法によって形成できる。この際の形成温度は、1000℃以上であり、1100℃以下であることが好ましい。
The second nitride semiconductor can be formed by MOCVD using trimethyl gallium and ammonia (NH 3 ) as feed materials. The formation temperature at this time is 1000 ° C. or higher, and preferably 1100 ° C. or lower.

また、第二の窒化物半導体を形成する際の圧力を300mbar以下とすることによって、第二の窒化物半導体の抵抗率を高くすることができる。この観点からは、前記圧力を200mbar以下とすることが更に好ましい。   Moreover, the resistivity of the second nitride semiconductor can be increased by setting the pressure at the time of forming the second nitride semiconductor to 300 mbar or less. From this viewpoint, it is more preferable that the pressure is 200 mbar or less.

以上、本発明を発明の実施の形態に即して詳細に説明してきたが、本発明は上記内容に限定されるものではなく、各層の厚さ、組成、及びキャリア濃度などについては、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。   As described above, the present invention has been described in detail according to the embodiments of the invention. However, the present invention is not limited to the above contents, and the thickness, composition, carrier concentration, and the like of each layer are described in the present invention. All modifications and changes can be made without departing from the scope of the above.

例えば、図1に示すHEMTのキャリア移動層3とキャリア供給層4との間に、Siの拡散を防止するためのスペーサー層としてのi−AlGaN層を挿入することもできる。また、キャリア供給層4上に電極のコンタクト抵抗を低減するための、コンタクト層としてのn−GaN層などを積層することもできる。さらには、キャリア供給層4とコンタクト層との間にSiの拡散を防止すべくバリア層を挿入することもできる。   For example, an i-AlGaN layer as a spacer layer for preventing diffusion of Si can be inserted between the carrier moving layer 3 and the carrier supply layer 4 of the HEMT shown in FIG. Further, an n-GaN layer as a contact layer for reducing the contact resistance of the electrode can be laminated on the carrier supply layer 4. Furthermore, a barrier layer may be inserted between the carrier supply layer 4 and the contact layer to prevent Si diffusion.

また、本発明の半導体素子は、例えば携帯電話基地局や無線LAN向けの増幅器などの、高速あるいは高出力で動作することが必要な、電子デバイスに利用可能である。   The semiconductor element of the present invention can be used for an electronic device that needs to operate at high speed or high output, such as an amplifier for a mobile phone base station or a wireless LAN.

(実施例1)
図1に示すような積層構造1、2、3を製造した。具体的には、2インチ径の厚さ630μmのサファイア基板1をアセトン及びIPAで超音波洗浄した後、水洗乾燥した後、MOCVD装置の中に設置した。MOCVD装置には、ガス系としてNH、TMA、TMG、SiHが取り付けてある。圧力を50mbarに設定し、Hを流速1m/secで流しながら、基板1を1200℃まで昇温した。その後、NHガスを水素キャリアガスとともに5分間流し、基板1の主面を窒化させた。なお、ESCAによる分析の結果、この表面窒化処理によって、基板主面には窒化層が形成されており、主面から深さ1nmにおける窒素含有量が7原子%であることが判明した。
Example 1
Laminated structures 1, 2, and 3 as shown in FIG. 1 were manufactured. Specifically, the sapphire substrate 1 having a diameter of 2 inches and a thickness of 630 μm was ultrasonically cleaned with acetone and IPA, then washed with water and dried, and then placed in a MOCVD apparatus. In the MOCVD apparatus, NH 3 , TMA, TMG, and SiH 4 are attached as gas systems. The substrate 1 was heated to 1200 ° C. while the pressure was set to 50 mbar and H 2 was allowed to flow at a flow rate of 1 m / sec. Thereafter, NH 3 gas was allowed to flow along with the hydrogen carrier gas for 5 minutes to nitride the main surface of the substrate 1. As a result of ESCA analysis, it was found that a nitride layer was formed on the main surface of the substrate by this surface nitriding treatment, and the nitrogen content at a depth of 1 nm from the main surface was 7 atomic%.

次いで、TMA及びNHを合計して流速5m/secで流して、下地層2(AlN層)を厚さ1μmまでエピタキシャル成長させた。このAlN層2の転位密度は2×1010/cmであり、(002)面におけるX線回折ロッキングカーブの半値幅は60秒であり、良質のAlN層であることがわかった。さらに、AlN層の表面平坦性を確認したところ、5μm範囲におけるRaが1.5オングストロームであり、極めて平坦な表面を有することが判明した。 Next, TMA and NH 3 were combined and flowed at a flow rate of 5 m / sec, and the underlayer 2 (AlN layer) was epitaxially grown to a thickness of 1 μm. The dislocation density of this AlN layer 2 is 2 × 10 10 / cm 2 , and the half-value width of the X-ray diffraction rocking curve on the (002) plane is 60 seconds, indicating that the AlN layer is a good quality AlN layer. Furthermore, when the surface flatness of the AlN layer was confirmed, Ra in the 5 μm range was 1.5 Å, and it was found that the surface had an extremely flat surface.

次いで、圧力を200mbarに設定し、基板を1080℃まで昇温し、TMG、NH、及びキャリアガスとしてのH、Nを合計して流速1m/secで流して、GaN層3を厚さ3μmにエピタキシャル成長させた。このGaN層3の転位密度は1×10/cmであり、(002)面におけるX線ロッキングカーブの半値幅は100秒であった。 Next, the pressure was set to 200 mbar, the temperature of the substrate was raised to 1080 ° C., TMG, NH 3 , and H 2 and N 2 as carrier gases were added together and flowed at a flow rate of 1 m / sec to thicken the GaN layer 3. Epitaxially grown to a thickness of 3 μm. The dislocation density of the GaN layer 3 was 1 × 10 8 / cm 2 , and the half width of the X-ray rocking curve on the (002) plane was 100 seconds.

最後に、キャリア密度1×1018/cmとなるようにSiHを添加して、電極とのコンタクト層となるn−GaNを10nm成長した。成長終了後、GaN層3表面にTi/Al/Ti/Auからなる四端子測定用の電極を形成し、電極が被覆されていない部分のn−GaNの部分をエッチングにより除去して、比抵抗測定をおこなったところ、GaN層3の比抵抗は、1×106 〜1×107Ωcmであった。 Finally, SiH 4 was added so that the carrier density was 1 × 10 18 / cm 3, and n-GaN serving as a contact layer with the electrode was grown to 10 nm. After the growth is completed, a four-terminal measurement electrode made of Ti / Al / Ti / Au is formed on the surface of the GaN layer 3, and the n-GaN portion that is not covered with the electrode is removed by etching to obtain a specific resistance. When the measurement was performed, the specific resistance of the GaN layer 3 was 1 × 10 6 to 1 × 10 7 Ωcm.

(比較例1)
GaN層3の成長時の圧力を200mbarから400mbarに変更する以外は、実施例1と同様にGaN層3をAlN層2上に成長した。電極形成についても、実施例1と同様に行った。その結果、GaN層3の比抵抗は、1〜1000Ωcmと低い比抵抗を示した。
(Comparative Example 1)
The GaN layer 3 was grown on the AlN layer 2 in the same manner as in Example 1 except that the pressure during the growth of the GaN layer 3 was changed from 200 mbar to 400 mbar. The electrode formation was performed in the same manner as in Example 1. As a result, the specific resistance of the GaN layer 3 was as low as 1 to 1000 Ωcm.

(比較例2)
基板1の前処理は、実施例1と同様に行った。この後、MOCVD装置内に基板1を設置し、圧力を200mbarに設定し、Hを流速1m/secで流しながら、基板を550℃まで昇温した。その後、TMG及びNHを合計して流速5m/secで流して、バッファ層としてのGaN層2を厚さ20nmまで成長した。
(Comparative Example 2)
The pretreatment of the substrate 1 was performed in the same manner as in Example 1. Thereafter, the substrate 1 was placed in the MOCVD apparatus, the pressure was set to 200 mbar, and the substrate was heated to 550 ° C. while H 2 was allowed to flow at a flow rate of 1 m / sec. Thereafter, TMG and NH 3 were combined and flowed at a flow rate of 5 m / sec, and the GaN layer 2 as a buffer layer was grown to a thickness of 20 nm.

次いで、圧力を200mbarに設定し、基板を1080℃まで昇温し、TMG、NH、及びキャリアガスとしてのH、Nを合計して流速1m/secで流して、GaN層3を厚さ3μmにエピタキシャル成長させた。次いで、実施例1と同様にして電極を形成し、比抵抗を測定した。その結果、GaN層の比抵抗は、1〜100Ωcmであった。 Next, the pressure was set to 200 mbar, the temperature of the substrate was raised to 1080 ° C., TMG, NH 3 , and H 2 and N 2 as carrier gases were added together and flowed at a flow rate of 1 m / sec to thicken the GaN layer 3. Epitaxially grown to a thickness of 3 μm. Next, an electrode was formed in the same manner as in Example 1, and the specific resistance was measured. As a result, the specific resistance of the GaN layer was 1 to 100 Ωcm.

以上述べたように、本発明によれば、基板と、基板上にエピタキシャル成長された第一の窒化物半導体からなる下地層と、下地層上にエピタキシャル成長された第二の窒化物半導体からなる半絶縁層とを備えているエピタキシャル基板であって、半絶縁層の抵抗率がく、半導体素子として有効に利用できるエピタキシャル基板を提供できる。 As described above, according to the present invention, a substrate, a base layer made of a first nitride semiconductor epitaxially grown on the substrate, and a semi-insulating film made of a second nitride semiconductor epitaxially grown on the base layer. an epitaxial substrate and a layer, can be provided a semi-insulating layer of resistivity rather high, the epitaxial substrate can be effectively used as a semiconductor element.

(符号の説明)
1 基板 2 下地層 3 半絶縁層 4 キャリア供給層 20 半導体素子
(Explanation of symbols)
DESCRIPTION OF SYMBOLS 1 Substrate 2 Underlayer 3 Semi-insulating layer 4 Carrier supply layer 20 Semiconductor element

Claims (5)

サファイア基板上に窒化アルミニウムからなる下地層を有機金属気相成長法によってエピタキシャル成長させる下地層形成工程;および
前記下地層上に窒化ガリウムからなる半絶縁層を有機金属気相成長法によって、トリメチルガリウム、アンモニアおよびキャリアガスからなる雰囲気から、300mbar以下の雰囲気圧力かつ1000℃以上の温度でエピタキシャル成長させる半絶縁層形成工程
を有しており、前記窒化アルミニウムの転位密度が1011/cm以下であり、前記窒化アルミニウムの(002)面におけるX線ロッキングカーブにおける半値幅が200秒以下であり、前記窒化ガリウムの比抵抗が10Ω・cm以上であることを特徴とする、エピタキシャル基板の製造方法。
An underlayer forming step of epitaxially growing an underlayer made of aluminum nitride on a sapphire substrate by metalorganic vapor phase epitaxy; and a semi-insulating layer made of gallium nitride on the underlayer by metalorganic vapor phase epitaxy ; A semi-insulating layer forming step of epitaxial growth from an atmosphere of ammonia and a carrier gas at an atmospheric pressure of 300 mbar or less and a temperature of 1000 ° C. or more, and the dislocation density of the aluminum nitride is 10 11 / cm 2 or less, A method for producing an epitaxial substrate, wherein a half width in an X-ray rocking curve on the (002) plane of the aluminum nitride is 200 seconds or less, and a specific resistance of the gallium nitride is 10 4 Ω · cm or more.
前記サファイア基板に表面窒化層を形成する表面窒化処理工程を有しており、この表面窒化層上に前記下地層を形成することを特徴とする、請求項1記載の方法。 The method according to claim 1, further comprising a surface nitriding treatment step of forming a surface nitride layer on the sapphire substrate , and forming the underlayer on the surface nitride layer. 前記サファイア基板をアンモニア雰囲気下で加熱することによって前記表面窒化層を形成することを特徴とする、請求項2記載の方法。The method according to claim 2, wherein the surface nitrided layer is formed by heating the sapphire substrate in an ammonia atmosphere. 前記下地層を1100℃以上、1300℃以下の温度でエピタキシャル成長させることを特徴とする、請求項1〜3のいずれか一つの請求項に記載の方法。The method according to claim 1, wherein the underlayer is epitaxially grown at a temperature of 1100 ° C. or higher and 1300 ° C. or lower. 前記下地層の厚さが1〜3μmであることを特徴とする、請求項1〜4のいずれか一つの請求項に記載の方法。The method according to claim 1, wherein the thickness of the underlayer is 1 to 3 μm.
JP2010262255A 2010-11-25 2010-11-25 Epitaxial substrate manufacturing method Expired - Lifetime JP5455875B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010262255A JP5455875B2 (en) 2010-11-25 2010-11-25 Epitaxial substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010262255A JP5455875B2 (en) 2010-11-25 2010-11-25 Epitaxial substrate manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003081259A Division JP2004289005A (en) 2003-03-24 2003-03-24 Epitaxial substrate, semiconductor device, and high electron mobility transistor

Publications (2)

Publication Number Publication Date
JP2011044743A JP2011044743A (en) 2011-03-03
JP5455875B2 true JP5455875B2 (en) 2014-03-26

Family

ID=43831877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010262255A Expired - Lifetime JP5455875B2 (en) 2010-11-25 2010-11-25 Epitaxial substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP5455875B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5857573B2 (en) * 2011-09-16 2016-02-10 富士通株式会社 Method for manufacturing compound semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068498A (en) * 1998-08-21 2000-03-03 Nippon Telegr & Teleph Corp <Ntt> Insulating nitride film and semiconductor device using the same
US6586781B2 (en) * 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP3836697B2 (en) * 2000-12-07 2006-10-25 日本碍子株式会社 Semiconductor element
JP3428962B2 (en) * 2000-12-19 2003-07-22 古河電気工業株式会社 GaN based high mobility transistor
JP2002313738A (en) * 2001-04-16 2002-10-25 Hitachi Cable Ltd Method for forming p-type nitride compound semiconductor, and semiconductor device

Also Published As

Publication number Publication date
JP2011044743A (en) 2011-03-03

Similar Documents

Publication Publication Date Title
JP3836697B2 (en) Semiconductor element
JP6318474B2 (en) Manufacturing method of semiconductor device
JP5099116B2 (en) Compound semiconductor device and manufacturing method thereof
JP5634681B2 (en) Semiconductor element
JP2005167275A (en) Semiconductor device
JP7013710B2 (en) Manufacturing method of nitride semiconductor transistor
JP2010239034A (en) Method of fabricating semiconductor device and semiconductor device
US20130075785A1 (en) Semiconductor device and fabrication method
JP2011166067A (en) Nitride semiconductor device
JP2008072029A (en) Manufacturing method of semiconductor epitaxial crystal substrate
JP2015070064A (en) Semiconductor device and method of manufacturing the same
JP2016207748A (en) Method of manufacturing semiconductor device, and semiconductor device
JP2003151996A (en) Electronic device using two-dimensional electronic gas
JP2002359255A (en) Semiconductor element
JP4468744B2 (en) Method for producing nitride semiconductor thin film
JP5436819B2 (en) High-frequency semiconductor element, epitaxial substrate for forming high-frequency semiconductor element, and method for producing epitaxial substrate for forming high-frequency semiconductor element
JP2016139655A (en) Semiconductor device and semiconductor device manufacturing method
JP5817283B2 (en) Manufacturing method of semiconductor device
JP5914999B2 (en) Manufacturing method of semiconductor device
CN111009468A (en) Preparation method and application of semiconductor heterostructure
JP2004289005A (en) Epitaxial substrate, semiconductor device, and high electron mobility transistor
JP5776344B2 (en) Semiconductor device
JP2006032524A (en) Nitride semiconductor heterostructure field-effect transistor and its manufacturing method
JP2003178976A (en) Semiconductor device, and method for manufacturing it
JP5399021B2 (en) Epitaxial substrate for forming high-frequency semiconductor element and method for producing epitaxial substrate for forming high-frequency semiconductor element

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140107

R150 Certificate of patent or registration of utility model

Ref document number: 5455875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term