JP5455423B2 - 伝送路評価方法 - Google Patents

Description

本発明は、評価対象である伝送路をローパスフィルタとしてモデル化する伝送路モデル化装置、ならびに評価対象である伝送路を通過した評価信号を観測することで伝送路の伝送特性を評価する伝送路評価システムおよび伝送路評価方法に関する。

高速シリアル伝送に用いられる伝送路の伝送品質を評価する方法がいくつか提案されている（非特許文献１）。伝送路の周波数領域における評価項目として、ＴＤＲ（Ｔｉｍｅ Ｄｏｍａｉｎ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）／ＴＤＴ（Ｔｉｍｅ Ｄｏｍａｉｎ Ｔｒａｎｓｍｉｓｓｉｏｎ）測定器により観測された波形により算出されるかまたはネットワークアナライザにより測定されるＳパラメータがある。また、伝送路の時間領域における評価項目として、ステップ応答波形から求められる特性インピーダンス、擬似ランダムデータ信号を伝送路に入力したときに得られるアイダイアグラム（Ｅｙｅ Ｄｉａｇｒａｍ、「アイパターン（Ｅｙｅ Ｐａｔｔｅｒｎ）」とも称する。）、ジッタ（Ｊｉｔｔｅｒ）量、ビットエラーレート（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ：ＢＥＲ）がある。

このうち、全ジッタ量を表わすＴＪ（Ｔｏｔａｌ Ｊｉｔｔｅｒ）は、ＲＪ（Ｒａｎｄｏｍ Ｊｉｔｔｅｒ）、ＤＣＤ（Ｄｕｔｙ Ｃｙｃｌｅ Ｄｉｓｔｏｒｔｉｏｎ）、ＩＳＩ（Ｉｎｔｅｒ−Ｓｙｍｂｏｌ Ｉｎｔｅｒｆｅｒｅｎｃｅ）、ＰＪ（Ｐｅｒｉｏｄｉｃ Ｊｉｔｔｅｒ）、ＢＵＪ（Ｕｎｃｏｒｒｅｌａｔｅｄ Ｂｏｕｎｄｅｄ Ｊｉｔｔｅｒ）の各ジッタ要因に分解することができる。

図４は、従来一般に用いられている伝送路評価システムを例示する図である。以降、異なる図面において同じ参照符号が付されたものは同じ機能を有する構成要素であることを意味するものとする。評価対象である伝送路２は、同軸ケーブル１０２を介して、パルスパターンジェネレータ（Ｐｕｌｓｅ Ｐａｔｔｅｒｎ Ｇｅｎｅｒａｔｏｒ：ＰＰＧ）１０１とオシロスコープ３−１もしくはビットエラーレートテスタ（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ Ｔｅｓｔｅｒ：ＢＥＲＴ）３−２とに接続される。パルスパターンジェネレータ１０１が、評価信号である擬似ランダムデータ信号を伝送路２の一端から入力したとき、伝送路２の他端からは出力として、オシロスコープ３−１であるならばアイダイアグラムやジッタ量が、ビットエラーレートテスタ３−２であるならばビットエラーレートが、観測される。

また、オシロスコープやネットワークアナライザを用いることなく非測定対象（ＤＵＴ）のビットエラー、伝達特性、および信号波形を観測するシステムおよび方法が提案されている（例えば、特許文献１）。

また、電気通信システムや光通信システムを構成する各種の通信機器に対する評価試験に用いられる評価信号の生成に関する技術がある（例えば、特許文献２）。

また、伝送路を、ローパスフィルタに見立てて、１次ローパスフィルタ、２次ローパスフィルタまたはこれらの組み合わせによりモデル化（モデリング）する技術が提案されている（例えば、非特許文献２および３）。

特許第３９００２６６号公報 国際公開第２００６／００４０５７号パンフレット公報

高速シリアル通信におけるジッタの基礎と測定手法の概要、［ｏｎｌｉｎｅ］、アジレント・テクノロジ社、［平成２１年４月８日検索］、インターネット＜http://cp.literature.agilent.com/litweb/pdf/5989-8674JAJP.pdf＞ キュン・キ・キム（Ｋｙｕｎｇ Ｋｉ Ｋｉｍ）、ジン・ハン（Ｊｉｎｇ Ｈｕａｎｇ）、ヨンビン・キム（Ｙｏｎｇ−Ｂｉｎ Ｋｉｍ）、ファブリッツォ・ロンバルディ（Ｆａｂｒｉｚｉｏ Ｌｏｍｂａｒｄｉ）著、「マトラボを使った自動試験装置（ＡＴＥ）におけるジッタのモデル化および分析（Ｏｎ ｔｈｅ Ｍｏｄｅｌｉｎｇ ａｎｄ Ａｎａｌｙｓｉｓ ｏｆ Ｊｉｔｔｅｒ ｉｎ ＡＴＥ Ｕｓｉｎｇ Ｍａｔｌａｂ）」、［ｏｎｌｉｎｅ］、（米国）、ノースイースタン大学（Ｎｏｒｔｈｅａｓｔｅｒｎ Ｕｎｉｖｅｒｓｉｔｙ）電気・コンピュータ工学部（Ｄｅｐａｒｔｍｅｎｔ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｃｏｍｐｕｔｅｒ Ｅｎｇｉｎｅｅｒｉｎｇ）、［平成２１年４月８日検索］、インターネット＜http://www.ece.neu.edu/groups/hpvlsi/publication/On_MODELING_ANAYLYSYS_JITTER_DFT05.pdf＞ ジー・サン（Ｊｉｅ Ｓｕｎ）、マイク・リ（Ｍｉｋｅ Ｌｉ）著、「ＤａｔａＣｏｍ自動試験装置（ＡＴＥ）のための汎用テストパスおよび伝送路モデル（Ａ Ｇｅｎｅｒｉｃ Ｔｅｓｔ Ｐａｔｈ ａｎｄ ＤＵＴ Ｍｏｄｅｌ ｆｏｒ ＤａｔａＣｏｍ ＡＴＥ）」、［ｏｎｌｉｎｅ］、（米国）、ウェーブクレスト社（Ｗａｖｅｃｒｅｓｔ Ｃｏｒｐｏｒａｔｉｏｎ）、［平成２１年４月８日検索］、インターネット＜http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.87.3883&rep=rep1&type=pdf＞

Ｓパラメータおよび特性インピーダンスを評価項目とする場合については、伝送路の伝送品質を管理および解析するには特に問題ないが、信号波形の変化に対する特性についてまでも把握するものではないので、実稼動時の伝送特性を把握できているとはいえない。

一方、アイダイアグラム、ジッタ量、もしくはビットエラーレートなどを評価項目とする場合は、実際のデータ通信にも用いられている信号に近い擬似ランダムデータ信号を評価信号として用いているので、得られる測定結果は、実稼動時の伝送特性に近いものである。伝送路の伝送損失は、反射成分による反射損失と、伝送路を通過する際に生ずる通過損失（伝送路の材質に依存する損失）とに分けられる。伝送路の配線長が短いほど、通過損失は小さくなる。評価対象である伝送路の配線長が長いことにより伝送損失が大きくなる場合、これらアイダイアグラム、ジッタ量およびビットエラーレートなどの各評価項目は、伝送路ごとの明確な差（バラツキ）として現れるので、伝送路ごとの伝送品質の良し悪しを判別しやすい。しかしながら、伝送路の配線長が非常に短く、誘電損失はほとんどゼロであって伝送路の特性インピーダンスの偏差により生ずる反射損失が小さい場合には、これらアイダイアグラム、ジッタ量およびビットエラーレートなどいずれの評価項目についても伝送路固有の差（バラツキ）が現れにくい。そこで、これら評価項目の差（バラツキ）が明確に現れるようにするために、伝送路の伝送損失がより大きくなる周波数領域まで達するよう評価信号の伝送レートを上げることが考えられるが、このような評価信号を生成するパルスパターンジェネレータは非常に高価であるかあるいは場合によっては現存しない可能性もある。

また、非特許文献２および３に示されているように伝送路をローパスフィルタとしてモデル化することができることが知られているが、伝送路の配線長が非常に短く、誘電損失はほとんどゼロであって伝送路の特性インピーダンスの偏差により生ずる反射損失が小さい場合には、伝送路をローパスフィルタとしてモデル化してもローパスフィルタ特性を決めるパラメータに明確な偏差を現われさせることはできない。

従って本発明の目的は、上記問題に鑑み、評価対象である低損失の伝送路をローパスフィルタとしてモデル化したときのローパスフィルタ特性を規定するパラメータの取得を可能にする伝送路モデル化装置、ならびに低損失の伝送路の伝送特性についての評価装置による評価を可能にする伝送路評価システムおよび伝送路評価方法を提供することにある。

上記目的を実現するために、本発明の第１の態様においては、評価対象である伝送路の一端から評価信号を入力したときに伝送路の他端から出力される出力信号に基づいて伝送路の伝送特性を評価する伝送路評価方法は、記憶装置に記憶された波形データに基づいて波形生成器が生成した評価信号が、評価対象である伝送路の一端に入力される第１のステップと、伝送路の他端から出力される出力信号についての波形データが、波形生成器による評価信号の生成のための新たなる波形データとして記憶装置に書き込まれる第２のステップと、第１のステップおよび第２のステップが所定の回数繰り返し実行されることによって生成された伝送路の他端から出力される出力信号に基づいて、評価装置により伝送路の特性を評価する第３のステップと、を備える。

本発明の第２の態様においては、評価対象である伝送路をローパスフィルタとしてモデル化する伝送路モデル化装置は、ディジタルの波形データが記憶されるメモリと、それぞれが、ローパスフィルタ特性を規定するフィルタパラメータが任意に設定可能であり、メモリから読み出された波形データを、設定されたローパスフィルタ特性に従ってフィルタリングする第１のディジタルフィルタおよび第２のディジタルフィルタと、伝送路モデル化装置に伝送路を接続するのに用いられるケーブルと同じケーブル長およびケーブル特性を有するバイパスケーブルと、第１のディジタルフィルタでフィルタリングされた波形データに基づいてアナログの評価信号を生成し、伝送路の一端へ送出する第１の波形生成器と、第２のディジタルフィルタでフィルタリングされた波形データに基づいてアナログの評価信号を生成し、バイパスケーブルの一端へ送出する第２の波形生成器と、伝送路の他端から出力される出力信号をディジタルの波形データに変換して出力する第１のアナログディジタル変換器と、バイパスケーブルの他端から出力される出力信号をディジタルの波形データに変換して出力する第２のアナログディジタル変換器と、第２のアナログディジタル変換器から出力された波形データを、その位相が第１のアナログディジタル変換器から出力された波形データの位相と一致するよう、時間遅延させて出力するディジタル遅延回路と、第１のディジタルフィルタの既に設定されたフィルタパラメータが維持された状態において、第１のアナログディジタル変換器およびディジタル遅延回路から出力された各波形データをそれぞれ高速フーリエ変換して得られた各周波数スペクトル成分間の差が所定のしきい値以下になるよう、第２のディジタルフィルタのフィルタパラメータを設定し直すフィルタ制御部と、を備える。

本発明の第３の態様においては、評価対象である伝送路の一端から評価信号を入力したときに伝送路の他端から出力される出力信号に基づいて伝送路の伝送特性を評価する伝送路評価システムは、上記伝送路モデル化装置と、この伝送路モデル化装置内のフィルタ制御部により第２のディジタルフィルタのフィルタパラメータが設定された伝送路モデル化装置におけるバイパスケーブル上に設けられて、第２の波形生成器から出力される評価信号を評価する評価装置と、を備える。

すなわち、本発明の第３の態様においては、伝送路評価システムを用いた伝送路評価方法は、上記伝送路モデル化装置において、フィルタ制御部により第２のディジタルフィルタのフィルタパラメータを設定する第１のステップと、第１のステップの実行後、バイパスケーブル上に設けられた評価装置により、第２の波形生成器から出力される前記評価信号を評価する第２のステップと、を備える。

本発明の第１の態様によれば、アダプタ装置を従前の評価装置に接続するだけで、低損失の伝送路の伝送特性についての評価を容易に実現することができる。本発明の第１の発明によれば、反射波形および通過損失の影響を「蓄積」させていき、伝送路についてのアイダイアグラム、ジッタ量およびビットエラーレートなどの評価項目についてこれら反射波形および通過損失の影響を「現れやすく」する。したがって、伝送路に入力する評価信号の伝送レートを上げるまでもなく、アイダイアグラム、ジッタ量およびビットエラーレートなどいずれの評価項目について、伝送路ごとの明確な差（バラツキ）として現れさせることができるので、伝送路ごとの伝送品質の良し悪しを判別しやすくすることができる。また、ビットエラーレートを測定する場合には、ビットエラーレートの値が大きな値で伝送路ごとの差を現わさせることができるので、短時間で評価を行うことができる。

本発明の第２の態様によれば、評価対象である伝送路をローパスフィルタとしてモデル化したときのローパスフィルタ特性に関する情報を容易に取得ことができる。また、伝送路の配線長が非常に短く、誘電損失はほとんどゼロであって伝送路の特性インピーダンスの偏差により生ずる反射損失が小さい場合であっても、その取得は可能である。したがって、コンピュータなどの外部装置と組み合わせて伝送路モデル化装置を利用すれば、種々の伝送試験や伝送解析に活用することができる。

本発明の第３の態様によれば、低損失の伝送路の伝送特性についての評価を容易に実現することができる。したがって、伝送路に入力する評価信号の伝送レートを上げるまでもなく、アイダイアグラム、ジッタ量およびビットエラーレートなどいずれの評価項目について、伝送路ごとの明確な差（バラツキ）として現れさせることができるので、伝送路ごとの伝送品質の良し悪しを判別しやすくすることができる。本発明の第３の態様は、特にＩＳＩの評価に特に有効である。また、測定結果から、評価対象である伝送路以外の各種ケーブル、コネクタおよびテスト治具による影響を排除することができるので、伝送路をより正確に評価することができる。

本発明の第１の実施例による伝送評価方法の動作フローを示すフローチャートである。 本発明の第１の実施例による伝送評価方法を実現するアダプタ装置を示すブロック図である。 本発明の第２および第３の実施例による伝送路モデル化装置を示すブロック図である。 従来一般に用いられている伝送路評価システムを例示する図である。

図１は、本発明の第１の実施例による伝送評価方法の動作フローを示すフローチャートである。

本発明の第１の実施例による伝送路評価装置は、記憶装置として、複数のメモリを備える。これらメモリについては、互いに独立して読み書き処理を実行することができるものとする。

まず、ステップＳ１０１において、メモリから波形データが読み出される。この波形データは、ディジタルデータであって、後述するようにアナログの評価信号を作成するのに用いられるものである。ここで、初期状態としては、複数のメモリのうちのいずれか１つのメモリには、初期値としての波形データが記憶されており、伝送路評価装置が動作を開始して１回目のステップＳ１０１の処理としては、この初期値としての波形データがメモリから読み出されることになる。なお、詳細については後述するが、２回目以降のステップＳ１０１の処理としては、メモリに記憶された波形データのうち、これから作成しようとする評価信号の１つ前に生成された評価信号が伝送路の一端に入力されることによりこの伝送路の他端から出力されたときにおける出力信号についての波形データ、がメモリから読み出されることになる。

次いで、ステップＳ１０２において、ステップＳ１０１においてメモリから読み出された波形データに基づいて波形生成器が評価信号を生成する。ここで生成された評価信号は、ステップＳ１０３において、評価対象である伝送路の一端に入力される。

すると、評価信号は伝送路を伝播してこの伝送路の他端から出力され、ステップＳ１０４において、伝送路評価装置は、この伝送路からの出力信号を受信する。受信した出力信号はアナログ信号であるので、これをディジタル信号の波形データに変換した後、メモリに書き込む（ステップＳ１０５）。ここで、出力信号についての波形データは、波形生成器による評価信号の生成のための新たなる波形データとして用いられることから、複数のメモリのうち、当該出力信号が出力されるときに入力された評価信号を生成するのに用いられた波形データが記憶されていたメモリ、とは異なるメモリに書き込まれる。したがって、ここでいう「複数のメモリ」とは、少なくとも２個のメモリであればよく、例えばメモリが２つの場合は、伝送路の他端から出力された出力信号についての波形データは、その受信のたびに、書き込まれるメモリが交互に切り替わる。なお、メモリがｎ個以上の場合（ここで、ｎは３以上の自然数）は、「ｎ−２から１」個前に受信した波形データをメモリに保持しておくことが可能となるので、これらメモリに保持された波形データを用いて、伝送路評価以外の何からのデータ処理に有効活用することができ、より自由度が増す。

伝送路を伝播して出力された出力信号は、この伝送路の反射損失および通過損失の影響を受けた信号である。しかしながら、伝送路の配線長が非常に短く、誘電損失はほとんどゼロであって伝送路の特性インピーダンスの偏差により生ずる反射損失が小さい場合には、伝送路についてのアイダイアグラム、ジッタ量およびビットエラーレートなどいずれの評価項目についても、これら反射波形および通過損失の影響が現れにくい。そこで、本発明の第１の実施例では、伝送路からの出力信号についての波形データに基づいて、さらにまた評価信号を生成し、これを再び伝送路へ入力する。このような処理を何回か繰り返すことによって、反射波形および通過損失の影響を「蓄積」させていき、伝送路についてのアイダイアグラム、ジッタ量およびビットエラーレートなどの評価項目について、これら反射波形および通過損失の影響を「現れやすく」する。ステップＳ１０６は、このための判定処理であり、ステップＳ１０１〜Ｓ１０５のループ処理が、所定の回数、繰り返し実行されたか否かを判定する。なお、この繰り返しの回数は、適宜設定すればよく、例えば、あらかじめ固定の回数を決定してもよく、またあるいは、出力信号を適宜観測し、伝送路評価に適したデータが得られたと判断された時点で上記ループ処理を抜けるようにしてもよい。

ステップＳ１０６において、所定の回数実行されたと判定された場合はステップＳ１０７へ進み、そうでない場合はステップＳ１０１へ戻る。ステップＳ１０１へ戻った場合は、直前のステップＳ１０５においてメモリに書き込まれた波形データ、すなわち、これから作成しようとする評価信号の１つ前に生成された評価信号が伝送路の一端に入力されることによりこの伝送路の他端から出力されたときにおける出力信号についての波形データ、がメモリから読み出されることになる。

ステップＳ１０７では、上記ステップＳ１０１〜Ｓ１０６における処理が所定の回数繰り返し実行されることによって生成された伝送路の他端から出力される出力信号に基づいて、評価装置により伝送路の特性を評価する。ここで、評価装置の例としては、伝送路において信号を伝送する際に生じるジッタをアイダイアグラムで表示するオシロスコープ、あるいは、伝送路において信号を伝送する際に生じるビットエラーレートを表示するビットエラーレートテスタなどがある。

図２は、本発明の第１の実施例による伝送評価方法を実現するアダプタ装置を示すブロック図である。本発明の第１の実施例による伝送評価方法は、オシロスコープやＢＥＲＴ（ビットエラーレートテスタ）などの評価装置３と、評価対象である伝送路２との間に接続されるアダプタ装置１０を用いて実現される。すなわち、従来は、評価対象である伝送路２に評価装置３を直接接続して伝送路２の特性を評価したが、本発明の第１の実施例によれば、評価装置３を、アダプタ装置１０を介して伝送路２に接続することによって、伝送路２の特性を評価するものである。評価対象である伝送路２は、アダプタ装置１０の出力ポートＯｕｔと入力ポートＩｎとの間に接続される。また、評価装置３は、アダプタ装置１０のモニタポートＭＰに接続される。なお、上述の通り、本発明の第１の実施例では、メモリが複数設けられるが、本実施例では一例として、４個のメモリが設けられるものとする。

アダプタ装置１０は、評価信号生成機能と、出力信号受信機能と、モニタ用信号生成機能と、データバスおよびメモリ制御機能と、を有する。以下、各機能の具体的構成について説明する。

評価信号生成機能は、ＤＡＣモジュール３１と、マルチフェーズジェネレータＭＰＧ−１と、ローパスフィルタＬＰＦ−１と、線形アンプＡｍｐ−１と、４個のメモリＭ−１〜Ｍ−４とで実現されるものであり、図１のステップＳ１０１〜Ｓ１０３およびＳ１０６の処理を実現するものである。

ＤＡＣモジュール３１は、メモリＭ−１〜Ｍ−４のいずれかから読み出されたディジタルの波形データをアナログ信号に変換するものである。例えば、５Ｇサンプル／秒、１６ビット幅のディジタルアナログ変換器を８個並列接続した４０Ｇサンプル／秒のディジタルアナログ変換器モジュールとして実現され、出力インピーダンスは５０Ωである。

マルチフェーズジェネレータＭＰＧ−１は、評価信号生成に係る各処理の基準となるクロックを生成するものであり、例えば４０ＧＨｚのクロックを８分周し、これら各分周クロックを位相シフトし、ＤＡＣモジュール３１へ出力し、またメモリコントロールマルチプレクサ３５を経由して各メモリＭ−１〜Ｍ−４へも出力する。

ローパスフィルタＬＰＦ−１は、ＤＡＣモジュール３１で生成したアナログ信号のエイリアス信号を除去する。その入出力インピーダンスは例えば５０Ωである。

線形アンプＡｍｐ−１は、周波数帯域幅が例えば１０ＧＨｚ以上の出力用線形増幅器であり、その入出力インピーダンスは例えば５０Ωである。線形アンプＡｍｐ−１から出力されたアナログの評価信号は、出力ポートＯｕｔを介して、評価対象である伝送路２の一端へ送出される。

メモリＭ−１〜Ｍ−４は、アナログの評価信号を生成するために用いられるディジタルの波形データを記憶する。この波形データは、後述するように、評価対象である伝送路２からの出力信号についての波形データでもある。各メモリＭ−１〜Ｍ−４はそれぞれ、バスクロック周波数が例えば１．０６６ＧＨｚ、データバス幅１６ビット相当のＤＤＲ３ ＳＤＲＡＭを使ったメモリカードを８枚実装したメモリモジュールであり、メモリサイズは１回に送出もしくは受信する評価信号の波形データのデータサイズに応じて実装する。メモリＭ−１〜Ｍ−４のうちどのメモリから評価信号を生成するための波形データを読み出すかは、データバスマルチプレクサＤＢＭ−１とメモリコントロールマルチプレクサＭＣＭ−１のクロスポイントにより決まり、メモリから波形データを読み出すタイミングは、マルチフェーズジェネレータＭＰＧ−１が生成するＭｅｍｏｒｙ Ｒｅａｄ信号により決まる。このように、メモリＭ−１〜Ｍ−４は、互いに独立して読み出し処理を実行することができるものである。

出力信号受信機能は、線形アンプＡｍｐ−２と、ローパスフィルタＬＰＦ−２と、ＡＤＣモジュール３２と、マルチフェーズジェネレータＭＰＧ−２と、４個のメモリＭ−１〜Ｍ−４とで実現されるものであり、図１のステップＳ１０４〜Ｓ１０６の処理を実現するものである。

線形アンプＡｍｐ−２は、入力ポートＩｎを介して受信した伝送路２からのアナログの出力信号を線形入力できる十分な入力レンジを有する線形増幅器であり、その入出力インピーダンスは例えば５０Ωである。

ローパスフィルタＬＰＦ−２は、ＡＤＣモジュール３２に入力される信号の周波数帯域幅を制限するものであり、例えば帯域幅を１０ＧＨｚとする。その入出力インピーダンスは例えば５０Ωである。

ＡＤＣモジュール３２は、伝送路２の他端からの出力信号（ただし、線形アンプＡｍｐ−２およびローパスフィルタＬＰＦ−２にて処理済み）をディジタルの波形データに変換するものである。例えば、５Ｇサンプル／秒、１６ビット幅のアナログディジタル変換器を８個並列接続した４０Ｇサンプル／秒のアナログディジタル変換器モジュールとして実現され、入力インピーダンスは５０Ωである。

マルチフェーズジェネレータＭＰＧ−２は、出力信号受信に係る各処理の基準となるクロックを生成するものであり、例えば４０ＧＨｚのクロックを８分周し、これら各分周クロックを位相シフトし、ＡＤＣモジュール３２へ出力し、またメモリコントロールマルチプレクサ３５を経由して各メモリＭ−１〜Ｍ−４へも出力する。

メモリＭ−１〜Ｍ−４は、上述したように、アナログの評価信号を生成するために用いられるディジタルの波形データを記憶するためのものであるが、出力信号受信機能としては、評価対象である伝送路２からの出力信号についての波形データを記憶するために用いられる。各メモリＭ−１〜Ｍ−４のメモリサイズは１回に送出もしくは受信する評価信号の波形データのデータサイズに応じて実装する。メモリＭ−１〜Ｍ−４のうちどのメモリへ、伝送路２からの出力信号についての波形データを書き込むかは、データバスマルチプレクサＤＢＭ−１とメモリコントロールマルチプレクサＭＣＭ−１のクロスポイントにより決まり、メモリへ波形データを書き込むタイミングは、マルチフェーズジェネレータＭＰＧ−２が生成するＭｅｍｏｒｙ Ｗｒｉｔｅ信号により決まる。このように、メモリＭ−１〜Ｍ−４は、互いに独立して書き込み処理を実行することができるものでもある。

モニタ用信号生成機能は、ＤＡＣモジュール３３と、マルチフェーズジェネレータＭＰＧ−３と、ローパスフィルタＬＰＦ−３と、線形アンプＡｍｐ−３と、４個のメモリＭ−１〜Ｍ−４とで実現されるものであり、図１のステップＳ１０６およびＳ１０７の処理を実現するものである。

ＤＡＣモジュール３３は、モニタすべき波形データが記憶されたメモリＭ−１〜Ｍ−４のいずれかから読み出された当該波形データをアナログ信号に変換するものである。例えば、５Ｇサンプル／秒、１６ビット幅のディジタルアナログ変換器を８個並列接続した４０Ｇサンプル／秒のディジタルアナログ変換器モジュールとして実現され、出力インピーダンスは５０Ωである。

マルチフェーズジェネレータＭＰＧ−３は、モニタ用信号生成に係る各処理の基準となるクロックを生成するものであり、例えば４０ＧＨｚのクロックを８分周し、これら各分周クロックを位相シフトし、ＤＡＣモジュール３３へ出力し、またメモリコントロールマルチプレクサ３５を経由して各メモリＭ−１〜Ｍ−４へも出力する。

ローパスフィルタＬＰＦ−３は、ＤＡＣモジュール３３で生成したアナログ信号のエイリアス信号を除去する。その入出力インピーダンスは例えば５０Ωである。

線形アンプＡｍｐ−３は、周波数帯域幅が例えば１０ＧＨｚ以上の出力用線形増幅器であり、その入出力インピーダンスは例えば５０Ωである。線形アンプＡｍｐ−３から出力されたアナログのモニタ用信号は、モニタポートＭＰを介して、評価装置３へ送出される。

メモリＭ−１〜Ｍ−４は、上述したように、ディジタルの波形データを記憶するためのものである。メモリＭ−１〜Ｍ−４のうちどのメモリからモニタ用信号を生成するための波形データを読み出すかは、データバスマルチプレクサＤＢＭ−１とメモリコントロールマルチプレクサＭＣＭ−１のクロスポイントにより決まり、メモリから波形データを読み出すタイミングは、マルチフェーズジェネレータＭＰＧ−３が生成するＭｅｍｏｒｙ Ｒｅａｄ信号により決まる。読み出すべき波形データは、通常は、評価対象である伝送路２からの出力信号についての最新の波形データであるが、必要に応じて、メモリＭ−１〜Ｍ−４のいずれかに記憶されている、最新の波形データよりも前の波形データを読み出してもよい。

データバスおよびメモリ制御機能は、データバスマルチプレクサ３４とメモリコントロールマルチプレクサ３５とで実現されるものである。

データバスマルチプレクサ３４は、ＤＡＣモジュール３１、ＡＤＣモジュール３２、ＤＡＣモジュール３３、およびメモリＭ−１〜Ｍ−４の各データバス同士をクロスポイント（Ｃｒｏｓｓ Ｐｏｉｎｔ）で１対１に接続する。

メモリコントロールマルチプレクサ３５は、メモリＭ−１〜Ｍ−４に対する各Ｒｅａｄ／Ｗｒｉｔｅ信号と、マルチフェーズジェネレータＭＰＧ−１〜ＭＰＧ−３のＭｅｍｏｒｙ Ｒｅａｄ信号もしくはＭｅｍｏｒｙ Ｗｒｉｔｅ信号と、を１対１に接続する。

続いて、図２に示したアダプタ装置１０の具体的な動作について、特に評価信号の伝送回数とメモリの選択の観点で説明する。表１は、メモリとデータバスマルチプレクサのクロスポイントとの関係を示す。

本発明の第１の実施例では、上述のように、メモリＭ−１〜Ｍ−４に記憶された波形データのうち、これから作成しようとする評価信号の１つ前に生成された評価信号が伝送路の一端に入力されることによりこの伝送路の他端から出力されたときにおける出力信号についての波形データ、がメモリから読み出される。

ここでは初期状態として、例えばメモリＭ−１に、初期値としての波形データが記憶されているものとする。アダプタ装置１０が動作を開始して１回目のステップＳ１０１の処理としては、この初期値としての波形データがメモリＭ−１から読み出されることになる。このために、データバスマルチプレクサ３４のクロスポイントＳ１１が選択される。すると、マルチフェーズジェネレータＭＰＧ−１が生成するＭｅｍｏｒｙ Ｒｅａｄ信号により決まるタイミングで、メモリＭ−１に記憶された波形データが読み出される。ＤＡＣモジュール３１は、この波形データをアナログ信号に変換し、さらにローパスフィルタＬＰＦ−１および線形アンプＡｍｐ−１による処理を経て評価信号が生成される。評価信号は、出力ポートＯｕｔを介して、評価対象である伝送路２の一端へ送出される。伝送路２の他端からの出力信号は、入力ポートＩｎを介してＡｍｐ−２へ入力される。Ａｍｐ−２が受信したアナログ信号は、ローパスフィルタＬＰＦ−２の処理を経てＡＤＣモジュール３２に入力される。ＡＤＣモジュール３２はこのアナログ信号をディジタル信号に変換する。つまり、このディジタル信号は、伝送路２からの出力信号についての波形データである。このとき、当該波形データを記憶するために、既に波形データが記憶されているメモリＭ−１とは異なるメモリ、すなわちこの例ではメモリＭ−２に波形データを書き込むために、データバスマルチプレクサ３４のクロスポイントＳ２２が選択される。マルチフェーズジェネレータＭＰＧ−２が生成するＭｅｍｏｒｙ Ｗｒｉｔｅ信号により決まるタイミングで、メモリＭ−２に当該波形データが書き込まれる。以上が伝送回数１回目の処理である。

続いて伝送回数２回目の処理が開始される。上述のように、１つ前の伝送回数１回目の処理で得られた波形データはメモリＭ−２に記憶されている。データバスマルチプレクサ３４のクロスポイントＳ２１が選択され、マルチフェーズジェネレータＭＰＧ−１が生成するＭｅｍｏｒｙ Ｒｅａｄ信号により決まるタイミングで、メモリＭ−２から波形データ読み出される。ＤＡＣモジュール３１は、この波形データをアナログ信号に変換し、さらにローパスフィルタＬＰＦ−１および線形アンプＡｍｐ−１による処理を経て評価信号が生成される。評価信号は、出力ポートＯｕｔを介して、評価対象である伝送路２の一端へ送出される。伝送路２の他端からの出力信号は、入力ポートＩｎを介してＡｍｐ−２へ入力される。Ａｍｐ−２が受信したアナログ信号は、ローパスフィルタＬＰＦ−２の処理を経てＡＤＣモジュール３２に入力される。ＡＤＣモジュール３２はこのアナログ信号をディジタル信号に変換し、伝送路２からの出力信号についての波形データを生成する。このとき、当該波形データを記憶するために、既に波形データが記憶されているメモリＭ−１およびＭ−２とは異なるメモリ、すなわちこの例ではメモリＭ−３に波形データを書き込むために、データバスマルチプレクサ３４のクロスポイントＳ３２が選択される。マルチフェーズジェネレータＭＰＧ−２が生成するＭｅｍｏｒｙ Ｗｒｉｔｅ信号により決まるタイミングで、メモリＭ−３に当該波形データが書き込まれる。以上が伝送回数２回目の処理である。

続いて伝送回数３回目の処理が開始される。上述のように、１つ前の伝送回数２回目の処理で得られた波形データはメモリＭ−３に記憶されている。データバスマルチプレクサ３４のクロスポイントＳ３１が選択され、マルチフェーズジェネレータＭＰＧ−１が生成するＭｅｍｏｒｙ Ｒｅａｄ信号により決まるタイミングで、メモリＭ−３から波形データ読み出される。ＤＡＣモジュール３１は、この波形データをアナログ信号に変換し、さらにローパスフィルタＬＰＦ−１および線形アンプＡｍｐ−１による処理を経て評価信号が生成される。評価信号は、出力ポートＯｕｔを介して、評価対象である伝送路２の一端へ送出される。伝送路２の他端からの出力信号は、入力ポートＩｎを介してＡｍｐ−２へ入力される。Ａｍｐ−２が受信したアナログ信号は、ローパスフィルタＬＰＦ−２の処理を経てＡＤＣモジュール３２に入力される。ＡＤＣモジュール３２はこのアナログ信号をディジタル信号に変換し、波形データを生成する。このとき、当該波形データを記憶するために、既に波形データが記憶されているメモリＭ−１〜Ｍ−３とは異なるメモリ、すなわちこの例ではメモリＭ−４に波形データを書き込むために、データバスマルチプレクサ３４のクロスポイントＳ４２が選択される。マルチフェーズジェネレータＭＰＧ−２が生成するＭｅｍｏｒｙ Ｗｒｉｔｅ信号により決まるタイミングで、メモリＭ−４に当該波形データが書き込まれる。以上が伝送回数３回目の処理である。

続いて伝送回数４回目の処理が開始される。上述のように、１つ前の伝送回数３回目の処理で得られた波形データはメモリＭ−４に記憶されている。データバスマルチプレクサ３４のクロスポイントＳ４１が選択され、マルチフェーズジェネレータＭＰＧ−１が生成するＭｅｍｏｒｙ Ｒｅａｄ信号により決まるタイミングで、メモリＭ−４から波形データ読み出される。ＤＡＣモジュール３１は、この波形データをアナログ信号に変換し、さらにローパスフィルタＬＰＦ−１および線形アンプＡｍｐ−１による処理を経て評価信号が生成される。評価信号は、出力ポートＯｕｔを介して、評価対象である伝送路２の一端へ送出される。伝送路２の他端からの出力信号は、入力ポートＩｎを介してＡｍｐ−２へ入力される。Ａｍｐ−２が受信したアナログ信号は、ローパスフィルタＬＰＦ−２の処理を経てＡＤＣモジュール３２に入力される。ＡＤＣモジュール３２はこのアナログ信号をディジタル信号に変換し、波形データを生成する。ここで、メモリＭ−１〜Ｍ−４には既に波形データが記憶されているが、このうちメモリＭ−１のデータをクリアした上で、メモリＭ−１に波形データを書き込むために、データバスマルチプレクサ３４のクロスポイントＳ１２が選択される。マルチフェーズジェネレータＭＰＧ−２が生成するＭｅｍｏｒｙ Ｗｒｉｔｅ信号により決まるタイミングで、メモリＭ−１に当該波形データが書き込まれる。以上が伝送回数４回目の処理である。

５回目以降も必要であれば繰り返し実行する。所定の回数を実行後は、モニタ用信号を生成するために、最新の波形データをメモリから読み出す。一例として、最新のデータがメモリＭ−４に記憶されている場合を説明すると次の通りである。データバスマルチプレクサ３４のクロスポイントＳ４１が選択され、マルチフェーズジェネレータＭＰＧ−３が生成するＭｅｍｏｒｙ Ｒｅａｄ信号により決まるタイミングで、メモリＭ−４から波形データ読み出される。ＤＡＣモジュール３３は、この波形データをアナログ信号に変換し、さらにローパスフィルタＬＰＦ−３および線形アンプＡｍｐ−３による処理を経てモニタ用信号が生成される。モニタ用信号は、モニタポートＭＰを介して、オシロスコープやＢＥＲＴなどの評価装置３へ送出される。このようにして得られたモニタ用信号は、反射波形および通過損失の影響が「蓄積」された信号である。したがって、評価装置３による計測では、伝送路についてのアイダイアグラム、ジッタ量およびビットエラーレートなどの評価項目についてこれら反射波形および通過損失の影響が「現れやすく」なっているので、これら評価項目について、伝送路ごとの明確な差（バラツキ）として現れさせることができるので、伝送路ごとの伝送品質の良し悪しを判別しやすくすることができる。

なお、この繰り返しの回数は、適宜設定すればよく、例えば、あらかじめ固定の回数を決定してもよく、またあるいは、出力信号を常時観測し、伝送路評価に適したデータが得られたと判断された時点で上記ループ処理を抜けるようにしてもよい。

上述の本発明の第１の実施例では、メモリの個数を一例として４個とした。この例も含めて、メモリがｎ個以上の場合（ここで、ｎは３以上の自然数）は、「ｎ−２から１」個前に受信した波形データをメモリに保持しておくことが可能となるので、これらメモリに保持された波形データを、データバスマルチプレクサ３４のクロスポイントを適宜選択して読み出すようにすれば、評価装置３で、伝送路評価以外の何からのデータ処理に有効活用することも可能である。また、評価装置３をコンピュータに代えることによって、当該コンピュータ上で、メモリに保持された波形データを利用するようにしてもよい。

続いて、本発明の第２の実施例について説明する。

全ジッタ量を表わすＴＪ（Ｔｏｔａｌ Ｊｉｔｔｅｒ）は、ＲＪ（Ｒａｎｄｏｍ Ｊｉｔｔｅｒ）、ＤＣＤ（Ｄｕｔｙ Ｃｙｃｌｅ Ｄｉｓｔｏｒｔｉｏｎ）、ＩＳＩ（Ｉｎｔｅｒ−Ｓｙｍｂｏｌ Ｉｎｔｅｒｆｅｒｅｎｃｅ）、ＰＪ（Ｐｅｒｉｏｄｉｃ Ｊｉｔｔｅｒ）、ＢＵＪ（Ｕｎｃｏｒｒｅｌａｔｅｄ Ｂｏｕｎｄｅｄ Ｊｉｔｔｅｒ）の各ジッタ要因に分解することができる。

これら各ジッタ要因のうち、ＩＳＩは、評価対象である伝送路の周波数特性に影響するジッタである。伝送路では伝播する信号の周波数が高くなると損失が大きくなることから、伝送路を、ローパスフィルタの一種とみなすことができる。非特許文献２および３には、伝送路を、ローパスフィルタに見立てて、１次ローパスフィルタ、２次ローパスフィルタまたはこれらの組み合わせによりモデル化（モデリング）する技術が示されている。本発明の第２の実施例は、伝送路をローパスフィルタとしてモデル化するときの、ローパスフィルタ特性を規定するパラメータを取得するための装置である。

図３は、本発明の第２および第３の実施例による伝送路モデル化装置を示すブロック図である。評価対象である伝送路２は、その一端が、テストパスＴ１を介して本発明の第２の実施例による伝送路モデル化装置１１の出力ポートＯｕｔ１に接続され、その他端が、テストパスＴ２を介して伝送路モデル化装置１１の入力ポートＩｎ１に接続される。テストパスには、通常、ケーブルのほかに、コネクタ、テスト治具なども含まれる。

また、伝送路モデル化装置１１は、バイパスケーブルＢＣを備えており、装置内の出力ポートＯｕｔ２と入力ポートＩｎ２との間に接続される。バイパスケーブルＢＣは、評価対象である伝送路２を伝送路モデル化装置１１に接続するのに用いられるケーブル（テストパスＴ１およびテストパスＴ２）と同じケーブル長およびケーブル特性を有する。すなわち、バイパスケーブルＢＣの両端にそれぞれ位置する出力ポートＯｕｔ２から入力ポートＩｎ２までの距離は、テストパスＴ１の両端にそれぞれ位置する出力ポートＯｕｔ１から接続点Ｐ１までの距離Ｌ１とテストパスＴ２の両端に位置する接続点Ｐ２から入力ポートＩｎ１までの距離Ｌ２との合計と、同じである。

伝送路モデル化装置１１は、評価信号生成機能と、出力信号受信機能と、フィルタ制御機能と、を有する。以下、各機能の具体的構成について説明する。

評価信号生成機能は、ＤＡＣモジュール４１と、ＤＡＣモジュール４２と、マルチフェーズジェネレータＭＰＧ−１と、ローパスフィルタＬＰＦ−１と、ローパスフィルタＬＰＦ−２と、線形アンプＡｍｐ−１と、線形アンプＡｍｐ−２と、メモリＭ−０と、ディジタルフィルタＤＦ−１と、ディジタルフィルタＤＦ−２と、で実現されるものである。

ＤＡＣモジュール４１およびＤＡＣモジュール４２は、それぞれ、例えば、５Ｇサンプル／秒、１６ビット幅のディジタルアナログ変換器を８個並列接続した４０Ｇサンプル／秒のディジタルアナログ変換器モジュールとして実現され、出力インピーダンスは５０Ωである。ＤＡＣモジュール４１は、ディジタルフィルタＤＦ−１から出力されたディジタルのフィルタリングされた波形データをアナログ信号に変換する。ＤＡＣモジュール４２は、ディジタルフィルタＤＦ−２から出力されたディジタルのフィルタリング済の波形データをアナログ信号に変換する。

マルチフェーズジェネレータＭＰＧ−１は、評価信号生成に係る各処理の基準となるクロックを生成するものであり、例えば４０ＧＨｚのクロックを８分周し、これら各分周クロックを位相シフトし、ＤＡＣモジュール４１、ＤＡＣモジュール４２、およびメモリＭ−０へ出力する。

ローパスフィルタＬＰＦ−１は、ＤＡＣモジュール４１で生成したアナログ信号のエイリアス信号を除去する。その入出力インピーダンスは例えば５０Ωである。

ローパスフィルタＬＰＦ−２は、ＤＡＣモジュール４２で生成したアナログ信号のエイリアス信号を除去する。その入出力インピーダンスは例えば５０Ωである。

線形アンプＡｍｐ−１および線形アンプＡｍｐ−２は、周波数帯域幅が例えば１０ＧＨｚ以上の出力用線形増幅器であり、その入出力インピーダンスは例えば５０Ωである。線形アンプＡｍｐ−１から出力されたアナログの評価信号は、出力ポートＯｕｔ１を介して、評価対象である伝送路２の一端へ送出される。また、線形アンプＡｍｐ−２から出力されたアナログの評価信号は、出力ポートＯｕｔ２を介して、バイパスケーブルＢＣの一端へ送出される。

メモリＭ−０は、アナログの評価信号を生成するために用いられるディジタルの波形データを記憶する。メモリＭ−０は、バスクロック周波数が例えば１．０６６ＧＨｚ、データバス幅１６ビット相当のＤＤＲ３ ＳＤＲＡＭを使ったメモリカードを８枚実装したメモリモジュールであり、メモリサイズは１回に送出する評価信号の波形データのデータサイズに応じて実装する。メモリＭ−０から波形データを読み出すタイミングは、マルチフェーズジェネレータＭＰＧ−１が生成するＭｅｍｏｒｙ Ｒｅａｄ信号により決まる。

ディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２は、フィルタデータおよびコントロールバス６１のデータにより、ローパスフィルタ特性を規定するフィルタパラメータを任意に設定可能である。ディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２についての設定可能なフィルタパラメータは、極周波数およびダンピングレシオである。ディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２は、メモリＭ−０から読み出された波形データを、それぞれ設定されたローパスフィルタ特性に従ってフィルタリングし、ＤＡＣモジュール４１およびＤＡＣモジュール４２へ出力する。なお、ディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２の各フィルタパラメータの初期値としては、これらディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２が、周波数特性がフラットとなるオールパスフィルタとして動作するように、設定される。つまり、初期状態としては、メモリＭ−０からＤＡＣモジュール４１までの経路上およびメモリＭ−０からＤＡＣモジュール４２までの経路上には共にローパスフィルタに相当するものが存在しないように、ディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２が設定される。

上述のＤＡＣモジュール４１、ローパスフィルタＬＰＦ−１および線形アンプＡｍｐ−１は、ディジタルフィルタＤＦ−１でフィルタリングされた波形データに基づいてアナログの評価信号を生成し、出力ポートＯｕｔ１を介して、評価対象である伝送路２の一端へ送出する第１の波形生成器を構成する。

上述のＤＡＣモジュール４２、ローパスフィルタＬＰＦ−２および線形アンプＡｍｐ−２は、ディジタルフィルタＤＦ−２でフィルタリングされた波形データに基づいてアナログの評価信号を生成し、出力ポートＯｕｔ２を介して、バイパスケーブルＢＣの一端へ送出する第２の波形生成器を構成する。

出力信号受信機能は、線形アンプＡｍｐ−３と、線形アンプＡｍｐ−４と、ローパスフィルタＬＰＦ−３と、ローパスフィルタＬＰＦ−４と、ＡＤＣモジュール４３と、ＡＤＣモジュール４４と、マルチフェーズジェネレータＭＰＧ−２と、ディジタル遅延回路ＤＤとで実現されるものである。

線形アンプＡｍｐ−３は、入力ポートＩｎ１を介して受信した伝送路２からのアナログの出力信号を線形入力できる十分な入力レンジを有する線形増幅器であり、その入出力インピーダンスは例えば５０Ωである。

線形アンプＡｍｐ−４は、入力ポートＩｎ２を介して受信したバイパスケーブルＢＣからのアナログの出力信号を線形入力できる十分な入力レンジを有する線形増幅器であり、その入出力インピーダンスは例えば５０Ωである。

ローパスフィルタＬＰＦ−３は、ＡＤＣモジュール４３に入力される信号の周波数帯域幅を制限するものであり、例えば帯域幅を１０ＧＨｚとする。その入出力インピーダンスは例えば５０Ωである。

ローパスフィルタＬＰＦ−４は、ＡＤＣモジュール４４に入力される信号の周波数帯域幅を制限するものであり、例えば帯域幅を１０ＧＨｚとする。その入出力インピーダンスは例えば５０Ωである。

ＡＤＣモジュール４３は、伝送路２の他端からの出力信号（ただし、線形アンプＡｍｐ−３およびローパスフィルタＬＰＦ−３にて処理済み）をディジタルの波形データに変換するものである。例えば、５Ｇサンプル／秒、１６ビット幅のアナログディジタル変換器を８個並列接続した４０Ｇサンプル／秒のアナログディジタル変換器モジュールとして実現され、入力インピーダンスは５０Ωである。

ＡＤＣモジュール４４は、バイパスケーブルＢＣの他端からの出力信号（ただし、線形アンプＡｍｐ−４およびローパスフィルタＬＰＦ−４にて処理済み）をディジタルの波形データに変換するものである。例えば、５Ｇサンプル／秒、１６ビット幅のアナログディジタル変換器を８個並列接続した４０Ｇサンプル／秒のアナログディジタル変換器モジュールとして実現され、入力インピーダンスは５０Ωである。

マルチフェーズジェネレータＭＰＧ−２は、出力信号受信に係る各処理の基準となるクロックを生成するものであり、例えば４０ＧＨｚのクロックを８分周し、これら各分周クロックを位相シフトし、ＡＤＣモジュール４３およびＡＤＣモジュール４４へ出力する。

ディジタル遅延回路ＤＤは、ディジタルディレイコントロールバス６２からの制御データにより、遅延時間が設定されるものである。この遅延時間は、評価対象である伝送路２の信号伝播時間に相当するものである。上述のように、バイパスケーブルＢＣ上の出力ポートＯｕｔ２から入力ポートＩｎ２までの距離は、テストパスＴ１の両端にそれぞれ位置する出力ポートＯｕｔ１と接続点Ｐ１との間の距離Ｌ１とテストパスＴ２の両端にそれぞれ位置する接続点Ｐ２と入力ポートＩｎ１との間の距離Ｌ２との合計と同じである。出力ポートＯｕｔ１および出力ポートＯｕｔ２の両ポートでは、評価信号の位相は一致している。しかしながら、出力ポートＯｕｔ１から入力ポートＩｎ１までの信号伝播時間は、出力ポートＯｕｔ２から入力ポートＩｎ２までの信号伝播時間よりも、伝送路２が存在する分だけ、長い。したがって、ディジタル遅延回路ＤＤは、後述するディレイレジスタ５１および位相検出器５２によって設定された遅延時間だけ、ＡＤＣモジュール４４から出力された波形データを、時間遅延させて出力する。この設定された遅延時間により、ＡＤＣモジュール４４から出力された波形データと、ＡＤＣモジュール４３から出力された波形データの位相とが一致することになる。

フィルタ制御機能は、フィルタ制御部４５で実現されるものである。フィルタ制御部４５は、ディレイレジスタ５１、位相検出器５２、ＦＦＴ５３、ＦＦＴ５４、最小レベルレジスタ５５、減算器５６、エラーレベルレジスタ５７、コンパレータ５８、フィルタパラメータレジスタ５９とを備える。

ディレイレジスタ５１および位相検出器５２は、ＡＤＣモジュール４４から出力された波形データについて、その位相がＡＤＣモジュール４３から出力された波形データの位相と一致するよう、調整するためのものである。ディジタル遅延回路ＤＤの出力の位相とＡＤＣモジュール４３の出力の位相とが位相検出器５２によって検出され、両者の位相が一致するまで、ディジタルレジスタ５１の値を調整をし続ける。ディジタル遅延回路ＤＤの出力の位相とＡＤＣモジュール４３の出力の位相とが一致したならば、位相検出器５２は、ＦＦＴ５３とＦＦＴ５４の動作開始を指示する。

ＦＦＴ５３およびＦＦＴ５４は、位相検出器５２からの動作開始の指示により、ＡＤＣモジュール４３の出力およびディジタル遅延回路ＤＤの出力を、高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）演算する。最小レベルレジスタ５５には、最小値が設定されており、ＡＤＣモジュール４３の出力を高速フーリエ変換して得られた周波数スペクトル成分、およびディジタル遅延回路ＤＤの出力をそれぞれ高速フーリエ変換して得られた周波数スペクトル成分、のそれぞれについて、最小値以上であるか否かが判定される。周波数スペクトル成分が最小値以下と判定された場合には、評価に必要な周波数帯域に対し、評価信号の周波数帯域が不足していると判断される。

減算器５６は、ＦＦＴ５３の出力とＦＦＴ５４の出力とを減算する。

フィルタパラメータレジスタ５９は、ディジタルフィルタＤＦ−２のフィルタパラメータの設定機能を有するものであり、後述するコンパレータ５８の比較結果が、エラーレベルレジスタ５７に記憶された「所定のしきい値」以下になるまで、ディジタルフィルタＤＦ−２のフィルタパラメータを調整し（変更し）続ける。また、フィルタパラメータレジスタ５９は、詳細については後述するが、ディジタルフィルタＤＦ−２のフィルタパラメータの調整が完了すると、フィルタパラメータレジスタ５９は、ディジタルフィルタＤＦ−１の新たなるフィルタパラメータとして、調整が完了したディジタルフィルタＤＦ−２のフィルタパラメータと同じものを、フィルタデータおよびコントロールバス６１を介して設定する。

コンパレータ５８は、減算器５６の処理により得られたＦＦＴ５３とＦＦＴ５４が出力した各周波数スペクトル成分間の差（各周波数ポイントのレベル差）と、エラーレベルレジスタに記憶された「所定のしきい値」とを比較する。各周波数スペクトル成分間の差が所定のしきい値以下になるまで、フィルタパラメータレジスタ５９を介してディジタルフィルタＤＦ−２のフィルタパラメータを調整し（変更し）続ける。ディジタルフィルタＤＦ−２のフィルタパラメータの調整中、ディジタルフィルタＤＦ−２のフィルタパラメータは、フィルタパラメータレジスタ５９に一旦記録された後、フィルタデータおよびコントロールバス６１を介してディジタルフィルタＤＦ−２へ出力される。一方、この間、ディジタルフィルタＤＦ−１のフィルタパラメータは既に設定された値のまま維持されている。したがって、ディジタルフィルタＤＦ−２のフィルタパラメータの調整中は、ディジタルフィルタＤＦ−２は、受信したフィルタパラメータで規定されるローパスフィルタ特性に従って、メモリＭ−０から読み出された波形データをフィルタリングするが、ディジタルフィルタＤＦ−１は、当該維持されたフィルタパラメータで規定されるローパスフィルタ特性に従って、メモリＭ−０から読み出された波形データをフィルタリングすることになる。

ディジタルフィルタＤＦ−２のフィルタパラメータを調整し続けた結果、ＦＦＴ５３とＦＦＴ５４が出力した各周波数スペクトル成分間の差が所定のしきい値以下になった場合には、ディジタルフィルタＤＦ−２のフィルタパラメータの調整を終了し、ステータスポートＳＰからコンプリート（Ｃｏｍｐｌｅｔｅ）のステータス信号を出力する。一方、ディジタルフィルタＤＦ−２のフィルタパラメータを所定の時間、調整し続けたにもかかわらず、各周波数スペクトル成分間の差が所定のしきい値以下にならなかった場合には、これ以上のディジタルフィルタＤＦ−２のフィルタパラメータの調整は不可能であるとして、エラー（Ｅｒｒｏｒ）のステータス信号を出力する。

フィルタパラメータレジスタ５９は、ＦＦＴ５３とＦＦＴ５４が出力した各周波数スペクトル成分間の差が所定のしきい値以下になった場合のディジタルフィルタＤＦ−２のフィルタパラメータを、ディジタルフィルタＤＦ−１の新たなるフィルタパラメータとして、調整が完了したディジタルフィルタＤＦ−２のフィルタパラメータと同じものを、フィルタデータおよびコントロールバス６１を介して設定する。

以上のようにして、フィルタ制御部４５は、ＦＦＴ５３（ディジタル遅延回路ＤＤおよびＡＤＣモジュール４４経由の経路）とＦＦＴ５４（ＡＤＣモジュール４３経由の経路）が出力した各周波数スペクトル成分間の差が所定のしきい値以下になるよう、前記第２のディジタルフィルタのフィルタパラメータを設定し直し、また、フィルタ制御部４５は、ディジタルフィルタＤＦ−１の新たなるフィルタパラメータとして、設定し直されたディジタルフィルタＤＦ−２のフィルタパラメータと同じものを設定する。

上述のように、バイパスケーブルＢＣの両端に位置する出力ポートＯｕｔ２から入力ポートＩｎ２までの距離は、テストパスＴ１の両端に位置する出力ポートＯｕｔ１から接続点Ｐ１までの距離Ｌ１とテストパスＴ２の両端に位置する接続点Ｐ２から入力ポートＩｎ１までの距離Ｌ２との合計と、同じである。つまり、伝送路２経由の信号経路とバイパスケーブルＢＣ経由の信号経路とを比較すると、伝送路２が存在するかしないかの点で両者は相違している。非特許文献２および３が示すように伝送路についてはローパスフィルタとしてモデル化することができるので、伝送路２経由の信号経路は、バイパスケーブルＢＣ上に、ローパスフィルタが設けられたものとみなすことができる。このような状況の下、ディジタルフィルタＤＦ−１の既に設定されたフィルタパラメータが維持された状態において、ディジタルフィルタＤＦ−２のフィルタパラメータを調整し（変更し）続けた結果、ＦＦＴ５３とＦＦＴ５４が出力した各周波数スペクトル成分間の差が所定のしきい値以下になったということは、調整が完了したディジタルフィルタＤＦ−２のフィルタパラメータは、評価対象である伝送路２のローパスフィルタ特性を規定するパラメータと同等のものであるということを意味する。換言すれば、評価対象である伝送路２をローパスフィルタとしてモデル化したときのローパスフィルタ特性を規定するパラメータは、「ＦＦＴ５３とＦＦＴ５４が出力した各周波数スペクトル成分間の差が所定のしきい値以下になったときのディジタルフィルタＤＦ−２のフィルタパラメータである」ということである。このように、ディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２の各フィルタパラメータの設定は、評価対象である伝送路２に係る信号経路およびバイパスケーブルＢＣに係る信号経路についての各周波数スペクトル成分の差を用いて実行されるので、両信号経路に共通して存在する各種ケーブル、コネクタおよびテスト治具による影響を排除することができる利点がある。

伝送路モデル化装置１１は、上述のようにフィルタ制御部４５により設定されたディジタルフィルタＤＦ−２のフィルタパラメータ、すなわち評価対象である伝送路２をローパスフィルタとしてモデル化したときのローパスフィルタ特性を規定するパラメータを、外部装置へ出力するためのモニタポートＭＰを備える。したがって、本発明の第２の実施例による伝送路モデル化装置１１を用いれば、伝送路モデル化装置１１のモニタポートＭＰに例えばコンピュータを接続すれば、評価対象の伝送路２をローパスフィルタとしてモデル化したときのローパスフィルタ特性に関する情報を容易に有効活用することができる。

次に、本発明の第２の実施例による伝送路モデル化装置１１の初期セットアップについて説明する。

線形アンプＡｍｐ−１と線形アンプＡｍｐ−２、線形アンプＡｍｐ−３と線形アンプＡｍｐ−４、ローパスフィルタＬＰＦ−１とローパスフィルタＬＰＦ−２、ローパスフィルタＬＰＦ−３とローパスフィルタＬＰＦ−４、はそれぞれ同じ性能を有するものとする。つまり、ＤＡＣモジュール４１の出力から出力ポートＯｕｔ１までの信号伝播時間と、ＤＡＣモジュール４２の出力から出力ポートＯｕｔ２までの信号伝播時間とが同じとなるように設計し、入力ポートＩｎ１からＡＤＣモジュール４３の入力までの信号伝播時間と、入力ポートＩｎ２からＡＤＣモジュール４４の入力までの信号伝播時間と、が同じとなるように設計する。

メモリＭ−０には、擬似ランダムテータ等の評価信号の波形データを書き込んでおく。

ディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２の各フィルタパラメータは、その初期値として、これらディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２が、周波数特性がフラットとなるオールパスフィルタとして動作するように、設定される。

ディジタル遅延回路ＤＤは、その初期値として、ディジタル遅延素子要素が機能しない状態すなわち遅延時間がゼロとなるように、入出力を直結してバイパス状態にしておく。

バイパスケーブルＢＣは、評価対象である伝送路２を伝送路モデル化装置１１に接続するのに用いられるケーブル（テストパスＴ１およびテストパスＴ２）と同じケーブル長およびケーブル特性を有するものとする。すなわち、バイパスケーブルＢＣの両端に位置する出力ポートＯｕｔ２から入力ポートＩｎ２までの距離は、テストパスＴ１の両端に位置する出力ポートＯｕｔ１から接続点Ｐ１までの距離Ｌ１とテストパスＴ２の両端に位置する接続点Ｐ２から入力ポートＩｎ１までの距離Ｌ２との合計と、同じである。

テストパスＴ１の接続点Ｐ１とテストパスＴ２の接続点Ｐ２との間には、評価対象である伝送路２を接続せずに、スルーアダプタ６３を接続する。また、バイパスケーブルＢＣについても、出力ポートＯｕｔ２からの距離が上記Ｌ１となる位置である接続点Ｐ３と、入力ポートＩｎ２からの距離が上記Ｌ２となる位置である接続点Ｐ４と、の間にスルーアダプタ６４を接続する。スルーアダプタ６３およびスルーアダプタ６４は、低損失でできる限り短いものを使用する。

上述のようにスルーアダプタ６３およびスルーアダプタ６４を接続した状態において、メモリＭ−０から、マルチフェーズジェネレータＭＰＧ−１から出力されるＭｅｍｏｒｙ Ｒｅａｄ信号のタイミングで、評価信号の波形データを読み出し、この波形データをＤＡＣモジュール４１およびＤＡＣモジュール４２においてそれぞれアナログ信号に変換し、ローパスフィルタＬＰＦ−１および線形アンプＡｍｐ−１、ならびにローパスフィルタＬＰＦ−２および線形アンプＡｍｐ−２、をそれぞれ経由させて各出力ポートＯｕｔ１およびＯｕｔ２よりアナログの評価信号を送出する。この信号は、各ケーブルを経由して各入力ポートＩｎ１およびＩｎ２において受信することになる。ステータスポートＳＰからエラー（Ｅｒｒｏｒ）のステータス信号が出力されたときは、テストパスＴ１およびＴ２経由の信号経路とバイパスケーブルＢＣとの信号経路とは理想的には伝送特性が同じであるべきところ若干の差が生じてしまっていることを意味するので、ディジタルフィルタＤＦ−２のフィルタパラメータを手動で調整する。ステータスポートＳＰからコンプリート（Ｃｏｍｐｌｅｔｅ）のステータス信号が出力されたことが確認できれば、ディジタルフィルタＤＦ−２のフィルタパラメータの較正が完了したことになる。そして較正完了後のディジタルフィルタＤＦ−２のフィルタパラメータを、伝送路の評価時に行うフィルタパラメータの調整における補正値として使用する。

以上のようにして初期セットアップを完了した後は、スルーアダプタ６４については接続点Ｐ３と接続点Ｐ４との間に接続したままとし、スルーアダプタ６３については取り外して代わりに評価対象である伝送路２を接続する。

次に、本発明の第２の実施例による伝送路モデル化装置の動作について、図３を参照しながら説明する。

メモリＭ−０ から読み出されたディジタルの波形データは、ディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ２を経由後、ＤＡＣモジュール４１およびＤＡＣモジュール４２でそれぞれディジタルアナログ変換され、そしてローパスフィルタＬＰＦ−１および線形アンプＡｍｐ−１ならびにローパスフィルタＬＰＦ−２および線形アンプＡｍｐ−２を経由して、出力ポートＯｕｔ１および出力ポートＯｕｔ２から評価信号を同時にそれぞれ送出する。

すると、評価対象である伝送路２を伝播して出力された出力信号は、入力ポートＩｎ１に入力され、線形アンプＡｍｐ−３およびローパスフィルタＬＰＦ−３を経由後、ＡＤＣモジュール４３でアナログディジタル変換される。また、バイパスケーブルＢＣを伝播して出力された出力信号は、入力ポートＩｎ２に入力され、線形アンプＡｍｐ−４およびローパスフィルタＬＰＦ−４を経由後、ＡＤＣモジュール４４でアナログディジタル変換され、さらにディジタル遅延回路ＤＤに入力される。

次いで、ディジタル遅延回路ＤＤを通過した位相遅延されたディジタルデータと、ＡＤＣモジュール４３から出力されたディジタルデータとが位相検出器５２で比較され、その差がゼロになるよう、ディレイレジスタ５１の値が変更されてディジタル遅延回路ＤＤの遅延時間が調整される。遅延時間の調整が完了すると、ディジタル遅延回路の遅延時間と、伝送路２の信号伝播時間とが等しくなる。

遅延時間調整後、ＦＦＴ５３およびＦＦＴ５４は、位相検出器５２による動作開始の指示により、ＡＤＣモジュール４３の出力およびディジタル遅延回路ＤＤの出力をそれぞれＦＦＴ演算する。ＦＦＴ５３の出力およびＦＦＴ５４の出力のそれぞれについて、最小レベルレジスタ５５に記憶された最小値以上であるか否かが判定される。周波数スペクトル成分が最小値以下と判定された場合には、評価信号は帯域外であると判断されたとこになるので、ステータスポートＳＰからコンプリート（Ｃｏｍｐｌｅｔｅ）のステータス信号が出力されるまで、線形アンプＡｍｐ−１および線形アンプＡｍｐ−２のゲインを調整して出力ポートＯｕｔ１および出力ポートＯｕｔ２から出力される評価信号の出力レベルを上げる。

コンパレータ５８は、減算器５６の処理により得られたＦＦＴ５３とＦＦＴ５４が出力した各周波数スペクトル成分間の差（各周波数ポイントのレベル差）と、エラーレベルレジスタに記憶された「所定のしきい値」とを比較する。比較の結果、各周波数スペクトル成分間の差が所定のしきい値以下になるまで、フィルタパラメータレジスタ５９を介してディジタルフィルタＤＦ−２のフィルタパラメータが調整され（変更され）続ける。なお、ディジタルフィルタＤＦ−２のフィルタパラメータの調整中、ディジタルフィルタＤＦ−２のフィルタパラメータは、フィルタパラメータレジスタ５９に一旦記録された後、フィルタデータおよびコントロールバス６１を介してディジタルフィルタＤＦ−２へ出力される。一方、この間、ディジタルフィルタＤＦ−１のフィルタパラメータは既に設定された値のまま維持される。なお、ディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２についての設定可能なフィルタパラメータは、極周波数およびダンピングレシオである。

ディジタルフィルタＤＦ−２のフィルタパラメータを調整し続けた結果、ＦＦＴ５３とＦＦＴ５４が出力した各周波数スペクトル成分間の差が所定のしきい値以下になった場合には、ディジタルフィルタＤＦ−２のフィルタパラメータの調整を終了し、ステータスポートＳＰからコンプリート（Ｃｏｍｐｌｅｔｅ）のステータス信号を出力する。一方、ディジタルフィルタＤＦ−２のフィルタパラメータを所定の時間、調整し続けたにもかかわらず、各周波数スペクトル成分間の差が所定のしきい値以下にならなかった場合には、これ以上のディジタルフィルタＤＦ−２のフィルタパラメータの調整は不可能であるとして、エラー（Ｅｒｒｏｒ）のステータス信号を出力する。

フィルタパラメータレジスタ５９は、ＦＦＴ５３とＦＦＴ５４が出力した各周波数スペクトル成分間の差が所定のしきい値以下になったとき（すなわち、ステータスポートＳＰからコンプリート（Ｃｏｍｐｌｅｔｅ）のステータス信号が出力されたとき）のディジタルフィルタＤＦ−２のフィルタパラメータを、ディジタルフィルタＤＦ−１の新たなるフィルタパラメータとして、調整が完了したディジタルフィルタＤＦ−２のフィルタパラメータと同じものを、フィルタデータおよびコントロールバス６１を介して設定する。

設定が完了したディジタルフィルタＤＦ−２のフィルタパラメータ、すなわち評価対象である伝送路２をローパスフィルタとしてモデル化したときのローパスフィルタ特性を規定するパラメータは、モニタポートＭＰを介して、外部装置へ出力することができる。伝送路モデル化装置１１のモニタポートＭＰに例えばコンピュータを接続すれば、評価対象の伝送路２をローパスフィルタとしてモデル化したときのローパスフィルタ特性に関する情報を取得することができる。

伝送路モデル化装置１１は、上述のようにフィルタ制御部４５により設定されたディジタルフィルタＤＦ−２のフィルタパラメータ、および新たに設定されたディジタルフィルタＤＦ−１のフィルタパラメータの下、伝送路モデル化装置１１をさらに動作させてもよい。すなわちこの場合、ディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２は、メモリＭ−０から読み出された波形データを、新たに設定されたローパスフィルタ特性に従ってそれぞれフィルタリングし、これらフィルタリングされた各波形データを用いて、上記第１の波形生成器（ＤＡＣモジュール４１、ローパスフィルタＬＰＦ−１および線形アンプＡｍｐ−１）、上記第２の波形生成器（ＤＡＣモジュール４２、ローパスフィルタＬＰＦ−２および線形アンプＡｍｐ−２）、ＡＤＣモジュール４３、ＡＤＣモジュール４４、ディジタル遅延回路ＤＤ、フィルタ制御部４５、ローパスフィルタＬＰＦ−３、線形アンプＡｍｐ−３、ローパスフィルタＬＰＦ−４、線形アンプＡｍｐ−４、マルチフェーズジェネレータＭＰＧ−１およびマルチフェーズジェネレータＭＰＧ−２は動作する。この結果、モニタポートＭＰを介して取得できる評価対象の伝送路２をローパスフィルタとしてモデル化したときのローパスフィルタ特性に関する情報は、ローパスフィルタ特性を規定するフィルタパラメータがより強調されたものとなる。

ディジタルフィルタＤＦ−２の上記一連の調整処理がＮ回（ただし、Ｎは自然数）実行されれば、評価対象である伝送路２をローパスフィルタとしてモデル化したときのローパスフィルタ特性を規定するフィルタパラメータがＮ回分蓄積されることになる。

例えば、評価対象である伝送路２の伝達関数が１次ローパスフィルタでモデル化する場合を考える。ディジタルフィルタＤＦ−２の上記一連の調整処理の回数をＮ（ただし、Ｎは自然数）、Ｎ回目のディジタルフィルタＤＦ−２の上記一連の調整処理の時点に得られた１次ローパスフィルタのパラメータについて極周波数ω_Nおよび定数ａ_Nとすると、Ｎ回目のディジタルフィルタＤＦ−２の伝達関数Ｈ_LPF（ｓ）は、式１のように表すことができる。

式（１）は、１次ローパスフィルタがＮ段、多段接続されたことを意味している。なお、各回のディジタルフィルタＤＦ−２の上記一連の調整処理ごとに、評価対象である伝送路２に相当するローパスフィルタ特性のフィルタパラメータを求めるので、各極周波数ω_Nの値は大きく変らないと予想される。

以上説明したように、本発明の第２の実施例によれば、評価対象である伝送路をローパスフィルタとしてモデル化したときのローパスフィルタ特性に関する情報を容易に取得することができる。また、伝送路の配線長が非常に短く、誘電損失はほとんどゼロであって伝送路の特性インピーダンスの偏差により生ずる反射損失が小さい場合であっても、伝送路のローパスフィルタ特性に関する情報を容易に取得ことができる。

続いて、本発明の第３の実施例について説明する。

本発明の第３の実施例は、上述した第２の実施例による伝送路モデル化装置を備えた、評価対象である伝送路の一端から評価信号を入力したときに伝送路の他端から出力される出力信号に基づいて伝送路の伝送特性を評価する伝送路評価システムである。本発明の第３の実施例については、第２の実施例についての説明に用いた図３を参照して説明する。

図３に示すように、本発明の第３の実施例による伝送路評価システム１は、上述した第２の実施例による伝送路モデル化装置１１と、この伝送路モデル化装置１１内のフィルタ制御部４５によりディジタルフィルタのフィルタパラメータＤＦ−２が設定された伝送路モデル化装置１１におけるバイパスケーブルＢＣ上に設けられて、第２の波形生成器（ＤＡＣモジュール４２、ローパスフィルタＬＰＦ−２および線形アンプＡｍｐ−２）から出力される評価信号を評価する評価装置３と、を備える。

評価装置３は、フィルタ制御部４５によりディジタルフィルタＤＦ−２のフィルタパラメータが設定された後、バイパスケーブルＢＣ上において、伝送路モデル化装置１１から伝送路２の一端までを接続するケーブルの長さと同じ距離だけバイパスケーブルＢＣの一端から離れた位置、に設けられる。より具体的に言えば次の通りである。

上述の第２の実施例では、バイパスケーブルＢＣにおいて、出力ポートＯｕｔ２からの距離が「テストパスＴ１の両端にそれぞれ位置する出力ポートＯｕｔ１から接続点Ｐ１までの距離Ｌ１」となる位置である接続点Ｐ３と、入力ポートＩｎ２からの距離が「テストパスＴ２の両端に位置する接続点Ｐ２から出力ポートＯｕｔ２までの距離Ｌ２」となる位置である接続点Ｐ４と、の間にスルーアダプタ６４が接続される。これに対し、本発明の第３の実施例では、フィルタ制御部４５によるディジタルフィルタＤＦ−２のフィルタパラメータを設定する上記一連の処理の実行中は、接続点Ｐ３と接続点Ｐ４との間にスルーアダプタ６４が接続され、ディジタルフィルタＤＦ−２のフィルタパラメータを設定する上記一連の処理が完了してディジタルフィルタＤＦ−２のフィルタパラメータが設定された後は、スルーアダプタ６４が取り外され、代わりに接続点Ｐ３に評価装置３が接続される。なお、ディジタルフィルタＤＦ−２のフィルタパラメータを設定する上記一連の処理の実行中は、接続点Ｐ１と接続点Ｐ２との間には当然、評価対象である伝送路２が接続されるが、ディジタルフィルタＤＦ−２のフィルタパラメータを設定する上記一連の処理が完了してディジタルフィルタＤＦ−２のフィルタパラメータが設定された後は、伝送路２については、接続点Ｐ１と接続点Ｐ２との間に接続した状態のままでも、取り外してもよい。

評価装置３の例としては、評価対象である伝送路２において信号を伝送する際に生じるジッタをアイダイアグラムで表示するオシロスコープ、あるいは、評価対象である伝送路２において信号を伝送する際に生じるビットエラーレートを表示するビットエラーレートテスタなどがある。

なお、これ以外の各構成要素およびその動作については第２の実施例において説明した構成要素およびその動作と同様であるので詳細な説明は省略する。

本発明による第３の実施例では、まず、接続点Ｐ３と接続点Ｐ４との間にスルーアダプタ６４が接続された状態において、フィルタ制御部４５によるディジタルフィルタＤＦ−２のフィルタパラメータを設定する上記一連の処理を、複数回（Ｎ回、ただしＮは２以上の整数）実行し、評価対象である伝送路２をローパスフィルタとしてモデル化したときのローパスフィルタ特性を規定するフィルタパラメータをＮ回分蓄積させる。次に、接続点Ｐ３と接続点Ｐ４との間に接続されたスルーアダプタ６４を取り外して、代わりに、接続点Ｐ３に評価装置３を接続する。そして、メモリＭ−０から読み出された波形データを用いて評価信号を生成させる処理を引き続き実行させた状態で、出力ポートＯｕｔ２から出力される評価信号を評価装置３を用いて計測する。

評価装置３で計測される評価信号は、伝送路２のローパスフィルタ特性がより強調して反映された信号となっているので、伝送路についてのアイダイアグラム、ジッタ量およびビットエラーレートなどの評価項目について、伝送路ごとの明確な差（バラツキ）として現れさせることができるので、伝送路ごとの伝送品質の良し悪しを判別しやすくすることができる。各ジッタ要因のうち、ＩＳＩは評価対象である伝送路の周波数特性に影響するジッタであるので、本発明の第３の実施例は、特にＩＳＩの評価に有効である。また、ディジタルフィルタＤＦ−１およびディジタルフィルタＤＦ−２の各フィルタパラメータの設定は、評価対象である伝送路２に係る信号経路およびバイパスケーブルＢＣに係る信号経路についての各周波数スペクトル成分の差を用いて実行されるので、両信号経路に共通して存在する各種ケーブル、コネクタおよびテスト治具による影響を排除することができる利点がある。

本発明は、高速シリアル伝送に用いられる伝送路、特に低損失の伝送路の伝送品質の評価およびローパフフィルタ特性に係るモデル化に適用することができる。本発明によれば、伝送路を評価信号が通過することにより生じる影響を敢えて強調させた信号を生成して、オシロスコープなどの評価装置への入力信号とするので、伝送路に入力する評価信号の伝送レートを上げるまでもなく、アイダイアグラム、ジッタ量およびビットエラーレートなどいずれの評価項目について、伝送路ごとの明確な差（バラツキ）として現れさせることができるので、伝送路ごとの伝送品質の良し悪しを判別しやすくすることができる。

１ 伝送路評価システム
２ 評価対象である伝送路
３ 評価装置
１０ アダプタ装置
３１、４１、４２ ＤＡＣモジュール
３２、４３、４４ ＡＤＣモジュール
３４ データバスマルチプレクサ
３５ メモリコントロールマルチプレクサ
４５ フィルタ制御部
５１ ディレイレジスタ
５２ 位相検出器
５３、５４ ＦＦＴ、
５５ 最小レベルレジスタ
５６ 減算器
５７ エラーレベルレジスタ
５８ コンパレータ
５９ フィルタパラメータレジスタ
６１ フィルタデータおよびコントロールバス
６２ ディジタルディレイコントロールバス
６３、６４ スルーアダプタ
ＢＣ バイパスケーブル
ＤＤ ディジタル遅延回路
ＤＦ−１、ＤＦ−２ ディジタルフィルタ
ＭＰＧ−１、ＭＰＧ−２、ＭＰＧ−３ マルチフェーズジェネレータ
ＬＰＦ−１、ＬＰＦ−２、ＬＰＦ−３、ＬＰＦ−４ ローパスフィルタ
Ａｍｐ−１、Ａｍｐ−２、Ａｍｐ−３、Ａｍｐ−４ 線形アンプ、
Ｍ−０、Ｍ−１、Ｍ−２、Ｍ−３、Ｍ−４ メモリ
Ｏｕｔ、Ｏｕｔ１、Ｏｕｔ２ 出力ポート
Ｉｎ、Ｉｎ１、Ｉｎ２ 入力ポート
ＭＰ モニタポート

Claims (5)

1. 記憶装置に記憶された波形データに基づいて波形生成器が生成した評価信号が、評価対象である伝送路の一端に入力される第１のステップと、
   前記伝送路の他端から出力される出力信号についての波形データが、前記波形生成器による評価信号の生成のための波形データとして前記記憶装置に書き込まれる第２のステップと、
   前記第１のステップおよび前記第２のステップが所定の回数繰り返し実行されることによって生成された前記伝送路の他端から出力される出力信号に基づいて、評価装置により前記伝送路の特性を評価する第３のステップと、
   を備えることを特徴とする伝送路評価方法。
2. 前記評価装置は、前記伝送路において信号を伝送する際に生じるジッタをアイダイアグラムで表示するオシロスコープである請求項１に記載の伝送路評価方法。
3. 前記評価装置は、前記伝送路において信号を伝送する際に生じるビットエラーレートを表示するビットエラーレートテスタである請求項１に記載の伝送路評価方法。
4. 前記記憶装置は、互いに独立して読み書き処理が実行される複数のメモリを備え、
   前記第２のステップでは、前記伝送路の他端から出力される出力信号についての波形データは、前記記憶装置内の前記複数のメモリのうち、当該出力信号が出力されるときに入力された評価信号を生成するのに用いられた波形データが記憶されていたメモリ、とは異なるメモリに書き込まれる請求項１に記載の伝送路評価方法。
5. 前記第１のステップにおいて前記波形生成器が生成する評価信号は、前記記憶装置内の前記複数のメモリに記憶された波形データのうち、当該評価信号の１つ前に生成された評価信号が前記伝送路の一端に入力されることにより前記伝送路の他端から出力される出力信号についての波形データである請求項４に記載の伝送路評価方法。

Images