JP5453066B2 - ワイヤソース及びドレインを備えたトランジスタ - Google Patents

ワイヤソース及びドレインを備えたトランジスタ Download PDF

Info

Publication number
JP5453066B2
JP5453066B2 JP2009269097A JP2009269097A JP5453066B2 JP 5453066 B2 JP5453066 B2 JP 5453066B2 JP 2009269097 A JP2009269097 A JP 2009269097A JP 2009269097 A JP2009269097 A JP 2009269097A JP 5453066 B2 JP5453066 B2 JP 5453066B2
Authority
JP
Japan
Prior art keywords
drain
transistor
source
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009269097A
Other languages
English (en)
Other versions
JP2010166028A (ja
Inventor
モハメド・ベンワディ
Original Assignee
コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ filed Critical コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ
Publication of JP2010166028A publication Critical patent/JP2010166028A/ja
Application granted granted Critical
Publication of JP5453066B2 publication Critical patent/JP5453066B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/481Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は電界効果トランジスタの分野に関する。
より詳細には、本発明は少なくともゲート、絶縁体、ドレイン、ソース、ソースをドレインから分離する半導体材料を含む電界効果トランジスタに関し、ゲート及び絶縁体は、各々、ソース、ドレイン、及び半導体材料により構成されるアセンブリを囲み、絶縁体はゲートと前記アセンブリとの間に配置される。
トランジスタの設計では、特に小型化の追求において、異なる基準、特に要求される性能、及び使用される製造方法が考慮される。
トランジスタの製造方法は、正確かつ安価であることが好ましい。
電界効果平面トランジスタの性能は、トランジスタのドレインとソースとを接続する導電性チャネルの幾何学的形状に特に依存する。例えば、ドレイン電流(Iで示される)は、特にチャネル長さLに対するチャネル幅Wの比(W/L)に依存する。良好なドレイン電流(I)を得るための一つの解決法として、例えば、ドレインとソースとの間に非常に大きな電位VDS(E=VDS/L)を与えることなくドレインとソースとの間の電界Eを増大するため、チャネルの長さLを低減することが挙げられる。
さらに、例えばエッジ効果等、トランジスタの幾何学的形状に関する望ましくない効果が表れ、トランジスタ性能が低下する場合がある。
これらの要求を満足するために、米国特許出願第2005/0253134号明細書は良好なW/L比を与え、かつエッジ効果を低減する円筒形構造を有する「ローゲート(low gate)」トランジスタを提案する。より詳細には、代替的な従来技術の一つによれば、トランジスタは、その上に半導体の層が堆積されファイバコアは中空である繊維に基づく。ドレイン及びソース電極は、繊維軸に関して対称に、半導体層の内周に与えられる。そのように構成されたアセンブリは絶縁層によって囲まれ、ゲートを形成する層は、その後、前記絶縁層の全外周にわたって堆積される。
従来技術の解決方法は繊維に沿ったトランジスタの長さを用いて良好なW/L比を与えることができるが、この解決方法は複雑かつ高価な製造方法を必要とする。
このような状況において、本発明は従来技術において提案されたものとは異なる構造が可能な、かつ複雑ではなく安価な製造方法で実現され得る電界効果トランジスタを提案する。
米国特許出願第2005/0253134号明細書
本発明の目的は、少なくともゲート、絶縁体層、ドレイン、ソース、ソースとドレインとを接続する半導体材料を含み、ゲート及び絶縁層が各々、ソース、ドレイン、及び半導体材料によって構成されるアセンブリを囲み、絶縁体層はゲートと前記アセンブリとの間に配置される、電界効果トランジスタである。
本発明によれば、ドレイン及びソースは各々第1及び第2の導電体によって構成され、平行に配置され、かつ互いに非接続であり、第1及び第2の導電体はそれらの外周全体にわたって、及び少なくともそれらの長さの一部にわたって半導体材料層によって囲まれる。
言い換えれば、半導体で覆われた二つの導電体は各々トランジスタのドレイン及びソースを構成する。二つの導電体は互いに平行に配置され、導電チャネルの長さによって分離される。アセンブリは、ゲートを構成する導電体によって囲まれる絶縁体に埋め込まれる。
この構成において、二つの導電体の間に配置される半導体の厚みによって規定されるトランジスタの長さはより一定であり、非常に細長くなり得る。
有利には、トランジスタの長さは半導体層の厚みに等しく、例えば長さは10ナノメートルから1マイクロメートルの間である。
好ましくは、トランジスタの幅は第1又は第2の導電体の長さに等しい。
ある実施形態によれば、第1及び第2の導電体は形状が円筒形であり、ゲートも円筒形導電体であってよい。
ワイヤ又は円筒形構造は、大きな電荷を受ける表面を提供し、結果的により良好な電気的性能を提供する利点を有する。特に、ドレイン近傍の電荷の全てが収集され、それに対して平面構造では、ソース及びドレインに対向する表面の間の領域の電荷のみが収集される。
さらに、ソースがドレインと平行であること、及びドレイン及びソース内に突出部分がないことから、エッジ効果は制限され、チャネル内の障害は低減され、それによってチャネル内の連続性及び電気的均一性がもたらされる。
さらに、ゲート電圧Vによりチャネル電荷を良好に制御するために、絶縁体の容量COXは出来る限り大きくする必要があり、絶縁体の厚みEOXは出来る限り薄くする必要があり、絶縁体を構成する材料の誘電率εOXは出来る限り大きい必要がある。例えば、絶縁体の厚みは約100ナノメートルであってよい。
本発明の他の特徴及び有利な点は、添付される図面に関連して、説明のための、かつ全く制限的なものではない、以降に示される記述からさらに明確になるだろう。
本発明の一つの実施形態によるトランジスタを構成する様々な層の透視図である。 図1におけるトランジスタの分解図である。 本発明の一つの実施形態によるトランジスタの横断面図である。 本発明のトランジスタの織物構造内部への組み込みを図で表示したものである。
図1から3に関連して、本発明の一つの実施形態による電界効果トランジスタは以下を含む:
・トランジスタのドレイン3を構成する第1の導電体、
・トランジスタのソース4を構成する第2の導電体。
ドレイン3及びソース4は金属又は導電性材料に基づくワイヤ、例えば直径50マイクロメートルの銀ワイヤ、によって構成されてよい。
トランジスタは、10ナノメートルから1マイクロメートルの間の平均厚みを有し、かつ第1及び第2の導電体をその全外周にわたって、及びそれらの長さの少なくとも一部にわたって囲む半導体50の層も含み、第1及び第2の導電体は平行であり接続されていない。半導体層は、多結晶ポリマー等の有機タイプ、例えばトルエンで希釈された修飾ペンタセンである。
トランジスタは、100ナノメートルを超える厚みを有し、かつソース4、ドレイン3、及び半導体5の層により構成されるアセンブリを囲む絶縁体2の層と、トランジスタのゲート1を構成し、かつ絶縁体層2の層を囲む金属層とをさらに含む。しかしながら、もしも絶縁体の耐電圧が特に高い場合、その厚みは少なくてよい。
絶縁体の層は、例えばポリイミド、ポリスチレン、フルオロポリマー、PVP(ポリビニルフェノール)、PMMA(ポリメチルメタクリレート)等の有機材料で作られてよく、ゲート1は金属又は導電材料に基づく円筒であってよい。
したがって、この構成によれば、トランジスタが作動しているとき、トランジスタの導電性チャネル5が形成され第1及び第2の導電体の間に配置される半導体層によって構成され、その長さLは二つの導電体の間に配置される半導体層の厚みによって規定され、その幅Wは主に第1又は第2の導電体の長さに等しい。結果的に、導電体の長さ、及び半導体層の厚みを用いて、良好なW/L比(大きな幅W及び短い長さL)を得ることが可能である。
ドレインの円筒形状は考慮されるべきである。実は、この特別な形状が理由で、チャネルの幅がWよりも大きく、ソースに対向する部分においてのみではなく、ドレインの全周にわたって電荷が収集されるためである。
そのように備えられたトランジスタのワイヤ又は円筒形構造は、より大きな電荷を受け取るための表面を、及び結果的に良好な電気性能を提供するという有利な点を有する。さらに、ドレインとソースとは平行なので、チャンネルは電気的に限定され、例えばエッジ効果等の、寄生効果による撹乱を受けない。さらに、ドレイン及びソースは例えば角等の突出部分を持たないので、エッジ効果はさらに最小化される。
本発明により提案されるトランジスタは、例えばクリーンルームの使用及びリソグラフィー法等、面倒な、及び高価なマイクロエレクトロニクス製造法の使用を必要としない。実は、本発明のトランジスタは、例えば繊維分野からの製造技術を使用することによって低コストで作ることができる。これは、ポリマー等使用される有機材料を、例えばコンタクト又はインクジェット印刷等の印刷技術により、又はスピンコーティングにより堆積することができるためである。
さらに、その構成は、同じタイプの他のトランジスタとの相互接続を容易にする。この目的を達成するために、実行される必要があるのは、図4において説明されるように、導電体の一つを引き伸ばし、かつそれらを互いに接続することのみである。
これにおいて、ドレイン3ワイヤは、構造体の一側面で引き伸ばされ、単一の導電体ワイヤ13により互いに接続される。当然の結果として、ソース4ワイヤは構造体の他の側面で引き伸ばされ、単一の導電体ワイヤ14により互いに接続される。参照番号15が、二つの連続するトランジスタの間に組み込まれる絶縁体ワイヤを示すために使用される。織物構造内部の本発明のトランジスタの集積が示され、「パッシブ」繊維及び「アクティブ」繊維を示す。
結果的に、本発明のトランジスタは非常に低コストの用途で、及び特に製品寿命が短い柔軟な基材の大きな表面領域において、例えば織物業において、使用されてよい。
1 ゲート
2 絶縁体層
3 ドレイン
4 ソース
5 半導体

Claims (6)

  1. 少なくともゲート(1)と、絶縁体層(2)と、ドレイン(3)と、ソース(4)と、ソース(4)をドレイン(3)に接続する半導体材料(50)とを含み、ゲート(1)及び絶縁体層(2)は各々ソース(4)、ドレイン(3)、及び半導体材料によって構成されるアセンブリを囲み、絶縁体層(2)がゲート(1)と前記アセンブリとの間に配置される電界効果トランジスタであって、
    ドレイン(3)及びソース(4)は各々第1及び第2の導電体によって構成され、平行に配置され、かつ互いに非接続であり、第1及び第2の導電体はそれらの外周全体にわたって、及び少なくともそれらの長さの一部にわたって半導体材料(50)の層によって囲まれる、電界効果トランジスタ。
  2. 半導体(50)の層の厚みに等しい長さ(L)を有する、請求項1に記載の電界効果トランジスタ。
  3. 10ナノメートルから1マイクロメートルの間の長さ(L)を有する、請求項1又は2に記載の電界効果トランジスタ。
  4. 第1又は第2の導電体の長さと等しい幅(W)を有する、請求項1から3の何れか一項に記載の電界効果トランジスタ。
  5. 第1及び第2の導電体の形状が円筒形である、請求項1から4の何れか一項に記載の電界効果トランジスタ。
  6. 絶縁体(2)の層が100ナノメートルを超える厚みを有する、請求項1から5の何れか一項に記載の電界効果トランジスタ。
JP2009269097A 2009-01-15 2009-11-26 ワイヤソース及びドレインを備えたトランジスタ Expired - Fee Related JP5453066B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0950198A FR2941089B1 (fr) 2009-01-15 2009-01-15 Transistor a source et drain filaires
FR0950198 2009-01-15

Publications (2)

Publication Number Publication Date
JP2010166028A JP2010166028A (ja) 2010-07-29
JP5453066B2 true JP5453066B2 (ja) 2014-03-26

Family

ID=40801831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009269097A Expired - Fee Related JP5453066B2 (ja) 2009-01-15 2009-11-26 ワイヤソース及びドレインを備えたトランジスタ

Country Status (7)

Country Link
US (1) US7964901B2 (ja)
EP (1) EP2209146A3 (ja)
JP (1) JP5453066B2 (ja)
KR (1) KR20100084113A (ja)
CN (1) CN101783365B (ja)
BR (1) BRPI0904494A2 (ja)
FR (1) FR2941089B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049558A (ko) * 2016-11-03 2018-05-11 한국과학기술연구원 섬유형 트랜지스터 및 이의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468089A (en) * 1982-07-09 1984-08-28 Gk Technologies, Inc. Flat cable of assembled modules and method of manufacture
US6437422B1 (en) * 2001-05-09 2002-08-20 International Business Machines Corporation Active devices using threads
US20050218461A1 (en) * 2002-05-02 2005-10-06 Yasuhiko Kasama Integrating device
WO2003094237A1 (fr) * 2002-05-02 2003-11-13 Ideal Star Inc. Element lineaire et procede de fabrication correspondant
JP4659618B2 (ja) * 2003-07-10 2011-03-30 株式会社イデアルスター 発光素子、及び発光装置
JPWO2005018003A1 (ja) * 2003-08-19 2007-11-01 株式会社イデアルスター 線状素子
CN100487907C (zh) * 2003-08-19 2009-05-13 理想星株式会社 线状元件
WO2005041302A1 (ja) * 2003-10-29 2005-05-06 Ideal Star Inc. 相補型misfet及び集積回路
US7385220B2 (en) * 2004-04-12 2008-06-10 Lucent Technologies Inc. Fiber having dielectric polymeric layer on electrically conductive surface
US7205478B2 (en) * 2004-12-09 2007-04-17 International Business Machines Corporation Active device thread electrical connections
WO2007064334A1 (en) * 2005-12-02 2007-06-07 Advanced Micro Devices, Inc. Polymer-based transistor devices, methods, and systems

Also Published As

Publication number Publication date
CN101783365B (zh) 2014-01-22
BRPI0904494A2 (pt) 2011-02-08
JP2010166028A (ja) 2010-07-29
US7964901B2 (en) 2011-06-21
US20100176425A1 (en) 2010-07-15
FR2941089A1 (fr) 2010-07-16
EP2209146A3 (fr) 2013-05-15
KR20100084113A (ko) 2010-07-23
FR2941089B1 (fr) 2011-01-21
EP2209146A2 (fr) 2010-07-21
CN101783365A (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
JP4036757B2 (ja) 能動デバイス、電界効果トランジスタ、電気回路及び布地
JP5605705B2 (ja) 縦型電界効果トランジスタ
US20080121996A1 (en) Transistor with carbon nanotube channel and method of manufacturing the same
US20140138624A1 (en) Vertical stacking of graphene in a field-effect transistor
KR102201320B1 (ko) 반도체소자와 그 제조방법 및 반도체소자를 포함하는 전자소자
KR20120114901A (ko) 반도체소자 및 그 제조방법
KR20020088356A (ko) 짧은 채널을 갖는 유기 반도체 소자
WO2006006369A1 (ja) 半導体装置
KR101914514B1 (ko) 섬유형 트랜지스터, 이의 제조방법 및 섬유형 트랜지스터를 포함하는 직물형 집적 회로
JP5453066B2 (ja) ワイヤソース及びドレインを備えたトランジスタ
KR20100055409A (ko) 유기 전계효과 트랜지스터 및 이 트랜지스터의 제조방법
JP2016504762A (ja) 三次元コンデンサ
KR101811807B1 (ko) 트랜지스터, 이를 포함한 인버터 및 이들의 제조 방법
KR100884357B1 (ko) 유기 게이트 절연막 및 이를 이용한 유기 박막 트랜지스터
JP2008071898A (ja) カーボンナノチューブ電界効果トランジスタ及びその製造方法
JP5878520B2 (ja) 途切れ途切れの半導体部分を有するマイクロエレクトロニックデバイスおよびかかるデバイスを製造するための方法
KR20130098739A (ko) 박막 트랜지스터를 이용한 인버터 소자 및 그 제조방법
TWI637504B (zh) 畫素結構
JP4085420B2 (ja) 電界効果半導体装置及びその製造方法
CN106299125B (zh) 一种有机薄膜晶体管及其制作方法
US20170372972A1 (en) Electronic circuit device and method for manufacturing electronic circuit device
KR20140059787A (ko) 유기 전계 효과 트랜지스터
KR100777162B1 (ko) 저전압 유기나노트랜지스터 소자 및 그의 제조방법
KR101018294B1 (ko) 수직형 트랜지스터 소자
JP6273374B2 (ja) トランジスタ、および、トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120828

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Ref document number: 5453066

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees