JP5452521B2

JP5452521B2 - 高分解能デジタル・アナログ変換装置及び方法

Info

Publication number: JP5452521B2
Application number: JP2011029091A
Authority: JP
Inventors: 義弘磯崎; 章唐鎌
Original assignee: Hitachi High Technologies Corp
Current assignee: Hitachi High Tech Corp
Priority date: 2011-02-14
Filing date: 2011-02-14
Publication date: 2014-03-26
Anticipated expiration: 2031-02-14
Also published as: JP2012169860A

Description

本発明は、液体クロマトグラフ装置等の分析装置に使用される高分解デジタル・アナログ変換装置及び方法に関する。

例えば、液体クロマトグラフ装置等の分析装置において、得られた分析結果を、他の装置へ転送する必要性があるが、入力信号がアナログ信号とするレコーダ装置等への分析結果転送にあっては、デジタル信号である分析結果データをアナログ信号に変換して出力するための、デジタル・アナログ変換装置が必要である。

このデジタル・アナログ変換装置には、高速で、高分解能の性能が要求される。この性能を満たすためには、汎用デジタル・アナログコンバータ（ＤＡＣ）を用いることができる。

従来技術においては、高分解能のデジタル・アナログ変換装置が必要な場合、市販の汎用ＤＡＣを２基使用し、多ビットのデジタル信号を高分解能でアナログ信号に変換させている（例えば、特許文献１参照）。

特開２０００−２４４３１９号公報

液体クロマトグラフ装置等の分析装置において、およそ１０μｓ以下のデータセット時間で、２０ビット以上の高分解能のデジタル・アナログ変換を行う場合には、汎用ＩＣを活用して回路を構成するとき、高速、高分解能のデジタル・アナログ変換（ＤＡＣ）が必要となる。

しかし、現在、１つのＤＡＣ装置で、高速・高分解能のＤＡＣを行うことは困難である。このため、上記特許文献１のように、ＤＡＣ装置を２使用し、高分解能ＤＡＣ装置を実現させているが、２基のＤＡＣ装置を、上位ビット用と下位ビット用とする多ビットＤＡＣ装置を実現した場合、各ＤＡＣ装置間の出力誤差（出力精度）が、更なる問題として懸念される。各ＤＡＣ装置について、高精度のものを使用すれば、各ＤＡＣ装置間の出力誤差の問題は解消されるが、高精度のＤＡＣ装置は、非常に高価であり、分析装置も高価格となってしまう。

また、液体クロマトグラフ装置等の分析装置においては、高精度は要求されないが、短時間で分析結果の転送を必要とする場合と、長時間を要しても、分析結果について高精度での転送を必要とする場合とがあり、場合に応じて適切なＤＡＣを行うことが可能なデジタル・アナログ変換装置が望まれている。

本発明の目的は、安価でありながら、高分解能のアナログ信号を出力可能であるとともに、低精度変換処理と高精度変換処理との両変換処理が選択可能な高分解能デジタル・アナログ変換装置及び方法を実現することである。

本発明は、上記目的を達成するために、次のように構成される。
デジタル信号をアナログ信号に変換して出力するデジタル・アナログ変換装置及び方法において、入力デジタル信号の上位ビットを上位ビット用デジタル・アナログ変換器によりアナログ信号に変換し、入力デジタル信号の下位ビットを下位ビット用デジタル・アナログ変換器によりアナログ信号に変換し、上記上位及び下位ビット用デジタル・アナログ変換器により変換されたアナログ信号をアナログ・デジタル変換器によりデジタル信号に変換し、上記アナログ・デジタル変換器により変換されたデジタル信号の全ビットについて、上記入力デジタル信号との誤差に基づき、この誤差を補正する補正データを算出し、メモリに記憶させるか、または、上記アナログ・デジタル変換器により変換されたデジタル信号に基づいて得られたデータの選択された範囲について直線近似し、近似した直線に基づいて、上記入力デジタル信号との誤差に基づき、この誤差を補正する補正データを算出し、上記メモリに記憶させ、上記上位ビット用デジタル・アナログ変換器及び上記下位ビット用デジタル・アナログ変換器から出力されたアナログ信号と、上記メモリに記憶された補正データとを加算して補正し、外部に出力する。

本発明によれば、安価でありながら、高分解能のアナログ信号を出力可能であるとともに、低精度変換処理と高精度変換処理との両変換処理が選択可能な高分解能デジタル・アナログ変換装置及び方法を実現することができる。

本発明が適用される液体クロマトグラフの全体構成図である。図１に示した液体クロマトグラフ装置のＵＶ検査ユニットの内部構成図である。図２に示したＵＶ検査ユニットにおけるアナログ出力基板の内部構成図である。図３に示したアナログ出力基板の詳細説明図である。全ビット補正における実測値と理論値とを比較したグラフである。全ビット補正における実測値の補正方法を示すグラフである。全ビットキャリブレーション方法の動作フローチャートである。全ビットキャリブレーション方法によるデータ補正の動作フローチャートである。直線近似による実測値と理論値とを比較したグラフである。直線近似による実測値の補正方法を示すグラフである。直線近似キャリブレーション方法の動作フローチャートである。直線近似キャリブレーション方法によるデータ補正の動作フローチャートである。

以下、本発明の実施形態について、添付図面を参照して説明する。

図１は、本発明が適用される液体クロマトグラフ装置の全体構成図である。

図１において、球状のシリカゲルが充填された分離カラム（図示せず）をカラムオーブン１１０により加熱し、高温状態とする等の条件を設定する。オートサンプラ１０９にセットした試薬にポンプ１０８により溶剤を送り込み、試薬を分離させ、複数の組成分を含む検査対象の液体に注入し、分離カラムに供給することで、分離カラムに分析すべき液体成分をシリカゲルに吸着させ、試料から分離させる。

分離カラムから、吸着度の違いにより遅れ時間を伴って排出されて出てくる物質を光学的性質（吸光度、屈折率、蛍光など）の違いを利用し、光ディテクタ１０２やＵＶディテクタ１０６、ＦＬディテクタ１０３で検出し、組成分析を行う。
オペレータ等は、ＧＵＩタッチパネル１０１にて操作し、Ｉ／Ｆ制御部１０５を介して上位端末１０４にて処理を行う。なお、液体クロマトグラフ装置は、オーガナイザ１０７を備えている。
図２は、図１に示した液体クロマトグラフ装置におけるＵＶディテクタ（検査ユニット）１０６の内部構成図である。
図２において、ＵＶ検査部２０１で行われたＵＶ検査データ結果を上位制御基板２０２、ＵＳＢ通信基板２０４、シリアル通信基板２０５により、液体クロマトグラフ装置を構成する他のユニットへ転送する。
この際、液体クロマトグラフ装置外の他の装置にもこれらの検出データを転送する必要がある。しかし、ＵＶ検査部２０１で行われたＵＶ検査データ結果はデジタル信号であり、転送すべき他の装置は、アナログ信号でしか受信できない場合がある。
このため、アナログ出力基板２０３にて、上位制御基板２０２から出力されたデジタル信号をアナログ信号に変換し、他の装置に転送する必要がある。
図３は、図２に示したアナログ出力基板２０３の内部構成図である。図３において、上位制御基板２０２から供給されたデジタル信号は、ＣＰＵ（補正演算部）３０２から、ＤＡＣ３０６を経由し、電圧／電流変換器（Ｉ／Ｖ変換器）３０７に供給される。ＤＡＣ３０６及びＩ／Ｖ変換器３０７は、データ出力系統とデバック系統との２系統の出力を有する。データ補正系統の出力は、フィルタ３０５、スイッチ３０４を介してアナログ・デジタルコンバータ（ＡＤＣ）３０３に供給される。
デバック系統の出力は、フィルタ３０８、スイッチ３０４を介してアナログ・デジタルコンバータ（ＡＤＣ）３０３に供給される。フィルタ３０５から出力されデータは、高分解能（２０ビット以上）が要求される。なお、３０１は後述するメモリである。
図４は、図３に示したアナログ出力基板２０３のデータ出力系統に関する構成図であり、多ビットＤＡＣの構成を示す図である。
図４において、出力データは、高分解能なデジタル／アナログ変換が要求されるため、ＣＰＵ（（補正演算部）図３の３０２に対応）から出力されるデジタルデータは、２基のＤＡＣ（１６ビット以下）に供給される。２基のＤＡＣは、上位ビット用ＤＡＣ４０２と下位ビット用ＤＡＣ４０６とから構成される。ＤＡＣ４０２、４０６の出力信号の誤差を低減させるため、補正用ＤＡＣ４１０が追加されている。
ＤＡＣ４０２からの出力信号は、上位ビット用Ｉ／Ｖ変換アンプ４０３、上位ビット用抵抗４０４を介して加算用アンプ４０９に供給される。なお、この加算用アンプ４０９の入出力端は帰還抵抗４０５が接続されている。
また、ＤＡＣ４０６からの出力信号は、下位ビット用Ｉ／Ｖ変換アンプ４０７、下位ビット用抵抗４０８を介して加算用アンプ４０９に供給される。さらに、ＤＡＣ４１０からの出力信号は、補正用Ｉ／Ｖ変換アンプ４１１、補正用抵抗４１２を介して加算用アンプ４０９に供給される。
加算用アンプ４０９の出力信号は、ＡＤＣ４１４によりデジタル信号に変換され、ＣＰＵ４０１に帰還される。
なお、図４のＤＡＣ４０２、４０６、４１０は、図３のＤＡＣ３０６に対応し、図４のアンプ４０３、４０７、４１１は、図３のＩ／Ｖ変換回路３０７に対応する。また、図４の加算用アンプ４０９及び帰還抵抗４０５は、図３の加算回路３０５に対応し、図４のＡＤＣ４１４は、図３のＡ／ＤＣ３０３に対応する。図４のメモリ４１３は、図３のメモリ３０１に対応する。
アナログ出力基板２０３においては、アナログ信号の外部装置への出力動作前に、加算用アンプ４０９からの出力をＡＤＣ４１４にてＣＰＵ４０１にフィードバックし、実測した補正前の出力電圧値と、ＣＰＵ４０１からＤＡＣ４０２、４０６に出力したデジタルデータに対応するアナログデータを示す電圧値（理論値）とを比較し、ＣＰＵ４０１が、高精度のデジタル・アナログ変換処理を行うための補正演算処理を行う。
そして、補正に必要なパラメータをメモリ４１３に格納する。そして、デジタル・アナログ変換処理によるアナログ信号の外部装置への出力に際しては、ＣＰＵ４０１は、メモリ４１３からパラメータを呼出し、演算処理し、理論値に近似の設定値をＤＡＣ４１０、アンプ４１１、抵抗４１２を介してアンプ４０９に供給する。
図５は、全ビット補正における実測値と理論値とを比較したグラフ５０１である。そして、図６は、全ビット補正における補正方法を示すグラフ５０２である。
図５において、直線で示す理論直線に対する実測値（点で表示されている）のグラフ５０１に示すように、補正処理を行わないと、理論直線に対し、実際の出力データに誤差が生じてしまう。
このため、図６に示す補正方法を実行する。つまり、図６において、補正前のデータＡ、Ｂ、Ｃ、Ｄを直線上の点に補正するための補正データを演算し、メモリ４１３に格納する。このようにして、最小分解能の最下位ビットごとに、全てのデータについて、上下の電圧値を理論直線上に合わせ込み、補正データを演算しておき、出力データを補正することにより、出力精度の向上が図れる。
図７は、分解能に応じた全ての位置（全ビット）に対しキャリブレーション（較正）を行うフローチャートである。図７のステップ６０１によりキャリブレーションが開始され、ステップ６０１Ａにおいて、ＤＡＣ４０２、４０６、４１０の出力をスタートビット（Ｎ＝０）に設定する。
次に、ステップ６０２において、一定のデータをＤＡＣ４０２、４０６、４１０１で変換し、ステップ６０３にて、ＡＤＣ４１４により、出力データをアナログ・デジタル変換して、ＣＰＵ４０１に供給する。
そして、ステップ６０４において、ＣＰＵ４０１は、ＡＤＣ４１４からの出力データが、設定された理論値と一致するか否かを判定し、一致しなければ、補正値を算出し、ステップ６０２に戻る。ステップ６０４において、ＡＤＣ４１４からの出力データが、設定された理論値と一致すると、ステップ６０５に進み、そのときの補正値をメモリ４１３に格納する。そして、ＣＰＵ４０１は、ステップ６０６において、Ｎ＋１→Ｎとして、次の設定ポイントとする。
続いて、ステップ６０７において、ＣＰＵ４０１は、Ｎが最終設定ポイントか否かを判定し、最終設定ポイントでなければ、ステップ６０２に戻る。
ステップ６０７において、Ｎが最終設定ポイントであれば、ステップ６０８に進み、キャリブレーション処理は終了する。
このようにして、理論値とＡＤＣ４１４による実測値とが一致するまでＤＡＣの設定を繰返し、理論値と実測値が合致したＤＡＣの設定値をメモリ４１３に格納する。メモリ４１３に格納される補正データは、入力デジタル値の個々に対して補正デジタル値が設定されている。
図８は、図７に示したキャリブレーション処理により得られた補正データを用いてＤＡＣのデータを補正し、出力する処理動作フローチャートである。

図８のステップ７０１において、アナログ出力処理が開始され、ステップ７０２において、上位制御基板２０２からデジタルデータをアナログ出力基板２０３が受け取る。次にステップ７０３において、ＣＰＵ４０１は、受け取ったデジタルデータに対応する補正デジタルデータのメモリ４１３における格納場所を求め、ステップ７０４において、メモリ４１３の求めた格納場所から補正データを呼び出す。

そして、ステップ７０５において、ＣＰＵ４０１は、補正データを出力し、ステップ７０６において、補正されたアナログ信号を出力する。

上記補正動作により、誤差の少ない、高分解能のデジタル／アナログ変換が可能になる。

デジタル・アナログ変換処理における上述した補正方法は、高分解能であり、誤差は小さくなるが、高分解能になればなるほど、補正するポイントが増え、出力前の補正データの基準となる目盛りを決める（キャリブレーション）に時間が多く必要となる。

このため、上述した補正方法より、分解能は低下するが、キャリブレーションを短時間で行うことが可能な補正方法を説明する。

この補正方法は、上述した図６に示した補正方法にように、分解能に応じた全てのビットに対して補正を行う方法ではなく、変換したアナログ信号をある程度の範囲で、直線近似を行い、その近似した直線を補正する補正方法である。
図９、図１０は、直線近似を行う補正方法を説明するためのグラフ８０１、８０２である。図９においては、実線が理論値であり、点線が実測値である。
図９、図１０において、上位ビットが変化するごとの一定範囲（例えば、上位ビット：０から１２８へ変化する部分）に対し、実測値の２点を測定し、実測値と理論値との関係を求める。つまり、図１０に示すように、上記実測値２点と理論値との関係により、それぞれの傾き（ｂ／ａ）と、理論直線からの距離である切片（ｃ）とを算出し、一次直線化する。
図９は、図１０に示した方法により、一次直線化したデータ（点線）と理論直線（実線）とを示す図であるが、２点の実測による一次直線（点線）の関係８０１は、理論直線である実線と合致するまでには至らず、補正が必要となる。
上記近似一次直線と理論直線との理想的な関係は、傾き：１、理論直線に対する切片：０となることで、誤差の少ない出力が可能となる。このため、２点で求めた直線に対して、傾き：１、切片：０と成るように補正する必要がある。
具体的には、一定の範囲毎の実測値２点の直線の傾きと切片とを求め、メモリ４１３に格納しておき、ＣＰＵ３０２に入力されたデータに対して、メモリ４１３に格納された補正データを抽出し、実際のＤＡＣ４０２、４０６からの設定値に傾きの逆数（ａ／ｂ）を掛け、切片を差引くことで、補正され、理論直線に対する直線近似を実行する。
この直線近似方法は、全ビット補正方法に比べ、精度的には若干劣るが、ＡＤＣ３０３により実測値を算出する数が低減されるため、キャリブレーション時間を大幅に短縮することができる。
全ビット補正方法と直線近似方法による補正との切り替えは、ＧＵＩパネル１０１からの指示信号により、ＣＰＵ３０２が補正方法のロジックを切り替えることにより行われる。つまり、ＣＰＵ３０２の内部機能として、全ビット補正部と、直線近似補正部とが備えられており、ＧＵＩパネル１０１からの指令により、全ビット補正部と直線近似補正部とのいずれかが選択される。
図１１は、直線近似によるキャリブレーション方法の動作フローチャートである。図１１のステップ９０１において、キャリブレーションが開始され、ステップ９０１Ａにおいて、ＣＰＵ３０２はＬを０に設定する。これより、ＤＡＣ４０２、４０６の出力をスタートビット（Ｌ＝０）に設定する。そして、ステップ９０２において、ＣＰＵ３０２は、理論値を設定しＤＡＣ４０２、４０６の出力を行う。一次直線を得るため、ＡＤＣ３０３により２点を実測し、傾きと切片とを求める。その値を測定範囲に応じ、傾きと切片とをメモリ４１３に格納する。この工程を１直線の補正とし、求める一次直線の数に応じ処理を行う（ステップ９０４〜９０８）。ＣＰＵ３０２は、ステップ９０８でＬが最終設定ラインと等しいと判定すると、キャリブレーション動作は終了する（ステップ９０９）。

図１２は、図１１に示したキャリブレーション処理により得られた補正データを用いてＤＡＣの出力データを補正する処理動作フローチャートである。

図１２のステップ１００１において、アナログ出力が開始され、ステップ１００２において、上位制御基板２０２からデジタルデータをアナログ出力基板２０３が受け取る。次に、ステップ１００３、１００４において、受け取ったデジタルデータに対応する近似式をメモリ３０１から抽出する。

そして、ステップ１００５において、近似式により演算子設定値を求め、上述した傾きの逆数を掛け、切片を差引く演算を行う。次にステップ１００６において、補正した設定値をＤＡＣへ設定し、アナログ出力し、終了（ステップ１００７）となる。

これより、誤差の少ない、高分解能のデジタル／アナログ変換が可能で、且つ、キャリブレーション時間が大幅に短縮される。

実際の液体クロマトグラフ（ＬＣ）分析装置では、温度等の条件に応じ、ＤＡＣのキャリブレーションを頻繁に行う必要がある。このため、キャリブレーション時間が短い、直線近似補正方法が望ましい。

また、液体クロマトグラフ装置においては、キャリブレーション時間が長くなっても、高精度が必要な場合も存在する。この場合には、分解能に応じた全てのビットをそれぞれ補正する方法が望ましい。

つまり、液体クロマトグラフの使用用途に応じ、両補正方法の使い分けが必要である。

このため、本発明においては、オペレータ等が、操作部であるＧＵＩパネル（指令信号発生手段）１０１から上記２つの補正方法のうちのいずれを選択するかを指定することができ、その選択を示す指令信号に従って、いずれかの補正方法が実行される。

以上のように、本発明によれば、安価でありながら、高分解能のアナログ信号を出力可能であるとともに、低精度変換処理と高精度変換処理との両変換処理が選択可能な高分解能デジタル・アナログ変換装置及び方法を実現することができる。

１０１・・・ＧＵＩタッチパネル、１０２・・・ダイオードアレイ検出器ユニット（光ディテクタ）、１０３・・・蛍光検出器ユニット（ＦＬディテクタ）、１０４・・・上位制御コンピュータ、１０５・・・インタフェース制御基板、１０６・・・紫外検出器ユニット（ＵＶディテクタ）、１０７・・・オーガナイザユニット（オーガナイザ）、１０８・・・ポンプユニット、１０９・・・オートサンプラユニット、１１０・・・オーブンユニット、２０１・・・紫外検査機構、２０２・・・上位制御基板、２０３・・・アナログ出力基板、２０４・・・ＵＳＢ通信制御基板、２０５・・・シリアル通信制御基板、３０１、４１３・・・メモリ、３０２、４０１・・・ＣＰＵ、３０３、４１４・・・アナログ／デジタルコンバータ（ＡＤＣ）、３０４・・・スイッチ、３０５、３０８・・・加算回路、３０６・・・デジタル／アナログコンバータ（ＤＡＣ）、３０７・・・電流／電圧（Ｉ／Ｖ）変換回路、４０２・・・上位ビット用ＤＡＣ、４０３・・・上位ビット用Ｉ／Ｖ変換アンプ、４０４・・・上位ビット用抵抗、４０５・・・帰還抵抗、４０６・・・下位ビット用ＤＡＣ、４０７・・・下位ビット用Ｉ／Ｖ変換アンプ、４０８・・・下位ビット用抵抗、４０９・・・加算用アンプ、４１０・・・補正用ＤＡＣ、４１１・・・補正用アンプ、４１２・・・補正用抵抗、５０１・・・アナログ出力電圧の理論値と実測値の関係データ、５０２・・・全ビット補正方法、６０１〜６０８・・・全ビットキャリブレーション方法のフローチャートにおける処理ステップ、７０１〜７０６・・・全ビット補正方法のフローチャートにおける処理ステップ、８０１・・・アナログ出力電圧の理論値と直線近似の関係、８０２・・・直線近似補正方法、９０１〜９０９・・・直線近似キャリブレーション方法のフローチャートにおける処理ステップ、１００１〜１００７・・・直線近似補正方法のフローチャートにおける処理ステップ

Claims

デジタル信号をアナログ信号に変換して出力するデジタル・アナログ変換装置において、
入力デジタル信号の上位ビットをアナログ信号に変換する上位ビット用デジタル・アナログ変換器と、
入力デジタル信号の下位ビットをアナログ信号に変換する下位ビット用デジタル・アナログ変換器と、
上記上位ビット用デジタル・アナログ変換器からの出力されたアナログ信号と、上記下位ビット用デジタル・アナログ変換器からの出力されたアナログ信号とをデジタル信号に変換するアナログ・デジタル変換器と、
上記アナログ・デジタル変換器により変換されたデジタル信号の全ビットについて、上記入力デジタル信号との誤差に基づき、この誤差を補正する補正データを算出する全ビット補正部と、上記アナログ・デジタル変換器により変換されたデジタル信号に基づいて得られたデータの選択された範囲について直線近似し、近似した直線に基づいて、上記入力デジタル信号との誤差に基づき、この誤差を補正する補正データを算出する直線近似補正部とを有する補正演算部と、
上記補正演算部により算出された補正データを記憶するメモリと、
上記補正用演算部から、上記メモリに記憶された上記補正データが供給され、供給された上記補正データをアナログ信号に変換する補正用デジタル・アナログ変換器と、
上記上位ビット用デジタル・アナログ変換器及び上記下位ビット用デジタル・アナログ変換器から出力されたアナログ信号と、上記補正用デジタル・アナログ変換器から出力された補正用アナログ信号とを加算して、上記上位ビット用及び下位ビット用デジタル・アナログ変換器から出力されたアナログ信号を補正し、外部に出力する加算部と、
を備えることを特徴とするデジタル・アナログ変換装置。
請求項１に記載のデジタル・アナログ変換装置において、
上記補正演算部に、全ビット補正部による補正演算を行うか、上記直線近似補正部による補正演算を行うかの指令信号を供給する指令信号発生手段を備え、上記補正演算部は、上記指令信号発生手段からの上記指令信号に従って、全ビット補正部による補正演算及び上記直線近似補正部による補正演算のうちのいずれかを行うことを特徴とするデジタル・アナログ変換装置。
請求項２に記載のデジタル・アナログ変換装置において、
上記メモリに記憶された補正データをデジタル・アナログ変換する補正データ用デジタル・アナログ変換器を備え、この補正データ用デジタル・アナログ変換器から出力された補正データのアナログ信号が、上記加算部により上記上位及び下位ビット用デジタル・アナログ変換器から出力されたアナログ信号と加算されることを特徴とするデジタル・アナログ変換装置。
請求項２に記載のデジタル・アナログ変換装置において、
上記直線近似補正部は、上記アナログ・デジタル変換器からの出力信号に基づいて、上位ビットが変化する間の２点の直線を算出し、入力デジタル信号を誤差無く変換した場合のアナログ信号と比較して得られる直線の傾きと、切片とを算出し、補正データとして上記メモリに格納することを特徴とするデジタル・アナログ変換装置。
液体試料から分析すべき成分を分離する分離カラムと、上記分離カラムに液体試料を供給するオートサンプラと、上記分離カラムにより分離された成分を分析する分析部と、上記オートサンプラ及び分析部に指令信号を供給する操作部とを有する液体クロマトグラフ装置において、
上記分析部により分析された結果を示すデジタルデータをアナログデータに変換して外部に出力するデジタル・アナログ変換部を備え、
上記デジタル・アナログ変換部は、
入力デジタル信号の上位ビットをアナログ信号に変換する上位ビット用デジタル・アナログ変換器と、
入力デジタル信号の下位ビットをアナログ信号に変換する下位ビット用デジタル・アナログ変換器と、
上記上位ビット用デジタル・アナログ変換器からの出力されたアナログ信号と、上記下位ビット用デジタル・アナログ変換器からの出力されたアナログ信号とをデジタル信号に変換するアナログ・デジタル変換器と、
上記アナログ・デジタル変換器により変換されたデジタル信号の全ビットについて、上記入力デジタル信号との誤差に基づき、この誤差を補正する補正データを算出する全ビット補正部と、上記アナログ・デジタル変換器により変換されたデジタル信号に基づいて得られたデータの選択された範囲について直線近似し、近似した直線に基づいて、上記入力デジタル信号との誤差に基づき、この誤差を補正する補正データを算出する直線近似補正部とを有する補正演算部と、
上記補正演算部により算出された補正データを記憶するメモリと、
上記補正用演算部から、上記メモリに記憶された上記補正データが供給され、供給された上記補正データをアナログ信号に変換する補正用デジタル・アナログ変換器と、
上記上位ビット用デジタル・アナログ変換器及び上記下位ビット用デジタル・アナログ変換器から出力されたアナログ信号と、上記補正用デジタル・アナログ変換器から出力された補正用アナログ信号とを加算して、上記上位ビット用及び下位ビット用デジタル・アナログ変換器から出力されたアナログ信号を補正し、外部に出力する加算部と、
を備えることを特徴とする液体クロマトグラフ装置。
請求項５に記載の液体クロマトグラフ装置において、
上記デジタル・アナログ変換部は、上記補正演算部に、全ビット補正部による補正演算を行うか、上記直線近似補正部による補正演算を行うかの指令信号を供給する指令信号発生手段を備え、上記補正演算部は、上記指令信号発生手段からの上記指令信号に従って、全ビット補正部による補正演算及び上記直線近似補正部による補正演算のうちのいずれかを行うことを特徴とする液体クロマトグラフ装置。
デジタル信号をアナログ信号に変換して出力するデジタル・アナログ変換方法において、
入力デジタル信号の上位ビットを上位ビット用デジタル・アナログ変換器によりアナログ信号に変換し、
入力デジタル信号の下位ビットを下位ビット用デジタル・アナログ変換器によりアナログ信号に変換し、
上記上位及び下位ビット用デジタル・アナログ変換器により変換されたアナログ信号をアナログ・デジタル変換器によりデジタル信号に変換し、
上記アナログ・デジタル変換器により変換されたデジタル信号の全ビットについて、上記入力デジタル信号との誤差に基づき、この誤差を補正する補正データを算出し、メモリに記憶させるか、または、上記アナログ・デジタル変換器により変換されたデジタル信号に基づいて得られたデータの選択された範囲について直線近似し、近似した直線に基づいて、上記入力デジタル信号との誤差に基づき、この誤差を補正する補正データを算出し、上記メモリに記憶させ、
上記メモリに記憶された上記補正データをアナログ信号に変換し、
上記上位ビット用デジタル・アナログ変換器及び上記下位ビット用デジタル・アナログ変換器から出力されたアナログ信号と、上記アナログ信号に変換された補正データとを加算して、上記上位及び下位ビット用デジタル・アナログ変換器により変換されたアナログ信号を補正し、外部に出力することを特徴とするデジタル・アナログ変換方法。
請求項７に記載のデジタル・アナログ変換方法において、
全ビット補正による補正演算を行うか、上記直線近似による補正演算を行うかの指令信号を指令信号発生手段から供給し、上記指令信号発生手段からの上記指令信号に従って、全ビット補正による補正演算及び上記直線近似補正による補正演算のうちのいずれかを行うことを特徴とするデジタル・アナログ変換方法。
請求項８に記載のデジタル・アナログ変換方法において、
上記メモリに記憶された補正データをデジタル・アナログ変換し、変換された補正データのアナログ信号が、上記上位及び下位ビット用デジタル・アナログ変換器から出力されたアナログ信号と加算されることを特徴とするデジタル・アナログ変換方法。
請求項８に記載のデジタル・アナログ変換方法において、
上記直線近似補正は、上記アナログ・デジタル変換器からの出力信号に基づいて、上位ビットが変化する間の２点の直線を算出し、入力デジタル信号を誤差無く変換した場合のアナログ信号と比較して得られる直線の傾きと、切片とを算出し、補正データとして上記メモリに格納することを特徴とするデジタル・アナログ変換方法。