JP5434517B2

JP5434517B2 - Ｄ／ａコンバータ

Info

Publication number: JP5434517B2
Application number: JP2009264655A
Authority: JP
Inventors: 達也井出
Original assignee: Fujitsu Semiconductor Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2009-11-20
Filing date: 2009-11-20
Publication date: 2014-03-05
Anticipated expiration: 2029-11-20
Also published as: JP2011109562A

Description

本発明は、電流ステアリング型のＤ／Ａ変換器に使用される電流スイッチング回路に用いるオフセット電圧生成回路に関するものである。

図１５に、電流ステアリングのＤ／Ａコンバータ回路１０１を示す。電流ステアリングのＤ／Ａコンバータ回路１０１は、同一の電流源Ｃｕｒ１ないしＣｕｒｎを備える。また、電流源Ｃｕｒ１ないしＣｕｒｎのそれぞれに対応して、差動スイッチング回路ＳＷ１ないしＳＷｎを備える。差動スイッチング回路ＳＷ１ないしＳＷｎは、電流源Ｃｕｒ１ないしＣｕｒｎにより生成された電流Ｉｏを、出力端子ＯＵＴ１またはＯＵＴ２のいずれかに切替えて出力する役割を持つ。サーモメータデコーダ１１１には、デジタル入力Ｄ１ないしＤｍによりｍビットのバイナリコードが入力される。サーモメータデコーダ１１１からは、バイナリコードから導出されたコード化信号Ｔ１ないしＴｎが出力され、スイッチドライバ１１２に入力される。スイッチドライバ１１２は、差動スイッチング回路ＳＷ１ないしＳＷｎを駆動するための回路である。スイッチドライバ１１２からは、制御信号ＤＴ１ないしＤＴｎ、制御信号ＤＴ１ＢないしＤＴｎＢが出力され、差動スイッチング回路ＳＷ１ないしＳＷｎの各々に入力される。

また、図１６に、差動スイッチング回路ＳＷ１およびスイッチドライバ１１２の詳細な回路図を示す。差動スイッチング回路ＳＷ１は、スイッチ用のＰＭＯＳトランジスタであるトランジスタＳ１およびＳ２を備える。また、スイッチドライバ１１２は、スイッチドライバ用のドライバＤｒｖ１およびＤｒｖ２と、インバータＩＮＶ１を備える。ドライバＤｒｖ１およびＤｒｖ２、インバータＩＮＶ１は入力反転素子である。インバータＩＮＶ１の入力端子にはコード化信号Ｔ１が入力され、反転されたコード化信号Ｔ１Ｂが出力される。ドライバＤｒｖ２にはコード化信号Ｔ１Ｂが入力され、コード化信号Ｔ１と同相の制御信号ＤＴ１が出力される。制御信号ＤＴ１は、トランジスタＳ２のゲート端子に入力される。また、ドライバＤｒｖ１の入力端子にはコード化信号Ｔ１が入力され、コード化信号Ｔ１と逆相の制御信号ＤＴ１Ｂが出力される。制御信号ＤＴ１Ｂは、トランジスタＳ１のゲート端子に入力される。また、トランジスタＳ１とＳ２のソース端子は、共通のノードＮ１に接続される。

サーモメータデコーダ１０２は、図１７のグラフに示すように、デジタル入力Ｄ１ないしＤｍを、出力電流ＩＯＵＴ１およびＩＯＵＴ２に変換する。そして、出力端子ＯＵＴ１およびＯＵＴ２に負荷抵抗Ｒ１およびＲ２を接続しているため、出力電流ＩＯＵＴ１およびＩＯＵＴ２を出力電圧ＶＯＵＴ１およびＶＯＵＴ２に変換する事が可能となる。よって、Ｄ／Ａ変換動作が実現される。

特開２００２−２８０８９０号公報

差動スイッチング回路ＳＷ１では、出力電圧ＶＯＵＴ１とＶＯＵＴ２の電圧値によって、トランジスタＳ１およびＳ２の動作状態が変化する。図１６のトランジスタＳ１をオン、トランジスタＳ２をオフに設定し出力電圧ＶＯＵＴ１の電圧値を変化させた場合における、出力電圧ＶＯＵＴ１とトランジスタＳ１およびＳ２の動作状態との関係を、図１８のグラフに示す。出力電圧ＶＯＵＴ１が変化し、トランジスタＳ１およびＳ２の動作状態が飽和状態から非飽和状態へ変わると、ノードＮ１の電圧値であるソース電圧ＶＮ１が変動する。すると、重要な性能であるＳＮＤＲ(Signal-to-Noise and Distortion Ratio)特性を劣化させる原因となる。

本発明は前記背景技術の課題の少なくとも１つを解消するためになされたものであり、ＳＮＤＲ特性の劣化を防止する事が可能なＤ／Ａコンバータを提供することを提案する。

本開示のＤ／Ａコンバータは、デジタル入力信号に基づいて複数のコード信号を出力するデコーダと、複数の定電流源と、複数の定電流源のそれぞれに一端が接続され、コード信号に応じてオンオフする第１トランジスタおよび第２トランジスタを有する複数の差動スイッチと、複数の差動スイッチの内のそれぞれの第１トランジスタの他端が接続される第１出力端子と、複数の差動スイッチの内のそれぞれの第２トランジスタの他端が接続される第２出力端子とを有し、コード信号に応じて複数の定電流源から出力される電流に基づいて、第１出力端子および第２出力端子のそれぞれに出力電圧を出力する出力回路と、第１レベル電圧および第２レベル電圧を生成する制御電圧生成回路と、第１電源線と第２電源線とに接続され、入力されたコード信号に基づいて第１トランジスタおよび第２トランジスタのゲート端子のそれぞれに第１レベル電圧を有する第１信号および第２レベル電圧を有する第２信号を供給する１対のドライバ回路と、第１コンデンサおよび第２コンデンサを充放電する充放電回路と、第１コンデンサの一端と第１電源線とをオンして接続またはオフして切断する第１スイッチ素子と、第１コンデンサの他端と第２電源線とをオンして接続またはオフして切断する第２スイッチ素子とを有する第１スイッチ群と、第１コンデンサの一端と充放電回路の出力端子とをオンして接続またはオフして切断する第３スイッチ素子と、第１コンデンサの他端と接地電源線とをオンして接続またはオフして切断する第４スイッチ素子とを有する第２スイッチ群と、第２コンデンサの一端と第１電源線とをオンして接続またはオフして切断する第５スイッチ素子と、第２コンデンサの他端と第２電源線とをオンして接続またはオフして切断する第６スイッチ素子とを有する第３スイッチ群と、第２コンデンサの一端と充放電回路の出力端子とをオンして接続またはオフして切断する第７スイッチ素子と、第２コンデンサの他端と接地電源線とをオンして接続またはオフして切断する第８スイッチ素子とを有する第４スイッチ群と、を有し、コード信号に応じて、第１スイッチ群と第４スイッチ群がオンすると共に第２スイッチ群と第３スイッチ群がオフする第１状態と、第１スイッチ群と第４スイッチ群がオフすると共に第２スイッチ群と第３スイッチ群がオンする第２状態とを切り替えることを特徴とする。

本開示のＤ／Ａコンバータによれば、ＳＮＤＲ特性の劣化を防止する事が可能なＤ／Ａコンバータを提供することが可能になる。

Ｄ／Ａコンバータ回路１における一実施例の詳細回路図である。Ｄ／Ａコンバータ回路１における一実施例のトランジスタの動作図（その１）である。Ｄ／Ａコンバータ回路１における一実施例の動作波形図（その１）である。Ｄ／Ａコンバータ回路１における一実施例のオフセット電圧のグラフである。Ｄ／Ａコンバータ回路１における一実施例の回路図である。Ｄ／Ａコンバータ回路１における一実施例の主要回路図（その１）である。Ｄ／Ａコンバータ回路１における一実施例の等価回路図（その１）である。Ｄ／Ａコンバータ回路１における一実施例の等価回路図（その２）である。Ｄ／Ａコンバータ回路１における一実施例の動作波形図（その２）である。Ｄ／Ａコンバータ回路１における一実施例の主要回路図（その２）である。Ｄ／Ａコンバータ回路１における一実施例の等価回路図（その３）である。Ｄ／Ａコンバータ回路１における一実施例の等価回路図（その４）である。電荷補充回路における一実施例の変形例（その１）である。電荷補充回路における一実施例の変形例（その２）である。Ｄ／Ａコンバータ回路１０１における一実施例の回路図である。Ｄ／Ａコンバータ回路１０１における一実施例の詳細回路図である。Ｄ／Ａコンバータ回路１０１における一実施例の出力電流図である。Ｄ／Ａコンバータ回路１０１における一実施例のトランジスタの動作図である。

まず、ＳＮＤＲ特性を改善させるための回路例を、図１を用いて説明する。図１は、差動スイッチング回路ＳＷ１、スイッチドライバ１１２、オフセット電源回路１５の詳細な回路図である。オフセット電源回路１５は、ＯＴＡ(Operational Transconductance Amplifier)１６およびデカップリングコンデンサＣｒｆを備える。ＯＴＡ１６の反転入力端子にはオフセット電圧Ｖｏｆｆが入力され、非反転入力端子には出力端子が接続される。ＯＴＡ１６およびデカップリングコンデンサＣｒｆの出力端子は、ノードＮ２を介してスイッチドライバＤＲＶ１とＤＲＶ２の下側電源に接続される。オフセット電源回路１５は、トランジスタＳ１およびＳ２の飽和状態を保つための下側オフセット電圧ＶＮ２を出力する。トランジスタＳ１およびＳ２は、ゲート容量Ｃｓｗ１およびＣｓｗ２をそれぞれもつ。また、ノードＮ１には寄生容量ＣＰＰが存在する。また、出力端子ＯＵＴ１に負荷抵抗Ｒ１が接続される。なお、その他の構成は図１６と同様であるため、ここでは詳細な説明は省略する。

図１の回路において、出力電圧ＶＯＵＴ１の電圧値を変化させた場合における、出力電圧ＶＯＵＴ１とトランジスタＳ１およびＳ２の動作状態との関係を、図２のグラフに示す。オフセット電源回路１５によって下側オフセット電圧ＶＮ２が供給されることで、図２のグラフに示すように、トランジスタＳ１およびＳ２の飽和状態が保たれる領域を拡大することが可能となる。

図１の回路にて、トランジスタＳ１およびＳ２の出力切り替えを繰り返した場合の波形を、図３に示す。図３において、コード化信号Ｔ１がハイレベルの期間では、トランジスタＳ１がオン状態、トランジスタＳ２がオフ状態とされる。また、コード化信号Ｔ１がローレベルの期間では、トランジスタＳ１がオフ状態、トランジスタＳ２がオン状態とされる。図３に示すように、下側オフセット電圧ＶＮ２を一定電圧に保つ事は難しくなる。これは、トランジスタＳ１およびＳ２の切り替わりに応じて、ゲート容量Ｃｓｗ１およびＣｓｗ２が放電され、デカップリングコンデンサＣｒｆに電荷の移動が生じるためである。そして、図３に示すように、下側オフセット電圧ＶＮ２の電圧変動によって、トランジスタＳ１およびＳ２のソース電圧ＶＮ１が変動していることが分かる。

ソース電圧ＶＮ１が変動すると、ノードＮ１の寄生容量ＣＰＰに充放電電流が必要になる。また、電流源Ｃｕｒ１に備えられるトランジスタＭＣｕｒ（不図示）のゲート電圧ＶＢ１を変動させる。よって、図３に示すように、出力電流ＩＯＵＴ１とＩＯＵＴ２が変動するため、ＳＮＤＲ特性が劣化する。ＳＮＤＲ特性の劣化を押さえるためには、下側オフセット電圧ＶＮ２の電圧変動を抑えるために、ノードＮ２に接続されるデカップリングコンデンサＣｒｆの容量値を大きくする方法が挙げられるが、コンデンサ面積の増加が問題となるため困難である。

次に、出力切り替わり時の下側オフセット電圧ＶＮ２の変動のピーク電圧Ｖｐｅａｋについて説明する。図１の回路において、トランジスタＳ１およびＳ２の切り替わり時に電流の移動が起こる。そして、下側オフセット電圧ＶＮ２の電圧は、図４の実線のように変化する。このとき、切り替わり時における、変化後の下側オフセット電圧ＶＮ２の電圧値は、下記の（式１）より求めることができる。

ここでＣｒは、デカップリングコンデンサＣｒｆの容量値である。またＣｓｗは、トランジスタＳ１、Ｓ２のゲート容量である。また、オフセット変化時のピーク電圧Ｖｐｅａｋの値は、下記の（式２）より求める事ができる。

（式１）（式２）より、ピーク電圧Ｖｐｅａｋは、デカップリングコンデンサＣｒｆのデカップリング容量Ｃｒと、トランジスタＳ１、Ｓ２のゲート容量Ｃｓｗとの比によって決まることが分かる。なお、ドライバＤｒｖ１およびＤｒｖ２のオン抵抗やＯＴＡ１６の電流等によって、実際の回路における実際のピーク電圧Ｖｐｅａｋの波形は、図４の破線の波形となる。

本開示のＤ／Ａコンバータ回路１に係る第１実施形態を、図１ないし図９を用いて説明する。第１実施形態では、デカップリングコンデンサＣｒｆの容量を大きくすることなく、下側オフセット電圧ＶＮ２の変動を抑えることが可能な回路を説明する。図５に、本実施形態に係るＤ／Ａコンバータ回路１の回路図を示す。

Ｄ／Ａコンバータ回路１は、同一の電流源Ｃｕｒ１ないしＣｕｒｎを備える。また、電流源Ｃｕｒ１ないしＣｕｒｎのそれぞれに対応して、差動スイッチング回路ＳＷ１ないしＳＷｎを備える。差動スイッチング回路ＳＷ１ないしＳＷｎは、電流源Ｃｕｒ１ないしＣｕｒｎにより生成された電流Ｉｏを、出力端子ＯＵＴ１またはＯＵＴ２のいずれかに切替えて出力する役割を持つ。サーモメータデコーダ１１には、デジタル入力Ｄ１ないしＤｍによりｍビットのバイナリコードが入力される。サーモメータデコーダ１１からは、バイナリコードから導出されたコード化信号Ｔ１ないしＴｎが出力され、スイッチドライバ１２に入力される。

Ｄ／Ａコンバータ回路１は、オフセット電圧生成回路１３を備える。オフセット電圧生成回路１３では、上側オフセット電圧ＶＮ３と下側オフセット電圧ＶＮ２が生成され、スイッチドライバ１２に入力される。

Ｄ／Ａコンバータ回路１は、電荷補充回路１４を備える。電荷補充回路１４には、コード化信号Ｔ１ないしＴｎが入力される。電荷補充回路１４の出力端子は、ノードＮ２を介して供給経路２２に接続されると共に、ノードＮ３を介して供給経路２１に接続される。電荷補充回路１４は、トランジスタＳ１およびＳ２の切り替わりに応じて、オフセット電圧生成回路１３からスイッチドライバ１２への上側オフセット電圧ＶＮ３の供給経路２１と、下側オフセット電圧ＶＮ２の供給経路２２に対して、補充電荷を供給する回路である。補充電荷の供給は、トランジスタＳ１およびＳ２の切り替わり時における、トランジスタＳ１およびＳ２のゲート容量Ｃｓｗ１およびＣｓｗ２の充放電による電荷移動を緩和するように行われる。なお、実際のＤ／Ａコンバータ回路１においては、電流セグメント数だけ電荷補充回路１４を備えることになる。

スイッチドライバ１２は、差動スイッチング回路ＳＷ１ないしＳＷｎを駆動するための回路である。スイッチドライバ１２からは、制御信号ＤＴ１ないしＤＴｎ、制御信号ＤＴ１ＢないしＤＴｎＢが出力され、差動スイッチング回路ＳＷ１ないしＳＷｎの各々に入力される。

第１実施形態に係るＤ／Ａコンバータ回路１の主要な部分である、電荷補充回路１４、オフセット電圧生成回路１３、差動スイッチング回路ＳＷ１を接続した回路を、図６に示す。

差動スイッチング回路ＳＷ１は、スイッチ用のＰＭＯＳトランジスタであるトランジスタＳ１およびＳ２を備える。またスイッチドライバ用のドライバＤｒｖ１およびＤｒｖ２を備える。ドライバＤｒｖ１およびＤｒｖ２は入力反転素子である。ドライバＤｒｖ２にはコード化信号Ｔ１が反転されたコード化信号Ｔ１Ｂが入力され、コード化信号Ｔ１と同相の制御信号ＤＴ１が出力される。制御信号ＤＴ１は、トランジスタＳ２のゲート端子に入力される。また、ドライバＤｒｖ１の入力端子にはコード化信号Ｔ１が入力され、コード化信号Ｔ１と逆相の制御信号ＤＴ１Ｂが出力される。制御信号ＤＴ１Ｂは、トランジスタＳ１のゲート端子に入力される。また、トランジスタＳ１とＳ２のソース端子は、共通のノードＮ１に接続される。

オフセット電圧生成回路１３は、ダイオード接続されたトランジスタＭ１およびＭ２と、電流源ＣＣ１を備える。オフセット電圧生成回路１３からは、上側オフセット電圧ＶＮ３および下側オフセット電圧ＶＮ２が出力され、供給経路２１および２２を介してドライバＤｒｖ１およびＤｒｖ２へ入力される。

電荷補充回路１４は、充放電回路１７、トランジスタＭ１１ないしＭ１４、トランジスタＭ２１ないしＭ２４、コンデンサＣ１およびＣ２、を備える。充放電回路１７は、コンデンサＣ１およびＣ２を充放電する。

トランジスタＭ１１ないしＭ１４について説明する。トランジスタＭ１１ないしＭ１４は、コンデンサＣ１の充放電を制御する素子である。トランジスタＭ１１は、コンデンサＣ１のノードＮＤ１１と充放電回路１７とを接続する。トランジスタＭ１２は、ノードＮＤ１１と供給経路２１とを接続する。トランジスタＭ１１とＭ１２とは相補に動作することで、ノードＮＤ１１を、充放電回路１７と供給経路２１とに対して択一に接続する。トランジスタＭ１４は、コンデンサＣ１のノードＮＤ１２と接地電圧Ｖｓｓとを接続する。トランジスタＭ１３は、ノードＮＤ１２と供給経路２２とを接続する。トランジスタＭ１４とＭ１３とは相補に動作することで、ノードＮＤ１２を、接地電圧Ｖｓｓと供給経路２２とに対して択一に接続する。

トランジスタＭ２１ないしＭ２４について説明する。トランジスタＭ２１ないしＭ２４は、コンデンサＣ２の充放電を制御する素子である。トランジスタＭ２１は、コンデンサＣ２のノードＮＤ２１と充放電回路１７とを接続する。トランジスタＭ２２は、ノードＮＤ２１と供給経路２１とを接続する。トランジスタＭ２１とＭ２２とは相補に動作することで、ノードＮＤ２１を、充放電回路１７と供給経路２１とに対して択一に接続する。トランジスタＭ２４は、コンデンサＣ２のノードＮＤ２２と接地電圧Ｖｓｓとを接続する。トランジスタＭ２３は、ノードＮＤ２２と供給経路２２とを接続する。トランジスタＭ２４とＭ２３とは相補に動作することで、ノードＮＤ２２を、接地電圧Ｖｓｓと供給経路２２とに対して択一に接続する。

そして充放電回路１７によって、コンデンサＣ１のノードＮＤ１１がＮＤ１２に対して正電圧となるように充電が行われ、コンデンサＣ２のノードＮＤ２１がＮＤ２２に対して正電圧となるように充電が行われる。

図６の等価回路を、図７および図８へ示す。図７および図８の等価回路は、トランジスタＳ１およびＳ２のゲートをゲート容量Ｃｓｗ１およびＣｓｗ２で表し、トランジスタＭ１１ないしＭ１４とトランジスタＭ２１ないしＭ２４をスイッチで表した場合の等価回路である。図７の状態と図８の状態とは、トランジスタＳ１およびＳ２の切り替えに応じて、交互に切り替えられる。

図８の等価回路を説明する。図８は、トランジスタＳ１が導通状態とされ、トランジスタＳ２が非導通状態とされている場合を示す図である。ゲート容量Ｃｓｗ１は供給経路２２に接続され、下側オフセット電圧ＶＮ２が供給される。またゲート容量Ｃｓｗ２は供給経路２１に接続され、上側オフセット電圧ＶＮ３が供給される。コンデンサＣ１の接続先は供給経路２１および２２とされ、コンデンサＣ２の接続先は充放電回路１７とされる。

また、図７の等価回路を説明する。図７は、トランジスタＳ１が非導通状態とされ、トランジスタＳ２が導通状態とされている場合を示す図である。ゲート容量Ｃｓｗ１は供給経路２１に接続され、上側オフセット電圧ＶＮ３が供給される。また、ゲート容量Ｃｓｗ２は供給経路２２に接続され、下側オフセット電圧ＶＮ２が供給される。コンデンサＣ１の接続先は充放電回路１７とされ、コンデンサＣ２の接続先は供給経路２１および２２とされる。

トランジスタＳ２のオン状態からトランジスタＳ１のオン状態へ切り替わる場合の動作を説明する。この場合、図７の状態から図８の状態へ切り替わる。図７の状態では、ゲート容量Ｃｓｗ１は上側オフセット電圧ＶＮ３により充電状態とされ、ゲート容量Ｃｓｗ２は下側オフセット電圧ＶＮ２により放電状態とされる。またコンデンサＣ１は充放電回路１７によって充電され、ノードＮＤ１２に対してノードＮＤ１１の電位が高くされている。

トランジスタＳ２のオン状態からトランジスタＳ１のオン状態へ切り替わると、図８の状態とされ、ゲート容量Ｃｓｗ１に蓄積されていた電荷が供給経路２２へ放電される。また、供給経路２２には、コンデンサＣ１のノードＮＤ１２が接続される。よって、出力の切り替わり時にゲート容量Ｃｓｗ１から放電される電荷が、コンデンサＣ１で吸収される（図８、矢印Ｙ１１）。また、供給経路２１からゲート容量Ｃｓｗ２に電荷が充電される。そして、供給経路２１には、コンデンサＣ１のノードＮＤ１１が接続される。よって、出力の切り替わり時にゲート容量Ｃｓｗ２に充電される電荷が、コンデンサＣ１のノードＮＤ１１から供給される（図８、矢印Ｙ１２）。

次に、トランジスタＳ１のオン状態からトランジスタＳ２のオン状態へ切り替わる場合の動作を説明する。この場合、図８の状態から図７の状態へ切り替わる。図８の状態では、ゲート容量Ｃｓｗ２は上側オフセット電圧ＶＮ３により充電状態とされ、ゲート容量Ｃｓｗ１は下側オフセット電圧ＶＮ２により放電状態とされる。またコンデンサＣ２は充放電回路１７によって充電され、ノードＮＤ２２に対してノードＮＤ２１の電位が高くされている。

トランジスタＳ１のオン状態からトランジスタＳ２のオン状態へ切り替わると、図７の状態とされ、ゲート容量Ｃｓｗ２に蓄積されていた電荷が供給経路２２へ放電される。また、切り替えと同時に供給経路２２には、コンデンサＣ２のノードＮＤ２２が接続される。よって、出力の切り替わり時にゲート容量Ｃｓｗ２から放電される電荷が、コンデンサＣ２で吸収される（図７、矢印Ｙ２１）。また、供給経路２１からゲート容量Ｃｓｗ１に電荷が充電される。そして、供給経路２１には、コンデンサＣ２のノードＮＤ２１が接続される。よって、出力の切り替わり時にゲート容量Ｃｓｗ１に充電される電荷が、コンデンサＣ２のノードＮＤ２１からから供給される（図７、矢印Ｙ２２）。

トランジスタＳ１およびＳ２が交互に切り替えられる際の各ノードの波形を、図９に示す。まず比較として、電荷補充回路１４を備えない場合の波形を、図９の波線部で示す。図９の破線部は、ゲート容量Ｃｓｗ１およびＣｓｗ２の充放電による電荷移動を緩和するように、補充電荷を供給しない場合の波形を表している。この場合には、トランジスタＳ１およびＳ２の切り替わり時には、ゲート容量Ｃｓｗ１とＣｓｗ２に下側オフセット電圧ＶＮ２および上側オフセット電圧ＶＮ３の電圧を変化させる電荷が生まれてしまう。よって、下側オフセット電圧ＶＮ２の電圧変動によって、差動スイッチング回路ＳＷ１のソース電圧ＶＮ１が変動してしまうため、ＳＮＤＲ特性が劣化する。

一方、電荷補充回路１４を備える場合の波形を、図９の実線部で示す。電荷補充回路１４を備えることにより、下側オフセット電圧ＶＮ２および上側オフセット電圧ＶＮ３の電圧変動を抑制することができることが分かる。これは、電荷補充回路１４により、差動スイッチング回路ＳＷ１の切り替わり時に、ゲート容量Ｃｓｗ１とＣｓｗ２にて変化する電荷と反対方向の電荷を与えるためである。これにより、下側オフセット電圧ＶＮ２の電圧変動を抑制する事ができるため、差動スイッチング回路ＳＷ１のソース電圧ＶＮ１の電圧変動を抑制する事が可能となり、ＳＮＤＲ特性を劣化することを防止できる。

また、図７および図８の等価回路における、コンデンサＣ１の容量Ｃｐ１およびコンデンサＣ２の容量Ｃｐ２の最適値について説明する。電荷補充回路１４が動作しない場合における、トランジスタＳ１およびＳ２の切り替わり時に移動する電荷Ｑｓｗは、下記の（式５）で求められる。

トランジスタＳ１およびＳ２が切替っても下側オフセット電圧ＶＮ２およびＶＮ３が変化しないためには、電荷補充回路１４が動作する事で下記の（式４）を満たす必要がある。

ここでＣａは下記の（式５）で求められる容量値である。また（式５）において、Ｃｐは、Ｃｐ＝Ｃｐ１＝Ｃｐ２を満たす容量値である。

また（式４）のＱｐは、コンデンサＣ１、Ｃ２の電荷であり、下記の（式６）で求められる。（式６）において、Ｖｐは、コンデンサＣ１、Ｃ２の両端に印加される差電圧である。

上記より電荷補充回路１４に使用するコンデンサＣ１、Ｃ２の最適な容量Ｃｐ（＝Ｃｐ１＝Ｃｐ２）は、（式７）で求める事ができる。

第１実施形態に係るＤ／Ａコンバータ回路１の効果を説明する。第１実施形態では、電荷補充回路１４を備えることにより、下側オフセット電圧ＶＮ２および上側オフセット電圧ＶＮ３の電圧変動を抑制することができる。これは、電荷補充回路１４ａにより、トランジスタＳ１およびＳ２の切り替わり時に、ゲート容量Ｃｓｗ１とＣｓｗ２にて変化する電荷と反対方向の電荷を与えるためである。これにより、ゲート容量とほぼ同量の小さなコンデンサを用いることで、大きい容量サイズのデカップリングコンデンサと同等の電圧変動抑制効果が得られる。よって、回路規模の増大を抑制しながら、ＳＮＤＲ特性の低下を防ぐ事が可能となる。

本開示のＤ／Ａコンバータ回路１に係る第２実施形態を、図１０ないし図１２を用いて説明する。第２実施形態に係るＤ／Ａコンバータ回路１の主要な部分である電荷補充回路１４ａ、オフセット電圧生成回路１３、差動スイッチング回路ＳＷ１を接続した回路を図１０に示す。図１０の回路は、第１実施形態に係る図６の回路の簡易化回路図である。

電荷補充回路１４ａは、トランジスタＭ１３ａおよびＭ１４ａ、トランジスタＭ２３ａおよびＭ２４ａ、コンデンサＣ１ａおよびＣ２ａ、を備える。トランジスタＭ１３ａおよびＭ１４ａについて説明する。トランジスタＭ１３ａおよびＭ１４ａは、コンデンサＣ１ａの充放電を制御する素子である。トランジスタＭ１４ａは、コンデンサＣ１のノードＮＤ１２ａと接地電圧Ｖｓｓとを接続する。トランジスタＭ１３ａは、ノードＮＤ１２ａと供給経路２２とを接続する。トランジスタＭ１４ａとＭ１３ａとは相補に動作することで、ノードＮＤ１２ａを、接地電圧Ｖｓｓと供給経路２２とに対して択一に接続する。

トランジスタＭ２３ａおよびＭ２４ａについて説明する。トランジスタＭ２３ａおよびＭ２４ａは、コンデンサＣ２ａの充放電を制御する素子である。トランジスタＭ２４ａは、コンデンサＣ２ａのノードＮＤ２２ａと接地電圧Ｖｓｓとを接続する。トランジスタＭ２３ａは、ノードＮＤ２２ａと供給経路２２とを接続する。トランジスタＭ２４ａとＭ２３ａとは相補に動作することで、ノードＮＤ２２ａを、接地電圧Ｖｓｓと供給経路２２とに対して択一に接続する。

図１０の等価回路を、図１１および図１２へ示す。図１１および図１２の等価回路は、トランジスタＳ１およびＳ２のゲートをゲート容量Ｃｓｗ１およびＣｓｗ２で表し、トランジスタＭ１３ａおよびＭ１４ａとトランジスタＭ２３ａおよびＭ２４ａをスイッチで表した場合の等価回路である。図１１の状態と図１２の状態とは、トランジスタＳ１およびＳ２の切り替えに応じて、交互に切り替えられる。

図１２の等価回路を説明する。図１２は、トランジスタＳ１が導通状態とされ、トランジスタＳ２が非導通状態とされている場合を示す図である。ゲート容量Ｃｓｗ１は供給経路２２に接続され、下側オフセット電圧ＶＮ２が供給される。またゲート容量Ｃｓｗ２は供給経路２１に接続され、上側オフセット電圧ＶＮ３が供給される。コンデンサＣ１ａの接続先は供給経路２２とされ、コンデンサＣ２ａの接続先は接地電圧Ｖｓｓとされる。

また、図１１の等価回路を説明する。図１１は、トランジスタＳ１が非導通状態とされ、トランジスタＳ２が導通状態とされている場合を示す図である。ゲート容量Ｃｓｗ１は供給経路２１に接続され、上側オフセット電圧ＶＮ３が供給される。また、ゲート容量Ｃｓｗ２は供給経路２２に接続され、下側オフセット電圧ＶＮ２が供給される。コンデンサＣ１ａの接続先は接地電圧Ｖｓｓとされ、コンデンサＣ２ａの接続先は供給経路２２とされる。

トランジスタＳ２のオン状態からトランジスタＳ１のオン状態へ切り替わる場合の動作を説明する。この場合、図１１の状態から図１２の状態へ切り替わる。図１１の状態では、ゲート容量Ｃｓｗ１は上側オフセット電圧ＶＮ３により充電状態とされ、ゲート容量Ｃｓｗ２は下側オフセット電圧ＶＮ２により放電状態とされる。またコンデンサＣ１ａは接地電圧Ｖｓｓによって放電される。

トランジスタＳ２のオン状態からトランジスタＳ１のオン状態へ切り替わると、図１２の状態とされ、ゲート容量Ｃｓｗ１に蓄積されていた電荷が供給経路２２へ放電される。また、供給経路２２には、コンデンサＣ１ａのノードＮＤ１２ａが接続される。よって、出力の切り替わり時にゲート容量Ｃｓｗ１から放電される電荷が、コンデンサＣ１ａで吸収される（図１２、矢印Ｙ１１ａ）。しかし、出力の切り替わり時にゲート容量Ｃｓｗ２に充電される電荷は吸収されない。

次に、トランジスタＳ１のオン状態からトランジスタＳ２のオン状態へ切り替わる場合の動作を説明する。この場合、図１２の状態から図１１の状態へ切り替わる。図１２の状態では、ゲート容量Ｃｓｗ２は上側オフセット電圧ＶＮ３により充電状態とされ、ゲート容量Ｃｓｗ１は下側オフセット電圧ＶＮ２により放電状態とされる。またコンデンサＣ２ａは接地電圧Ｖｓｓによって放電される。

トランジスタＳ１のオン状態からトランジスタＳ２のオン状態へ切り替わると、図１１の状態とされ、ゲート容量Ｃｓｗ２に蓄積されていた電荷が供給経路２２へ放電される。また、切り替えと同時に供給経路２２には、コンデンサＣ２ａのノードＮＤ２２ａが接続される。よって、出力の切り替わり時にゲート容量Ｃｓｗ２から放電される電荷が、コンデンサＣ２ａで吸収される（図１１、矢印Ｙ２１ａ）。しかし、出力の切り替わり時にゲート容量Ｃｓｗ１に充電される電荷は供給されない。

第２実施形態に係るＤ／Ａコンバータ回路１の効果を説明する。第２実施形態では、電荷補充回路１４ａを備えることにより、下側オフセット電圧ＶＮ２の電圧変動を抑制することができる。これは、電荷補充回路１４ａにより、トランジスタＳ１およびＳ２の切り替わり時に、ゲート容量Ｃｓｗ１とＣｓｗ２にて変化する電荷と反対方向の電荷を与えるためである。これにより、下側オフセット電圧ＶＮ２の電圧変動を抑制する事ができるため、差動スイッチング回路ＳＷ１のソース電圧ＶＮ１の電圧変動を抑制する事が可能となり、ＳＮＤＲ特性を劣化することを防止できる。なお、第２実施形態に係る電荷補充回路１４ａでは、上側オフセット電圧ＶＮ３の電圧変動を抑制する事はできない。しかし、上側オフセット電圧ＶＮ３は差動スイッチング回路のトランジスタをオフするだけの電圧であり、ＳＮＤＲ特性への影響は少ないため、上側オフセット電圧ＶＮ３の電圧変動の影響については無視することができる。

また、図１１および図１２の等価回路における、コンデンサＣ１ａの容量Ｃｐ１およびコンデンサＣ２ａの容量Ｃｐ２の最適値について説明する。スイッチ切り替わり後の下側オフセット電圧ＶＮ２の値である切替後下側オフセット電圧ＶＮ２’の値は、下記の（式８）で求められる。

そして、下側オフセット電圧ＶＮ２の値と、切替後下側オフセット電圧ＶＮ２’の値が等しくなる場合に、コンデンサＣ１ａおよびＣ２ａの容量値が最適であると考えられる。よって、容量Ｃｐ１の最適値は、式（８）を整理することにより、下記の（式９）によって求める事ができる。

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。

電荷補充回路１４の構成は、第１実施形態に係る図６の構成に限られない。例えば、図１３に示す電荷補充回路１４ｂの構成としてもよい。充放電回路１７ｂは、オペアンプＯＰ１およびＯＰ２を備える。オペアンプＯＰ１の非反転入力端子には基準電圧Ｖｒｅｆ１が入力され、非反転入力端子には出力端子が接続される。オペアンプＯＰ１から出力されるリファレンス電圧ＶＮ５は、コンデンサＣ１ｂのノードＮＤ１１ｂおよびコンデンサＣ２ｂのノードＮＤ２１ｂに供給される。同様に、オペアンプＯＰ２の非反転入力端子には基準電圧Ｖｒｅｆ２が入力され、非反転入力端子には出力端子が接続される。オペアンプＯＰ２から出力されるリファレンス電圧ＶＮ４は、コンデンサＣ１ｂのノードＮＤ１２ｂおよびコンデンサＣ２ｂのノードＮＤ２２ｂに供給される。なお、その他の構成は、第１実施形態に係る電荷補充回路１４（図６）と同様であるため、ここでは詳細な説明は省略する。リファレンス電圧ＶＮ４およびＶＮ５の値は、基準電圧Ｖｒｅｆ２およびＶｒｅｆ１によって任意の値に設定することができる。よって、コンデンサＣ１ｂおよびＣ２ｂの両端に、任意の電圧を印加することが可能となる。

また例えば、図１４に示す電荷補充回路１４ｃの構成としてもよい。トランジスタＭ１１ｃは、コンデンサＣ１ｃのノードＮＤ１１ｃと電源電圧Ｖｄｄとを接続する。トランジスタＭ１４ｃは、コンデンサＣ１ｃのノードＮＤ１２ｃと充放電回路１７ｃとを接続する。また、トランジスタＭ２１ｃは、コンデンサＣ２ｃのノードＮＤ２１ｃと電源電圧Ｖｄｄとを接続する。トランジスタＭ２４ｃは、コンデンサＣ２ｃのノードＮＤ２２ｃと充放電回路１７ｃとを接続する。なお、その他の構成は、第１実施形態に係る電荷補充回路１４（図６）と同様であるため、ここでは詳細な説明は省略する。このように、電源電圧Ｖｄｄを用いた回路構成としても、第１実施形態に係る電荷補充回路１４と同様の効果を得ることができる。

また、オフセット電源回路１５ではＯＴＡ１６を用いる場合を説明したが、オペアンプを使用する場合においても下側オフセット電圧ＶＮ２が変動することは言うまでもない。

また、上側オフセット電圧ＶＮ３をオフセット電圧生成回路１３から供給する場合を説明したが、この形態に限られず、電源電圧Ｖｄｄを上側オフセット電圧ＶＮ３として用いても同様の効果が得られることは言うまでもない。

なお、サーモメータデコーダ１１はデコーダの一例、負荷抵抗Ｒ１およびＲ２は電流−電圧変換回路の一例、電流Ｉｏは単位電流の一例、電流源Ｃｕｒ１ないしＣｕｒｎは定電流源の一例、トランジスタＳ１およびＳ２は差動スイッチ用トランジスタの一例、下側オフセット電圧ＶＮ２は第１レベル電圧の一例、上側オフセット電圧ＶＮ３は第２レベル電圧の一例、オフセット生成回路１３は制御電圧生成回路の一例、トランジスタＳ１は第１トランジスタの一例、トランジスタＳ２は第２トランジスタの一例、トランジスタＭ１１ないしＭ１４は第１スイッチの一例、トランジスタＭ２１ないしＭ２４は第２スイッチの一例、ノードＮＤ１１およびノードＮＤ２１は第１端の一例、ノードＮＤ１２およびノードＮＤ２２は第２端の一例、負荷抵抗Ｒ１は第１変換回路の一例、負荷抵抗Ｒ２は第２変換回路の一例である。

１Ｄ／Ａコンバータ回路
１１サーモメータデコーダ
１３オフセット生成回路
１４電荷補充回路
Ｓ１およびＳ２トランジスタ
ＶＮ１ソース電圧
ＶＮ２下側オフセット電圧
ＶＮ３上側オフセット電圧
Ｍ１１ないしＭ１４トランジスタ
Ｍ２１ないしＭ２４トランジスタ
Ｒ１およびＲ２負荷抵抗

Claims

デジタル入力信号に基づいて複数のコード信号を出力するデコーダと、
複数の定電流源と、
前記複数の定電流源のそれぞれに一端が接続され、前記コード信号に応じてオンオフする第１トランジスタおよび第２トランジスタを有する複数の差動スイッチと、
前記複数の差動スイッチの内のそれぞれの前記第１トランジスタの他端が接続される第１出力端子と、前記複数の差動スイッチの内のそれぞれの前記第２トランジスタの他端が接続される第２出力端子とを有し、前記コード信号に応じて前記複数の定電流源から出力される電流に基づいて、前記第１出力端子および前記第２出力端子のそれぞれに出力電圧を出力する出力回路と、
第１レベル電圧および第２レベル電圧を生成する制御電圧生成回路と、
第１電源線と第２電源線とに接続され、入力された前記コード信号に基づいて前記第１トランジスタおよび前記第２トランジスタのゲート端子のそれぞれに前記第１レベル電圧を有する第１信号および前記第２レベル電圧を有する第２信号を供給する１対のドライバ回路と、
第１コンデンサおよび第２コンデンサを充放電する充放電回路と、
前記第１コンデンサの一端と前記第１電源線とをオンして接続またはオフして切断する第１スイッチ素子と、前記第１コンデンサの他端と前記第２電源線とをオンして接続またはオフして切断する第２スイッチ素子とを有する第１スイッチ群と、
前記第１コンデンサの一端と前記充放電回路の出力端子とをオンして接続またはオフして切断する第３スイッチ素子と、前記第１コンデンサの他端と接地電源線とをオンして接続またはオフして切断する第４スイッチ素子とを有する第２スイッチ群と、
前記第２コンデンサの一端と前記第１電源線とをオンして接続またはオフして切断する第５スイッチ素子と、前記第２コンデンサの他端と前記第２電源線とをオンして接続またはオフして切断する第６スイッチ素子とを有する第３スイッチ群と、
前記第２コンデンサの一端と前記充放電回路の出力端子とをオンして接続またはオフして切断する第７スイッチ素子と、前記第２コンデンサの他端と前記接地電源線とをオンして接続またはオフして切断する第８スイッチ素子とを有する第４スイッチ群と、
を有し、
前記コード信号に応じて、前記第１スイッチ群と前記第４スイッチ群がオンすると共に前記第２スイッチ群と前記第３スイッチ群がオフする第１状態と、前記第１スイッチ群と前記第４スイッチ群がオフすると共に前記第２スイッチ群と前記第３スイッチ群がオンする第２状態とを切り替えることを特徴とするＤ／Ａコンバータ。
前記第１スイッチ群と前記第２スイッチ群と前記第３スイッチ群と前記第４スイッチ群とは、前記コード信号の切り替わりに応じて、前記第１コンデンサまたは前記第２コンデンサに充電された電荷を前記第１電源線と前記第２電源線とに供給することを特徴とする請求項１に記載のＤ／Ａコンバータ。
前記充放電回路は、
前記第１レベル電圧が低位電圧であり前記第２レベル電圧が高位電圧である場合には、前記第１コンデンサまたは前記第２コンデンサを放電し、
前記第１レベル電圧が高位電圧であり前記第２レベル電圧が低位電圧である場合には、前記第１コンデンサまたは前記第２コンデンサを充電し、
前記第１スイッチ群と前記第２スイッチ群と前記第３スイッチ群と前記第４スイッチ群とは、
前記第１トランジスタが非導通状態から導通状態へ切り替えられる際に、前記第１コンデンサの一端を前記充放電回路の出力端子との接続から前記第１電源線との接続へ切り替えると共に、前記第１コンデンサの他端を前記接地電源線との接続から前記第２電源線との接続へ切り替え、前記第２コンデンサの一端を前記第１電源線との接続から前記充放電回路の出力端子との接続へ切り替えると共に、前記第２コンデンサの他端を前記第２電源線との接続から前記接地電源線との接続へ切り替え、
前記第２トランジスタが非導通状態から導通状態へ切り替えられる際に、前記第２コンデンサの一端を前記充放電回路の出力端子との接続から前記第１電源線との接続へ切り替えると共に、前記第２コンデンサの他端を前記接地電源線との接続から前記第２電源線との接続へ切り替え、前記第１コンデンサの一端を前記第１電源線との接続から前記充放電回路の出力端子との接続へ切り替えると共に、前記第１コンデンサの他端を前記第２電源線との接続から前記接地電源線との接続へ切り替える
ことを特徴とする請求項２に記載のＤ／Ａコンバータ。
前記充放電回路は、
前記第１レベル電圧が低位電圧であり前記第２レベル電圧が高位電圧である場合には、前記第１コンデンサおよび前記第２コンデンサの一端が負電圧となり他端が正電圧となるように充電を行い、
前記第１レベル電圧が高位電圧であり前記第２レベル電圧が低位電圧である場合には、前記第１コンデンサおよび前記第２コンデンサの一端が正電圧となり他端が負電圧となるように充電を行う
ことを特徴とする請求項２に記載のＤ／Ａコンバータ。