JP5432383B2

JP5432383B2 - 電源回路

Info

Publication number: JP5432383B2
Application number: JP2012533817A
Authority: JP
Inventors: 勝臣原田
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2010-12-28
Filing date: 2011-12-21
Publication date: 2014-03-05
Anticipated expiration: 2031-12-21
Also published as: US9166476B2; JPWO2012090449A1; WO2012090449A1; CN103250336B; CN103250336A; US20130162235A1

Description

本発明は、電源回路に関する。

ＬＳＩの微細化に伴い、ＬＳＩの入力電圧の低電圧化が進んでいる。そのため、ＬＳＩの入力電圧を出力する電源回路には、低い出力電圧を発生させるアプリケーションが増加している。図１に、従来のスイッチング方式の降圧型電源回路を示す。スイッチングデバイスＳＷ１がオンしている時、インダクタＬ１の電流変化の傾きは、

で表される。電源回路への入力電圧Ｖ_INが高くて出力電圧Ｖ_OUTが低い場合、インダクタ電流Ｉ_Lは急激に立ち上がる。たとえば、入力電圧Ｖ_INが５Ｖ、１２Ｖ、４８Ｖ等、出力電圧Ｖ_OUTが１Ｖまたはそれ未満という場合が考えられる。一方、スイッチングデバイスＳＷ１がオフしていてスイッチングデバイスＳＷ２が通電している時は、インダクタＬ１の電流変化の傾きは、

で表され、出力電圧Ｖ_OUTが低いためにインダクタ電流Ｉ_Lが減少する勾配は緩やかになる。

このようなインダクタを使用した降圧型電源回路の出力電圧Ｖ_OUTが印加される負荷に流れる負荷電流Ｉ_LOADが急激に減少した場合を考える。たとえば、負荷電流Ｉ_LOADが１Ａから１００ｍＡに減少したとき、インダクタ電流Ｉ_Lが減少しないと、出力コンデンサＣ_OUTに余計な電荷が供給され、出力電圧Ｖ_OUTが、予め定めた閾値を超えて上昇するオーバーシュートが生じてしまう。スイッチングデバイスＳＷ１がオフになったとしても、式（２）に関連して説明したように、インダクタ電流Ｉ_Lは緩やかにしか減少していかない。したがって、インダクタ電流Ｉ_Lの流入による出力電圧Ｖ_OUTの上昇が所定の範囲に入るように大きい容量のコンデンサを用いる必要があった。ここで、負荷電流Ｉ_LOADの急激な減少と言っているのは、最も速いものでは、負荷として接続されるＬＳＩ等の回路がオフするとほぼ同時に負荷電流Ｉ_LOADが減少するような場合であり、遅いものでは、負荷電流Ｉ_LOADの減少が式（２）のインダクタ電流Ｉ_Lの減少よりは少なくとも速いような場合である。このような場合には、出力コンデンサＣ_OUTに余計な電荷が供給されていき、オーバーシュートが生じる可能性がある。

また、電源回路がＬＤＯなどのシリーズレギュレータであるときにも、負荷電流Ｉ_LOADが急激に減少した場合、出力電圧Ｖ_OUTが上昇するが、出力電圧Ｖ_OUTが上昇している時間は、電源回路の帯域だけで決まる。しかし、電源回路がインダクタを使用したスイッチングレギュレータであるときには、負荷電流Ｉ_LOADが急激に減少した場合、インダクタに余剰電流が発生して、出力コンデンサＣ_OUTに余計な電荷が供給されていくため、出力電圧Ｖ_OUTが上昇している時間は負荷が余計な電荷を消費するまでかかり、特に問題となる。

負荷電流の減少に高速に応答可能な電源回路が特許文献１に開示されており、図２に示す。電源回路１は、制御回路１０ａ及びコンバータ部２０ａを備え、コンバータ部２０ａは、ＮチャンネルＭＯＳトランジスタからなる出力トランジスタＱ１と、ダイオードＤ１と、チョークコイルＬ１と、平滑化容量Ｃ１とを備える。制御回路１０ａからの出力信号ＳＧ１に基づいて出力トランジスタＱ１がオン・オフ制御されることによって、入力電圧Ｖ_ｉｎが降圧されて出力電圧Ｖｏとして出力端子Ｔｏに接続される負荷に出力される。この出力電圧Ｖｏは、出力トランジスタＱ１のオン時間とオフ時間の比を変化させることにより予め定めた目標値に制御される。

出力端子Ｔｏは、制御回路１０ａの入力端子Ｔ１に接続されている。この入力端子Ｔ１は、抵抗Ｒ１、Ｒ２を介してグランドに接続される。抵抗Ｒ１と抵抗Ｒ２との間の接続点が比較器１１の反転入力端子に接続されており、これにより、出力電圧Ｖｏが抵抗Ｒ１、Ｒ２によって分圧され、分圧電圧Ｖ１がフィードバック信号として比較器１１の反転入力端子に入力される。比較器１１において、フィードバック信号と参照電圧Ｖｒが比較され、その結果に応じて出力トランジスタＱ１がオン・オフ制御される。本技術では、スイッチング素子のオン時間またはオフ時間が極端に長くなる場合に発生しやすくなる低調波発振の発生を抑制するために、フィードバック信号と比較される参照電圧Ｖｒを、基準電圧Ｖｒｅｆにスロープ信号を加算した電圧としている。これにより、負荷急変後に出力電圧Ｖｏが基準電圧Ｖｒｅｆに基づく目標値に収束するまでの時間を短縮することができ、ひいては、オーバーシュートの発生を抑制することができている。ここで、基準電圧Ｖｒｅｆは、出力電圧Ｖｏが規格値に達したとき、抵抗Ｒ１、Ｒ２による分圧電圧Ｖ１と一致するように設定されている。

なお、スイッチング方式の電源回路の制御として、出力電圧を所定の電圧と比較し、当該所定の電圧以下である場合にスイッチングデバイスをオンにするというものが一般に知られており、特許文献１記載の従来技術のようなものを含め、具体的な制御態様は様々なものがある。

特開２０１０―０５１０７３号公報

しかしながら、特許文献１の従来技術は、コントローラである制御回路１０ａでオーバーシュートの発生を抑制しようとしており、コントローラだけでは対応できない、インダクタ電流Ｉ_Lの減少よりも速い負荷電流減少に起因するオーバーシュートの抑制までは考慮されていない。

本発明は、このような問題点に鑑みてなされたものであり、その目的は、負荷電流の急激な減少に起因して発生したオーバーシュートに高速に応答して、オーバーシュートを抑制することのできる電源回路を提供することにある。

本発明は、入力電圧端子に与えられる入力電圧を昇圧または降圧した出力電圧を出力電圧端子に出力する電圧変換回路と、上記出力電圧端子に接続される出力コンデンサと、上記出力コンデンサの電荷を引き抜くための電荷引抜回路とを備えた電源回路を提供する。

ここで、好ましくは、上記電荷引抜回路は、上記出力電圧端子とグランド端子との間に第１のスイッチングデバイスを備える。より好ましくは、上記電荷引抜回路は、上記出力電圧端子と上記グランド端子との間に、上記第１のスイッチングデバイスと直列接続される電荷引抜部をさらに備え、上記電荷引抜部は、上記第１のスイッチングデバイスがオンすると上記出力コンデンサの電荷を引き抜くことができる。

ここで、好ましくは、上記電荷引抜部は抵抗により構成することができ、より好ましくは、上記抵抗と、上記抵抗に並列接続されるコンデンサを含む並列回路により構成さすることができる。さらに、より好ましくは、上記電荷引抜部は、上記コンデンサに並列接続された第２のスイッチングデバイスをさらに有することができ、上記第２のスイッチングデバイスは、上記第１のスイッチングデバイスのオフ時にオンする。さらに、より好ましくは、上記電荷引抜部は、コンデンサと、上記コンデンサ及び上記第１のスイッチングデバイスの接続点に一端が接続される抵抗とにより構成することができ、上記抵抗の他端は、上記入力電圧端子または上記グランド端子に接続されていて良い。さらに、より好ましくは、上記電荷引抜部は、第２のスイッチングデバイスと、上記第２のスイッチングデバイスに並列接続されるコンデンサを含む並列回路により構成することができ、上記第２のスイッチングデバイスは、上記第１のスイッチングデバイスのオフ時にオンする。

ここで、好ましくは、上記電圧変換回路は、一端が上記入力電圧端子に接続される第３のスイッチングデバイスとインダクタからなる直列回路と、上記第３のスイッチングデバイスと上記インダクタの共通接続点に一端が接続される第４のスイッチングデバイスとを備え、より好ましくは、上記インダクタの他端と上記出力電圧端子との間に接続される第５のスイッチングデバイスと、上記インダクタの上記他端と上記入力電圧端子との間に接続される第６のスイッチングデバイスとをさらに備えることができ、上記第５のスイッチングデバイスは、上記第１のスイッチングデバイスのオン時にオフし、上記第６のスイッチングデバイスは、上記第１のスイッチングデバイスのオン時にオンする。

ここで、好ましくは、上記第１のスイッチングデバイスは、上記第３のスイッチングデバイスがオフ状態で、かつ、上記出力電圧端子の電圧が予め定めた閾値以上になった時にオンし、上記第３のスイッチングデバイスがオフ状態からオン状態へ移行する時にオフすることができる。また、上記出力電圧端子が非反転入力端子に接続され、反転入力端子に上記第１のスイッチングデバイスのオン閾値が入力される第１の比較器と、上記出力電圧端子が反転入力端子に接続され、非反転入力端子に上記第３のスイッチングデバイスのオン閾値が入力される第２の比較器と、上記第１のスイッチングデバイスに出力端子が接続されたＲＳ型フリップフロップであって、上記第１の比較器の出力がセット端子に入力され、上記第２の比較器の出力がリセット端子に入力されるＲＳ型フリップフロップとをさらに備えることができる。

本発明に係る電源回路は、出力コンデンサの電荷を引き抜く電荷引抜回路を備えることにより、負荷電流の急激な減少に起因して発生したオーバーシュートに高速に応答して、オーバーシュートを抑制することができる。

本発明の目的、特徴、局面、及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。

従来のスイッチング方式の降圧型電源回路を示す図である。負荷電流の減少に高速に応答可能な従来の電源回路を示す図である。本発明の電源回路を示す図である。第１の実施形態に係る電源回路を示す図である。第２の実施形態に係る電源回路を示す図である。図１に示した従来の電源回路の動作を比較説明のために示す図であり、負荷電流の変化を示している。図１に示した従来の電源回路の動作を比較説明のために示す図であり、出力電圧の変化を示している。第２の実施形態に係る電源回路の動作例を説明するための図である。第３の実施形態に係る電源回路を示す図である。第３の実施形態に係る電源回路の動作例を説明するための図である。第４の実施形態に係る電源回路を示す図である。第５の実施形態に係る電源回路を示す図である。第５の実施形態に係る電源回路の変形形態を示す図である。第６の実施形態に係る電源回路を示す図である。第７の実施形態に係る電源回路を示す図である。第７の実施形態に係る電源回路の動作例を説明するための図である。第８の実施形態に係る電源回路を示す図である。第９の実施形態に係る電源回路を示す図である。

以下、図面を参照して本発明の実施形態を詳細に説明する。

図３は、本発明の電源回路の基本構成を示す図である。

電源回路３００は、入力電圧端子に与えられる入力電圧Ｖ_INに基づいた出力電圧Ｖ_OUTを出力電圧端子に出力する電圧変換回路ＣＯＮＶと、出力電圧端子に接続される出力コンデンサＣ_OUTと、出力コンデンサＣ_OUTの電荷を引き抜く電荷引抜回路とを備える。

電圧変換回路ＣＯＮＶは、インダクタとスイッチングデバイスを含むＤＣＤＣコンバータやＡＣＤＣコンバータなどのスイッチングレギュレータ、ＬＤＯなどのシリーズレギュレータで構成される。ここで留意すべきは、電圧変換回路ＣＯＮＶが、入力電圧端子に与えられる入力電圧圧Ｖ_INを昇圧した出力電圧Ｖ_OUTを出力電圧端子に出力する構成を採ることも、入力電圧Ｖ_INを降圧した出力電圧Ｖ_OUTを出力電圧端子に出力する構成を採ることもできることである。

電荷引抜回路は、負荷電流の急激な減少に起因して発生したオーバーシュートが検出されると、出力コンデンサＣ_OUTの電荷を引き抜く回路であり、以下の実施形態で例示されるように、種々の構成が採用され得る。

電荷引抜回路を備える本発明の上記基本構成により、電荷引抜回路がコンデンサＣ_OUTの電荷を引き抜くことができるので、出力電圧Ｖ_OUTの上昇を抑制することができる。
（第１の実施形態）

図４に、第１の実施形態に係る電源回路を示す。電源回路４００は、インダクタＬ１と、入力電圧Ｖ_INが与えられる入力電圧端子とインダクタＬ１との間に接続されるスイッチングデバイスＳＷ１と、スイッチングデバイスＳＷ１とインダクタＬ１との接続点とグランド端子ＧＮＤとの間に接続されたスイッチングデバイスＳＷ２と、出力電圧Ｖ_OUTが出力される出力電圧端子とグランド端子ＧＮＤとの間の出力コンデンサＣ_OUTと、インダクタＬ１と出力電圧端子との間で出力コンデンサＣ_OUTに並列に接続された電荷引抜部と、電荷引抜部のためのスイッチングデバイスＳＷ３とを備える。

電源回路４００においては、電荷引抜回路が出力電圧端子とグランド端子との間に電荷引抜部とスイッチングデバイスＳＷ３とが直列接続されて構成されている。電荷引抜部は、出力コンデンサＣ_OUTの過剰な電荷を引き抜いて電力を消費する。

スイッチングデバイスＳＷ３は、負荷電流の急激な減少に起因して発生したオーバーシュートが検出されるとオンされる。これにより、出力コンデンサＣ_OUTの電荷が電荷引抜部により引き抜かれ、出力電圧Ｖ_OUTの上昇を抑制することができる。なお、電荷引抜回路は、電荷引抜回路が出力電圧端子とグランド端子との間にスイッチングデバイスＳＷ３だけ接続して構成してもよく、極めて簡易な構成となる。以下の実施形態において、電荷引抜部の具体的態様を例示する。
（第２の実施形態）

図５に、第２の実施形態に係る電源回路を示す。電源回路５００においては、電荷引抜部が抵抗Ｒ１により構成されている。出力電圧Ｖ_OUTが予め定めた閾値を超えて上昇し、オーバーシュートを検出したときに、スイッチングデバイスＳＷ３をオンすると、抵抗Ｒ１に電流が発生する。この電流は、負荷電流Ｉ_LOADの急激な減少を補う代替電流となり、コンデンサＣ_OUTへ供給される電流Ｉ_CAPを抑制し、出力電圧Ｖ_OUTの上昇を停止させることができる。

図７に、本実施形態に係る電源回路の動作例を説明するための図を示す。図６Ａ及び６Ｂは、図１に示した従来の電源回路の動作を比較説明のために示す図であり、図６Ａは同電源回路について負荷電流の変化を、図６Ｂは同電源回路について出力電圧の変化を示す。

スイッチングデバイスＳＷ１は、一定時間オンした後、出力電圧が基準電圧（ＳＷ１オン閾値）に低下すまでオフする。基準電圧まで低下すると、再び一定時間オンする。こうした制御を受けている。これは、図６Ａ及び６Ｂ及び図７で共通である。ただし、本実施形態に係る図７では、負荷電流Ｉ_LOADの急激な減少に起因して発生したオーバーシュートが検出されるとスイッチングデバイスＳＷ３がオンされ、電荷引抜部を構成する抵抗Ｒ１による代替電流Ｉ_SW3が発生し、インダクタ電流Ｉ_Lの余剰分を消費する。代替電流Ｉ_SW3は、出力コンデンサの余剰電荷によるオーバーシュートも低減させ続け、スイッチングデバイスＳＷ３のオフにより消滅する。

なお、図７では、インダクタ電流Ｉ_Lが負荷電流Ｉ_LOADまで下がった時にスイッチングデバイスＳＷ３をオフし、その後スイッチングデバイスＳＷ１をオンしているが、出力電圧Ｖ_OUTが基準電圧（ＳＷ１オン閾値）まで下がった時にスイッチングデバイスＳＷ３をオフし、それと同時にスイッチングデバイスＳＷ１をオンしてもよい。また、一定時間経過した時にスイッチングデバイスＳＷ３をオフする方式を採用してもよい。いずれにしても、オーバーシュートを検出したときに電荷引抜部を構成する抵抗Ｒ１によって余剰電流を消費することでオーバーシュートを抑制することができる。

電源回路５００は、オーバーシュートが検出されて、出力コンデンサＣ_OUTの過剰な電荷を引き抜くのにかかる時間Ｔが抵抗Ｒ１と出力コンデンサＣ_OUTとの時定数、出力電圧Ｖ_OUTとオーバーシュート電圧との比で決まり、

で表される。

式（３）において、Ｒ１は抵抗Ｒ１の抵抗値、Ｃ_OUTは出力コンデンサＣ_OUTの容量値、Ｖ_OUTは出力電圧Ｖ_OUTの電圧値、Ｖ_OVERはオーバーシュート電圧である。

ここで、Ｒ１＝１Ω、Ｃ_OUT＝２０μＦ、Ｖ_OUT＝１Ｖ、Ｖ_OVER＝５０ｍＶとすると、Ｔ＝０．９７５μｓｅｃとなり、短時間でオーバーシュートを抑制できることがわかる。

また、式（３）より、抵抗Ｒ１の抵抗値と出力コンデンサＣ_OUTの容量値が小さいほど、より短時間でオーバーシュートを抑制できる。

つまり、抵抗Ｒ１の抵抗値と出力コンデンサＣ_OUTの容量値を小さくすると出力電圧Ｖ_OUTをもっと低くすることができるので、１Ｖ以下の低い電圧で動作するＬＳＩに好適に利用することができる。

さらに、抵抗Ｒ１の抵抗値と出力コンデンサＣ_OUTの容量値を小さくすると、実装面積を小さくしながらオーバーシュートを抑制できる。

また、図６Ａ及び６Ｂ及び図７では、出力電圧Ｖ_OUTが基準電圧（ＳＷ１オン閾値）まで下がった時にスイッチングデバイスＳＷ１をオンする「ボトム検出制御」を例に説明しているが、スイッチングデバイスＳＷ１の制御にはヒステリシスウィンドウ制御、アッパー検出制御、一定周波数ピーク電圧制御、一定周波数バレー電圧制御等、様々なものが知られており、そのいずれも用いた場合でも本発明によるオーバーシュートの抑制が可能であることに留意されたい。
（第３の実施形態）

図８に、第３の実施形態に係る電源回路を示す。電源回路８００においては、電荷引抜部が、並列接続された抵抗Ｒ１及びコンデンサＣ１からなる並列回路により構成されている。出力電圧Ｖ_OUTが予め定めた閾値を超えて上昇し、オーバーシュートを検出したときに、スイッチングデバイスＳＷ３をオンすると、抵抗Ｒ１に電流が発生する。この電流は、負荷電流Ｉ_LOADの急激な減少を補う代替電流となり、出力コンデンサＣ_OUTへ供給される電流Ｉ_CAPを抑制し、出力電圧Ｖ_OUTの上昇を停止させることができる。加えて、スイッチングデバイスＳＷ３がオンすると、コンデンサＣ１の電圧が瞬時に、スイッチングデバイスＳＷ３オン時のＶ_OUTとなるため、電荷Ｑ１＝Ｃ１×Ｖ_OUTが出力コンデンサＣ_OUTから並列回路のコンデンサＣ１に引き抜かれる。結果として、スイッチングデバイスＳＷ３のオンとほぼ同時に出力電圧Ｖ_OUTがＱ１／Ｃ_OUTの比率で低下し、オーバーシュートを急峻に抑制することができる。この様子が図９に示されている。
（第４の実施形態）

図１０に、第４の実施形態に係る電源回路を示す。電源回路１０００においては、電荷引抜部がコンデンサＣ１と、コンデンサＣ１及びスイッチングデバイスＳＷ３の接続点に一端が接続された抵抗Ｒ１とにより構成されている。

コンデンサＣ１に充電される電荷量Ｑ１は、Ｃ１×（Ｖ_IN−Ｖ_OUT）であり、スイッチングデバイスＳＷ３をオンした時のコンデンサＣ１による出力電圧低下比率は、Ｑ１／Ｃ_OUTである。これは、（Ｖ_IN−Ｖ_OUT）＞Ｖ_OUTの条件下では図７に示した第３の実施形態の場合よりも大きな電圧低下が可能となることを示している。換言すれば、同様の電圧低下を得るために必要なコンデンサＣ１の容量を小さくすることができる。背景技術において説明したような低出力電圧用途においては、上記条件が満たされる。

なお、図１０では抵抗Ｒ１は入力電圧端子に接続されているが、（Ｖ−Ｖ_OUT）＞Ｖ_OUTを満たす電圧Ｖを与える電圧端子であれば用いることができる。
（第５の実施形態）

図１１に、第５の実施形態に係る電源回路を示す。電源回路１１００においては、電荷引抜部が並列接続された抵抗Ｒ１及びコンデンサＣ１からなる並列回路により構成されている点は第３の実施形態と同一であるが、電荷引抜部と、インダクタＬ１・出力電圧端子間の接続点との間にスイッチングデバイスＳＷ３が配置されている点が異なる。このような構成により、コンデンサＣ１がグランド端子ＧＮＤに接続されているため、コンデンサＣ１への予備充電が不要となる。第３の実施形態では、コンデンサＣ１のスイッチングデバイスＳＷ３側の端子をＶ_OUTまで予備充電する必要がある。

図１２に、第５の実施形態に係る電源回路の変形形態を示す。電源回路１２００においては、並列回路を構成する抵抗Ｒ１の代わりに、スイッチングデバイスＳＷ４を用いている。これにより、コンデンサＣ１の電位差を０Ｖに戻すためのＣＲ時定数がなくなるため連続して繰り返すスイッチングデバイスＳＷ３のオン・オフ動作が可能となる。

抵抗Ｒ１もスイッチングデバイスＳＷ４も、いずれもスイッチングデバイスＳＷ３がオフ時にコンデンサＣ１を放電するための放電素子としての機能を有する。
（第６の実施形態）

図１３に、第６の実施形態に係る電源回路を示す。電源回路１３００においては、電荷引抜部が並列接続された抵抗Ｒ１及びコンデンサＣ１からなる並列回路を有する点は第３の実施形態と同一であるが、当該並列回路に並列に接続されたスイッチングデバイスＳＷ４をさらに有する点が異なる。スイッチングデバイスＳＷ４は、スイッチングデバイスＳＷ３がオンしているときはオフで、スイッチングデバイスＳＷ３がオフしているときにオンする。スイッチングデバイスＳＷ３のオン時にコンデンサＣ１に充電された電荷をスイッチングデバイスＳＷ４で引き抜くことにより、コンデンサＣ１への充電に必要な時定数を解消し、繰り返し連続するオーバーシュートに高速応答することが可能となる。

なお、電荷引抜部がスイッチングデバイスＳＷ４を有する場合には、上記並列回路から抵抗Ｒ１を取り除いた構成でもオーバーシュートの抑制が可能であることに留意されたい。
（第７の実施形態）

図１４に、第７の実施形態に係る電源回路を示す。電源回路１４００は、降圧電源回路であり、インダクタＬ１と、入力電圧Ｖ_INが与えられる入力電圧端子とインダクタＬ１との間に接続されるスイッチングデバイスＳＷ１と、スイッチングデバイスＳＷ１とインダクタＬ１との接続点とグランド端子ＧＮＤとの間に接続されたスイッチングデバイスＳＷ２と、出力電圧Ｖ_OUTが出力される出力電圧端子とグランド端子ＧＮＤとの間の出力コンデンサＣ_OUTと、インダクタＬ１と出力電圧端子との間でコンデンサＣ_OUTに並列に接続された電荷引抜部と、電荷引抜部のためのスイッチングデバイスＳＷ３と、インダクタＬ１と出力電圧端子との間に接続されるスイッチングデバイスＳＷ５と、インダクタＬ１及びスイッチングデバイスＳＷ５の接続点と、入力電圧端子との間に接続されるスイッチングデバイスＳＷ６とを備える。電荷引抜部は、第１の実施形態の場合と同様に抵抗Ｒ１で構成しているが、勿論、第１〜第６の実施形態における電荷引抜部の全ての構成を適用することができる。

スイッチングデバイスＳＷ１によって入力電圧Ｖ_INをインダクタＬ１に印加し、インダクタＬ１に流れる電流によってエネルギーを蓄積する。スイッチングデバイスＳＷ２は、該エネルギーによって発生する電流をコンデンサＣ_OUTに供給する。スイッチングデバイスＳＷ５は、スイッチングデバイスＳＷ３のオン時にオフし、スイッチングデバイスＳＷ６は、スイッチングデバイスＳＷ３のオン時にオンする。

これにより、オーバーシュートの量は僅かとなり、コンデンサＣ_OUTの電荷を電荷引抜部が引き抜くことで、出力電圧Ｖ_OUTの上昇を速やかに抑制することができる。また、インダクタＬ１の余剰電流を入力電圧端子に戻すことができるため、電力損失を抑制することができる。

図１５に、第７の実施形態に係る電源回路の動作例を説明するための図を示す。

負荷電流Ｉ_LOADが急激に減少して出力電圧Ｖ_OUTが基準電圧（ＳＷ３オン閾値）まで上昇し、スイッチングデバイスＳＷ３がオンすると、スイッチングデバイスＳＷ５はオフ、つまりスイッチングデバイスＳＷ５に流れる電流Ｉ_SW5が零になって出力コンデンサＣ_OUTへ供給される電流Ｉ_CAPの電流値は急激に減少し、出力電圧Ｖ_OUTの上昇は停止する。そして、出力コンデンサＣ_OUTから抵抗Ｒ１に代替電流Ｉ_SW3が流れ、出力電圧Ｖ_OUTの上昇は速やかに抑制される。また、スイッチングデバイスＳＷ３がオンすると、スイッチングデバイスＳＷ６がオンし、スイッチングデバイスＳＷ６の電流ＩＤはインダクタ電流Ｉ_Lとなり、インダクタ電流Ｉ_Lは入力電圧端子に戻される。そして、インダクタ電流Ｉ_Lが負荷電流Ｉ_LOADまで減少し、出力電圧Ｖ_OUTが基準電圧（ＳＷ１オン閾値）まで低下した時にスイッチングデバイスＳＷ３をオフし、スイッチングデバイスＳＷ１をオンする。

このようにして、第７の実施形態に係る電源回路は、出力電圧Ｖ_OUTの上昇を速やかに抑制することができ、電力損失を抑制することもできる。
（第８の実施形態）

図１６に、本発明に係る電源回路のための制御回路の一例を示す。図８に示した第３の実施形態を例に説明するが、当該制御回路は、他のすべての実施形態についても同様に適用することができる。

図９の流れに沿って制御回路の動作を説明する。出力電圧が、第１の比較器Ｃｏｍｐ１の反転入力端子に入力されるＳＷ３オン閾値を超えると、ＲＳ型フリップフロップＲＳ−ＦＦへセットが入り、スイッチングデバイスＳＷ３がオンする。出力電圧が低下し、第２の比較器Ｃｏｍｐ２の非反転入力端子に入力されるＳＷ１オン閾値に到達すると、スイッチングデバイスＳＷ１がオンされ、それと同時にスイッチングデバイスＳＷ３がオフする。
（第９の実施形態）

第１〜第８の実施形態に係る電源回路は、降圧型電源回路を例として説明をしたが、本発明の電源回路は、降圧型電源回路に限らず昇圧型電源回路でもよい。

図１７に、第９の実施形態に係る電源回路を示す。電源回路１７００は、昇圧電源回路であり、入力電圧Ｖ_INが与えられる入力電圧端子に一端が接続されるインダクタＬ１と、インダクタＬ１の他端とグランド端子との間に接続されるスイッチングデバイスＳＷ１と、スイッチングデバイスＳＷ１とインダクタＬ１との接続点と出力電圧Ｖ_OUTが出力される出力電圧端子との間に接続されたスイッチングデバイスＳＷ２と、出力電圧端子とグランド端子ＧＮＤとの間のコンデンサＣ_OUTと、インダクタＬ１と出力電圧端子との間でコンデンサＣ_OUTに並列に接続された電荷引抜部と、電荷引抜部のためのスイッチングデバイスＳＷ３とを備える。

スイッチングデバイスＳＷ３は、負荷電流の急激な減少に起因して発生したオーバーシュートが検出されるとオンされる。これにより、コンデンサＣ_OUTの電荷が電荷引抜部により引き抜かれ、出力電圧Ｖ_OUTの上昇を抑制することができる。

なお、電荷引抜部は、スイッチングデバイスＳＷ２の入力端子側と出力端子側のいずれに接続されても、オーバーシュートが検出されると、インダクタに充電された電流をコンデンサＣ_OUTに過剰に充電させることなく引き抜くことができる。

電荷引抜部の具体的な構成については、第１〜第８の実施形態で説明した構成のいずれでも実現できる。また、制御回路は実施形態８で説明した構成が適用できる。

上述した第１〜第９の実施形態では、スイッチングデバイスＳＷ２がツェナーダイオードの場合について説明したが、ツェナーダイオードに限らず、降伏電圧がないダイオード、ＭＯＳトランジスタ、バイポーラトランジスタのいずれでも構成できる。

また、第１〜第９の実施形態では、電圧変換回路は、インダクタＬ１と、入力電圧Ｖ_INをインダクタＬ１に入力し、インダクタに電流を充電するためのスイッチングデバイスＳＷ１と、インダクタに充電された電流をコンデンサＣ_OUTに放電するためのスイッチングデバイスＳＷ２とを備える構成としたが、このようなスイッチングレギュレータだけではなく、ＬＤＯなどのシリーズレギュレータで構成することもできる。

３００、４００、５００、８００、１０００、１１００、１２００、１３００、１４００、１６００、１７００電源回路
Ｖ_IN 入力電圧
Ｖ_OUT 出力電圧
ＳＷ１スイッチングデバイス
ＳＷ２スイッチングデバイス
ＳＷ３スイッチングデバイス
ＳＷ４スイッチングデバイス
ＳＷ５スイッチングデバイス
ＳＷ６スイッチングデバイス
ＧＮＤグランド端子
Ｌ１インダクタ
Ｒ１抵抗
Ｃ１コンデンサ
Ｃ_OUT 出力コンデンサ
Ｃｏｍｐ１第１の比較器
Ｃｏｍｐ２第２の比較器
ＲＳ−ＦＦＲＳ型フリップフロップ

Claims

入力電圧端子に与えられる入力電圧を昇圧または降圧した出力電圧を出力電圧端子に出力する電圧変換回路と、
前記出力電圧端子に接続される出力コンデンサと、
前記出力コンデンサの電荷を引き抜くための電荷引抜回路と、
を備え、
前記電荷引抜回路は、
前記出力電圧端子とグランド端子との間に設けられた第１のスイッチングデバイスと、
前記出力電圧端子と前記グランド端子との間に設けられ、前記第１のスイッチングデバイスと直列接続される電荷引抜部と、
を備え、
前記電荷引抜部は、抵抗と前記抵抗に並列接続されるコンデンサとを含む並列回路により構成され、前記第１のスイッチングデバイスがオンすると前記出力コンデンサの電荷を引き抜くことを特徴とする電源回路。
前記電荷引抜部は、前記コンデンサに並列接続された第２のスイッチングデバイスをさらに有し、前記第２のスイッチングデバイスは、前記第１のスイッチングデバイスのオフ時にオンすることを特徴とする請求項１に記載の電源回路。
入力電圧端子に与えられる入力電圧を昇圧または降圧した出力電圧を出力電圧端子に出力する電圧変換回路と、
前記出力電圧端子に接続される出力コンデンサと、
前記出力コンデンサの電荷を引き抜くための電荷引抜回路と、
を備え、
前記電荷引抜回路は、
前記出力電圧端子とグランド端子との間に設けられた第１のスイッチングデバイスと、
前記出力電圧端子と前記グランド端子との間に設けられ、前記第１のスイッチングデバイスと直列接続された電荷引抜部と、
を備え、
前記電荷引抜部は、コンデンサと、前記コンデンサ及び前記第１のスイッチングデバイスの接続点に一端が接続される抵抗とにより構成されており、前記第１のスイッチングデバイスがオンすると前記出力コンデンサの電荷を引き抜き、
前記抵抗の他端は、前記入力電圧端子または前記グランド端子に接続されていることを特徴とする電源回路。
入力電圧端子に与えられる入力電圧を昇圧または降圧した出力電圧を出力電圧端子に出力する電圧変換回路と、
前記出力電圧端子に接続される出力コンデンサと、
前記出力コンデンサの電荷を引き抜くための電荷引抜回路と、
を備え、
前記電圧変換回路は、
前記出力電圧端子とグランド端子との間に設けられた第１のスイッチングデバイスと、
一端が前記入力電圧端子に接続される第３のスイッチングデバイスとインダクタからなる直列回路と、
前記第３のスイッチングデバイスと前記インダクタの共通接続点に一端が接続される第４のスイッチングデバイスと、
を備え、
前記インダクタの他端と前記出力電圧端子との間に接続される第５のスイッチングデバイスと、
前記インダクタの前記他端と前記入力電圧端子との間に接続される第６のスイッチングデバイスと、
をさらに備え、
前記第５のスイッチングデバイスは、前記第１のスイッチングデバイスのオン時にオフし、前記第６のスイッチングデバイスは、前記第１のスイッチングデバイスのオン時にオンすることを特徴とする電源回路。
入力電圧端子に与えられる入力電圧を昇圧または降圧した出力電圧を出力電圧端子に出力する電圧変換回路と、
前記出力電圧端子に接続される出力コンデンサと、
前記出力コンデンサの電荷を引き抜くための電荷引抜回路と、
を備え、
前記電圧変換回路は、
前記出力電圧端子とグランド端子との間に設けられた第１のスイッチングデバイスと、
一端が前記入力電圧端子に接続される第３のスイッチングデバイスとインダクタからなる直列回路と、
前記第３のスイッチングデバイスと前記インダクタの共通接続点に一端が接続される第４のスイッチングデバイスと、
を備え、
前記第１のスイッチングデバイスは、前記第３のスイッチングデバイスがオフ状態で、かつ、前記出力電圧端子の電圧が予め定めた閾値以上になった時にオンし、前記第３のスイッチングデバイスがオフ状態からオン状態へ移行する時にオフすることを特徴とする電源回路。
入力電圧端子に与えられる入力電圧を昇圧または降圧した出力電圧を出力電圧端子に出力する電圧変換回路と、
前記出力電圧端子に接続される出力コンデンサと、
前記出力コンデンサの電荷を引き抜くための電荷引抜回路と、
を備え、
前記電圧変換回路は、
前記出力電圧端子とグランド端子との間に設けられた第１のスイッチングデバイスと、
一端が前記入力電圧端子に接続される第３のスイッチングデバイスとインダクタからなる直列回路と、
前記第３のスイッチングデバイスと前記インダクタの共通接続点に一端が接続される第４のスイッチングデバイスと、
を備え、
前記出力電圧端子が非反転入力端子に接続され、反転入力端子に前記第１のスイッチングデバイスのオン閾値が入力される第１の比較器と、
前記出力電圧端子が反転入力端子に接続され、非反転入力端子に前記第３のスイッチングデバイスのオン閾値が入力される第２の比較器と、
前記第１のスイッチングデバイスに出力端子が接続されたＲＳ型フリップフロップであって、前記第１の比較器の出力がセット端子に入力され、前記第２の比較器の出力がリセット端子に入力されるＲＳ型フリップフロップと
をさらに備えることを特徴とする電源回路。