JP2007288863A - 電源制御回路及び電子機器 - Google Patents

Abstract

【課題】 部品点数を増やすことなく、電源ＯＮの間に電源供給先の回路の内部に蓄積された電荷を、電源ＯＦＦ時に抜くことができる電源制御回路及び電子機器を提供する。
【解決手段】 電子機器１０の電源がＯＦＦのときには（Ｓ１０、Ｓ１６）、ＤＣ／ＤＣコンバータＩＣ１６は、ＦＥＴ１０をＯＦＦにするとともに、ＦＥＴ１２及びＦＥＴ１４をＯＮにする。すると、ＦＥＴ１０によって直流電源１４からデバイス２０に流れる電流が遮断される。また、図１の矢印Ａ１０及びＡ１２に示すように、ＦＥＴ１２及びＦＥＴ１４を介して、デバイス２０及び出力コンデンサＣ１２に蓄積された電荷がグラウンド（ＧＮＤ）側に放電される。これにより、デバイス２０の電圧が０Ｖになる。
【選択図】 図１

Description

本発明は電源制御回路及び電子機器に係り、特に電源ＯＦＦ時に回路内に残留した電荷を抜く技術に関する。

従来、負荷の駆動を中止する際に、負荷駆動回路の活性化中にその入力段に蓄積されている蓄積電荷の引き抜きを実行して負荷駆動回路を不活性化するゲート電荷引き抜き回路を備えた昇圧回路が提案されている（特許文献１）。
特開平１０−２９０１５０号公報

ＣＰＵ等のデバイスは、電源ＯＮ時に回路の内部に蓄積された電荷を、電源ＯＦＦ時に抜くように設定されているのが一般的である。上記特許文献１記載の昇圧回路では、ゲート電荷引き抜き回路を昇圧電圧の出力側に設置して、電荷を抜くようにしている。しかしながら、上記特許文献１記載の技術によれば、昇圧回路を構成する部品点数が多くなり、回路の大型化を招くという問題があった。また、昇圧電圧の出力側に放電抵抗を設置して、電源ＯＦＦ時に自然放電により電荷を抜く方法も考えられるが、電源ＯＮ時にも放電抵抗を介して電流が漏れ続けるという問題がある。

本発明はこのような事情に鑑みてなされたもので、部品点数を増やすことなく、電源ＯＮの間に電源供給先の回路の内部に蓄積された電荷を、電源ＯＦＦ時に抜くことができる電源制御回路及び電子機器を提供することを目的とする。

上記目的を達成するために請求項１に係る電源制御回路は、負荷回路に電源を供給する電源供給手段と、一端がグラウンドに接続された第１のスイッチング素子と、前記負荷回路がＯＮの場合に、前記第１のスイッチング素子をスイッチング制御して前記負荷回路に電源を供給し、前記負荷回路がＯＦＦになったときに、前記第１のスイッチング素子をＯＮにし、前記負荷回路がＯＮの間に蓄積された電荷をグラウンド側に放電させるための経路を形成する制御手段とを備えることを特徴とする。

請求項１に係る電源制御回路によれば、負荷回路のＯＦＦ時に、電源供給を制御するための第１のスイッチング素子をＯＮにすることにより、放電のための回路や素子を追加することなく、負荷回路がＯＮの間に負荷回路内（例えば、コンデンサ等）に蓄積された電荷を放電させて、負荷回路内の電圧を０Ｖにすることができる。

請求項２に係る電源制御回路は、請求項１において、前記制御手段が、前記第１のスイッチング素子をスイッチング制御して、前記電源供給手段から供給される電源の電圧を昇圧又は降圧して前記負荷回路に供給することを特徴とする。

請求項２に係る電源制御回路によれば、昇圧回路又は降圧回路において、回路のＯＦＦ時に、電源電圧を制御するための第１のスイッチング素子をＯＮにすることにより、電源供給先のデバイスのＯＮ時に当該デバイス等に蓄積された電荷を放電させることができる。

請求項３に係る電源制御回路は、請求項１において、前記電源供給手段から供給される電源により駆動されるモータを更に備え、前記制御手段は、前記第１のスイッチング素子を制御して前記モータの駆動を制御し、前記モータが停止したときに、前記第１のスイッチング素子をＯＮにし、前記モータの駆動時に蓄積された電荷をグラウンド側に放電させるための経路を形成することを特徴とする。

請求項３に係る電源制御回路によれば、モータを駆動するモータ回路において、回路のＯＦＦ時に、モータへの電源供給を制御するための第１のスイッチング素子をＯＮにすることにより、モータの駆動時にモータ等に蓄積された電荷を放電させることができる。

請求項４に係る電源制御回路は、請求項１において、前記電源供給手段から供給される電源により動作するスピーカを更に備え、前記制御手段は、前記第１のスイッチング素子をスイッチング制御して前記スピーカの動作を制御し、前記スピーカがＯＦＦになったときに、前記第１のスイッチング素子をＯＮにし、前記スピーカがＯＮの間に蓄積された電荷をグラウンド側に放電させるための経路を形成することを特徴とする。

請求項４に係る電源制御回路によれば、スピーカを駆動するスピーカ回路において、回路のＯＦＦ時に、スピーカへの電源供給を制御するための第１のスイッチング素子をＯＮにすることにより、スピーカの駆動時にスピーカ等に蓄積された電荷を放電させることができる。

請求項５に係る電源制御回路は、請求項１から４において、前記電源供給手段と前記第１のスイッチング素子の間に配置された第２のスイッチング素子を更に備え、前記制御手段は、前記負荷回路がＯＦＦになったときに、前記第１のスイッチング素子を一旦ＯＦＦにして、前記第２のスイッチング素子をＯＦＦにした後に、前記第１のスイッチング素子をＯＮにすることを特徴とする。

請求項５に係る電源制御回路によれば、負荷回路のＯＦＦ時に、第１、第２のスイッチング素子のＯＮ／ＯＦＦのタイミングがずれて、第１のスイッチング素子がＯＦＦになる前に第２のスイッチング素子がＯＮになって、第１、第２のスイッチング素子が同時にＯＮになることにより、電源供給手段とグラウンドが短絡するのを防止できる。

請求項６に係る電源制御回路は、請求項１から５において、前記スイッチング素子がＭＯＳ型電界効果トランジスタであることを特徴とする。請求項６は、第１、第２のスイッチング素子をＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）に限定したものである。

請求項７に係る電子機器は、請求項１から６のいずれか１項記載の電源制御回路を備えることを特徴とする。

請求項７に係る電子機器によれば、本発明の電源制御回路を備えることにより、部品点数の削減及び省スペース化を実現できる。

本発明によれば、負荷回路のＯＦＦ時に、電源供給を制御するための第１のスイッチング素子をＯＮにすることにより、放電のための回路や素子を追加することなく、負荷回路がＯＮの間に負荷回路内（例えば、コンデンサ等）に蓄積された電荷を放電させて、負荷回路内の電圧を０Ｖにすることができる。これにより、電子機器の部品点数の削減及び省スペース化を実現できる。

以下、添付図面に従って本発明に係る電源制御回路及び電子機器の好ましい実施の形態について説明する。

［電源制御回路の第１の実施形態（昇圧回路）］
図１は、本発明の第１の実施形態に係る電源制御回路を説明するための図である。図１（ａ）は電源制御回路の回路図であり、図１（ｂ）は電源制御回路の制御方法を示すタイミングチャートである。

図１（ａ）に示すように、電子機器１０は、電源制御回路１２、直流電源１４及びデバイス２０を含んでいる。電源制御回路１２は、直流電源１４から出力される電圧を昇圧させて、電子機器１０を構成する各デバイス２０に供給する昇圧回路である。なお、デバイス２０は、電子機器１０を統括制御する制御回路（ＣＰＵ）を含んでいる。

図１（ａ）に示すように、電源制御回路１２は、ＤＣ／ＤＣコンバータＩＣ（スイッチングレギュレータ）１６、メインコンデンサＣ１０、出力コンデンサＣ１２、ＰチャネルＭＯＳ型電界効果トランジスタ（ＭＯＳＦＥＴ）ＦＥＴ１０、ＦＥＴ１２及びＦＥＴ１４、チョークコイルＬ１０を含んでいる。

ＤＣ／ＤＣコンバータＩＣ１６には、電子機器１０のＣＰＵからコントロール信号（ＣＴＬ信号）が入力される。図１（ｂ）に示すように、ＣＴＬ信号は、電子機器１０の電源のＯＮ／ＯＦＦに連動してＯＮ／ＯＦＦする。ＤＣ／ＤＣコンバータＩＣ１６は、上記ＣＴＬ信号のＯＮ／ＯＦＦに応じて、ＦＥＴ１０、ＦＥＴ１２及びＦＥＴ１４にパルス信号を出力して、これらのＯＮ／ＯＦＦを制御する。

（Ｓ１０）電源ＯＦＦ時
電子機器１０の電源がＯＦＦのときには、ＤＣ／ＤＣコンバータＩＣ１６は、ＦＥＴ１０をＯＦＦにするとともに、ＦＥＴ１２及びＦＥＴ１４をＯＮにする。すると、ＦＥＴ１０によって直流電源１４からデバイス２０に流れる電流が遮断される。また、図１の矢印Ａ１０及びＡ１２に示すように、ＦＥＴ１２及びＦＥＴ１４を介して、デバイス２０及び出力コンデンサＣ１２に蓄積された電荷がグラウンド（ＧＮＤ）側に放電される。これにより、デバイス２０の電圧が０Ｖになる。

（Ｓ１２）電源ＯＮ時
電子機器１０の電源がＯＮになると、ＤＣ／ＤＣコンバータＩＣ１６は、ＦＥＴ１０をＯＮにするとともに、所定のスイッチング周波数でＦＥＴ１２及びＦＥＴ１４のＯＮ／ＯＦＦを切り替える（スイッチング動作を行う）。すると、メインコンデンサＣ１０からＦＥＴ１０を介してチョークコイルＬ１０にパルス電圧が印加され、チョークコイルＬ１０及び出力コンデンサＣ１２によって平滑化された直流電流がデバイス２０に供給される。これにより、各デバイス２０に昇圧された電圧が印加されて、電子機器１０が使用可能な状態になる。

（Ｓ１４）電源ＯＦＦ直後
電子機器１０の電源がＯＦＦになると、ＤＣ／ＤＣコンバータＩＣ１６は、ＦＥＴ１０、ＦＥＴ１２及びＦＥＴ１４をＯＦＦにする。上記（Ｓ１０）に示したように、ＤＣ／ＤＣコンバータＩＣ１６は、電源ＯＦＦ時において、ＦＥＴ１０をＯＦＦ、ＦＥＴ１２及びＦＥＴ１４をＯＮに切り替える。この切り替え時に、ＦＥＴ１０がＯＦＦになる前にＦＥＴ１２がＯＮになると、ＦＥＴ１０とＦＥＴ１２が同時にＯＮになる。すると、直流電源１４とグラウンド（ＧＮＤ）が短絡して、矢印Ａ１４で示すような貫通電流が流れてしまう。そこで、本実施形態では、上記（Ｓ１０）の状態に切り替える前に、ＦＥＴ１０、ＦＥＴ１２及びＦＥＴ１４を全てＯＦＦにすることにより、ＦＥＴ１０とＦＥＴ１２が同時にＯＮになるのを防止している。

（Ｓ１６）電源ＯＦＦ時
電子機器１０の電源がＯＦＦになった後、ＦＥＴ１０がＯＦＦになったことを検知すると、上記（Ｓ１０）の場合と同様に、ＤＣ／ＤＣコンバータＩＣ１６は、ＦＥＴ１２及びＦＥＴ１４をＯＮにして、デバイス２０及び出力コンデンサＣ１２に蓄積された電荷をグラウンド（ＧＮＤ）側に放電させる。

本実施形態によれば、電源制御回路（昇圧回路）１２を構成する部品点数を増やすことなく、電源供給先のデバイス２０や出力コンデンサＣ１２に蓄積された電荷を、電子機器１０の電源ＯＦＦ時に抜くことができる。

［電源制御回路の第２の実施形態（降圧回路）］
図２は、本発明の第２の実施形態に係る電源制御回路を説明するための図である。図２（ａ）は電源制御回路の回路図であり、図２（ｂ）は電源制御回路の制御方法を示すタイミングチャートである。

図２（ａ）に示すように、電子機器３０は、電源制御回路３２、直流電源３４及びデバイス４０を含んでいる。電源制御回路３２は、直流電源３４から出力される電圧を降圧させて、電子機器３０を構成する各デバイス４０に供給する降圧回路である。なお、デバイス４０は、電子機器３０を統括制御する制御回路（ＣＰＵ）を含んでいる。

図２（ａ）に示すように、電源制御回路３２は、ＤＣ／ＤＣコンバータＩＣ（スイッチングレギュレータ）３６、メインコンデンサＣ３０、出力コンデンサＣ３２、ＰチャネルＭＯＳ型電界効果トランジスタＦＥＴ３０及びＦＥＴ３２、チョークコイルＬ３０を含んでいる。

ＤＣ／ＤＣコンバータＩＣ５６には、電子機器３０のＣＰＵからコントロール信号（ＣＴＬ信号）が入力される。図２（ｂ）に示すように、ＣＴＬ信号は、電子機器３０の電源のＯＮ／ＯＦＦに連動してＯＮ／ＯＦＦする。ＤＣ／ＤＣコンバータＩＣ５６は、上記ＣＴＬ信号のＯＮ／ＯＦＦに応じて、ＦＥＴ１０、ＦＥＴ１２及びＦＥＴ１４にパルス信号を出力して、これらのＯＮ／ＯＦＦを制御する。

（Ｓ３０）電源ＯＦＦ時
電子機器３０の電源がＯＦＦのときには、ＤＣ／ＤＣコンバータＩＣ５６は、ＦＥＴ３０をＯＦＦに、ＦＥＴ３２をＯＮにする。すると、ＦＥＴ３０によって直流電源３４からデバイス４０に流れる電流が遮断される。また、ＦＥＴ３２を介して、デバイス４０及び出力コンデンサＣ３２に蓄積された電荷がグラウンド（ＧＮＤ）側に放電される。これにより、デバイス４０の電圧が０Ｖになる。

（Ｓ３２）電源ＯＮ時
電子機器３０の電源がＯＮになると、ＤＣ／ＤＣコンバータＩＣ５６は、所定のスイッチング周波数でＦＥＴ３０及びＦＥＴ３２のＯＮ／ＯＦＦを切り替える（スイッチング動作を行う）。すると、メインコンデンサＣ３０からＦＥＴ３０を介してチョークコイルＬ３０にパルス電圧が印加され、チョークコイルＬ３０及び出力コンデンサＣ３２によって平滑化された直流電流がデバイス２０に供給される。これにより、各デバイス４０に降圧された電圧が印加されて、電子機器３０が使用可能な状態になる。

（Ｓ３４）電源ＯＦＦ直後
電子機器３０の電源がＯＦＦになると、ＤＣ／ＤＣコンバータＩＣ５６は、ＦＥＴ３０及びＦＥＴ３２をＯＦＦにする。上記（Ｓ３０）に示したように、ＤＣ／ＤＣコンバータＩＣ５６は、電源ＯＦＦ時に、ＦＥＴ３０をＯＦＦ、ＦＥＴ３２をＯＮに切り替える。この切り替え時において、ＦＥＴ３０がＯＦＦになる前にＦＥＴ３２がＯＮになると、ＦＥＴ３０とＦＥＴ３２が同時にＯＮになる。すると、直流電源３４とグラウンド（ＧＮＤ）が短絡して貫通電流が流れてしまう。そこで、本実施形態では、上記（Ｓ３０）の状態に切り替える前に、ＦＥＴ３０及びＦＥＴ３２を全てＯＦＦにすることにより、ＦＥＴ３０とＦＥＴ３２が同時にＯＮになるのを防止している。

（Ｓ３６）電源ＯＦＦ時
電子機器３０の電源がＯＦＦになった後、ＦＥＴ３０がＯＦＦになったことを検知すると、上記（Ｓ３０）の場合と同様に、ＤＣ／ＤＣコンバータＩＣ３６は、ＦＥＴ３２をＯＮにして、デバイス４０及び出力コンデンサＣ３２に蓄積された電荷をグラウンド（ＧＮＤ）側に放電させる。

本実施形態によれば、電源制御回路（降圧回路）３２を構成する部品点数を増やすことなく、電源供給先のデバイス４０や出力コンデンサＣ３２に蓄積された電荷を、電子機器３０の電源ＯＦＦ時に抜くことができる。

［電源制御回路の第３の実施形態（昇降圧回路）］
図３は、本発明の第３の実施形態に係る電源制御回路を説明するための図である。図３（ａ）は電源制御回路の回路図であり、図３（ｂ）は電源制御回路の制御方法を示すタイミングチャートである。

図３（ａ）に示すように、電子機器５０は、電源制御回路５２、直流電源５４及びデバイス６０を含んでいる。電源制御回路５２は、直流電源５４から出力される電圧を昇圧又は降圧させて、電子機器５０を構成する各デバイス６０に供給する昇降圧回路である。なお、デバイス６０は、電子機器５０を統括制御する制御回路（ＣＰＵ）を含んでいる。

図３（ａ）に示すように、電源制御回路５２は、ＤＣ／ＤＣコンバータＩＣ（スイッチングレギュレータ）５６、メインコンデンサＣ５０、出力コンデンサＣ５２、ＰチャネルＭＯＳ型電界効果トランジスタＦＥＴ５０、ＦＥＴ５２、ＦＥＴ５４及びＦＥＴ５６、チョークコイルＬ５０を含んでいる。

ＤＣ／ＤＣコンバータＩＣ５６には、電子機器５０のＣＰＵからコントロール信号（ＣＴＬ信号）が入力される。図３（ｂ）に示すように、ＣＴＬ信号は、電子機器５０の電源のＯＮ／ＯＦＦに連動してＯＮ／ＯＦＦする。ＤＣ／ＤＣコンバータＩＣ５６は、上記ＣＴＬ信号のＯＮ／ＯＦＦに応じて、ＦＥＴ５０、ＦＥＴ５２、ＦＥＴ５４及びＦＥＴ５６にパルス信号を出力して、これらのＯＮ／ＯＦＦを制御する。

（Ｓ５０）電源ＯＦＦ時
電子機器５０の電源がＯＦＦのときには、ＤＣ／ＤＣコンバータＩＣ５６は、ＦＥＴ５０及びＦＥＴ５２をＯＦＦに、ＦＥＴ５４及びＦＥＴ５６をＯＮにする。すると、ＦＥＴ５０によって直流電源３４からデバイス４０に流れる電流が遮断される。また、ＦＥＴ５４及びＦＥＴ５６を介して、デバイス６０及び出力コンデンサＣ５２に蓄積された電荷がグラウンド（ＧＮＤ）側に放電される。これにより、デバイス６０の電圧が０Ｖになる。

（Ｓ５２）電源ＯＮ時
電子機器５０の電源がＯＮになると、ＤＣ／ＤＣコンバータＩＣ５６は、所定のスイッチング周波数でＦＥＴ５０、ＦＥＴ５２、ＦＥＴ５４及びＦＥＴ５６のＯＮ／ＯＦＦを切り替える（スイッチング動作を行う）。すると、メインコンデンサＣ５０からＦＥＴ５０を介してチョークコイルＬ５０にパルス電圧が印加され、チョークコイルＬ５０及び出力コンデンサＣ５２によって平滑化された直流電流がデバイス６０に供給される。これにより、各デバイス６０に昇圧又は降圧された電圧が印加されて、電子機器５０が使用可能な状態になる。

（Ｓ５４）電源ＯＦＦ直後
電子機器５０の電源がＯＦＦになると、ＤＣ／ＤＣコンバータＩＣ５６は、ＦＥＴ５０、ＦＥＴ５２、ＦＥＴ５４及びＦＥＴ５６をＯＦＦにする。上記（Ｓ５０）に示したように、ＤＣ／ＤＣコンバータＩＣ５６は、電源ＯＦＦ時に、ＦＥＴ５０及びＦＥＴ５２をＯＦＦ、ＦＥＴ５４及びＦＥＴ５６をＯＮに切り替える。この切り替え時において、ＦＥＴ５０がＯＦＦになる前にＦＥＴ５２がＯＮになると、ＦＥＴ５０とＦＥＴ５２が同時にＯＮになる。すると、直流電源５４とグラウンド（ＧＮＤ）が短絡して貫通電流が流れてしまう。そこで、本実施形態では、上記（Ｓ５０）の状態に切り替える前に、ＦＥＴ５０、ＦＥＴ５２、ＦＥＴ５４及びＦＥＴ５６を全てＯＦＦにすることにより、ＦＥＴ５０とＦＥＴ５２が同時にＯＮになるのを防止している。

（Ｓ５６）電源ＯＦＦ時
電子機器５０の電源がＯＦＦになった後、ＦＥＴ５０がＯＦＦになったことを検知すると、上記（Ｓ５０）の場合と同様に、ＤＣ／ＤＣコンバータＩＣ５６は、ＦＥＴ５４及びＦＥＴ５６をＯＮにして、デバイス６０及び出力コンデンサＣ５２に蓄積された電荷をグラウンド（ＧＮＤ）側に放電させる。

本実施形態によれば、電源制御回路（昇降圧回路）５２を構成する部品点数を増やすことなく、電源供給先のデバイス６０や出力コンデンサＣ５２に蓄積された電荷を、電子機器５０の電源ＯＦＦ時に抜くことができる。

［電源制御回路の第４の実施形態（モータ回路）］
図４は、本発明の第４の実施形態に係る電源制御回路を説明するための図である。図４（ａ）は電源制御回路の回路図であり、図４（ｂ）は電源制御回路の制御方法を示すタイミングチャートである。

電源制御回路７０は、直流電源７２からモータコイルＬ７０に出力される電源を制御してモータを駆動するモータ回路である。以下の説明では、電源制御回路７０をモータ回路と記載する。

図４（ａ）に示すように、ＣＰＵ７４、モータドライバ７６、コンデンサＣ７０、ＰチャネルＭＯＳ型電界効果トランジスタＦＥＴ７０、ＦＥＴ７２及びＦＥＴ７４、ＮチャネルＭＯＳ型電界効果トランジスタＦＥＴ７６及びＦＥＴ７８を含んでおり、Ｈブリッジ回路を構成している。なお、図４（ａ）ではモータの駆動軸等は省略されている。

ＣＰＵ７４は、モータ駆動用の直流電源７２とは別の低圧電源により駆動されており、モータドライバ７６にモータリセット信号を入力する。図４（ｂ）に示すように、モータリセット信号は、モータ回路７０のＯＮ／ＯＦＦに連動してＯＮ／ＯＦＦする。モータドライバ７６は、上記モータリセット信号のＯＮ／ＯＦＦに応じて、ＦＥＴ７０、ＦＥＴ７２、ＦＥＴ７４、ＦＥＴ７６及びＦＥＴ７８にパルス信号を出力して、これらのＯＮ／ＯＦＦを制御する。

（Ｓ７０）電源ＯＦＦ時
モータ回路７０の電源がＯＦＦのときには、モータドライバ７６は、ＦＥＴ７０をＯＦＦに、ＦＥＴ７２、ＦＥＴ７４、ＦＥＴ７６及びＦＥＴ７８をＯＮにする。すると、ＦＥＴ７０によって直流電源７２からモータコイルＬ７０に流れる電流が遮断される。また、ＦＥＴ７２、ＦＥＴ７４、ＦＥＴ７６及びＦＥＴ７８を介して、モータ及びコンデンサＣ７０に蓄積された電荷がグラウンド（ＧＮＤ）側に放電される。これにより、モータ回路７０の電圧が０Ｖになる。

（Ｓ７２）電源ＯＮ時
モータ回路７０の電源がＯＮになると、モータドライバ７６は、ＦＥＴ７０をＯＮにするとともに、所定のスイッチング周波数でＦＥＴ７２、ＦＥＴ７４、ＦＥＴ７６及びＦＥＴ７８のＯＮ／ＯＦＦを切り替える（スイッチング動作を行う）。例えば、ＦＥＴ７２とＦＥＴ７８がＯＮ、ＦＥＴ７４とＦＥＴ７６がＯＦＦに切り替えられると、コンデンサＣ７０によって平滑化された直流電流がモータコイルＬ７０に供給され、モータがある方向に回転する。一方、ＦＥＴ７２とＦＥＴ７８がＯＦＦ、ＦＥＴ７４とＦＥＴ７６がＯＮに切り替えられると、直流電流がモータコイルＬ７０に供給され、モータがある上記とは逆の方向に回転する。また、ＦＥＴ７２がＯＮ、ＦＥＴ７４とＦＥＴ７６がＯＦＦの状態で、ＦＥＴ７８がＰＷＭ制御されると、モータの回転速度が制御される。なお、（Ｓ７２）のスイッチング動作は、ＦＥＴ７２とＦＥＴ７６又はＦＥＴ７４とＦＥＴ７８の組み合わせがＯＮにならないように行われる。

（Ｓ７４）電源ＯＦＦ直後
モータ回路７０の電源がＯＦＦになると、モータドライバ７６は、ＦＥＴ７０、ＦＥＴ７２、ＦＥＴ７４、ＦＥＴ７６及びＦＥＴ７８をＯＦＦにする。上記（Ｓ７０）に示したように、モータドライバ７６は、電源ＯＦＦ時に、ＦＥＴ７０をＯＦＦに、ＦＥＴ７２、ＦＥＴ７４、ＦＥＴ７６及びＦＥＴ７８をＯＮに切り替える。この切り替え時において、ＦＥＴ７０がＯＦＦになる前に、ＦＥＴ７２とＦＥＴ７６又はＦＥＴ７４とＦＥＴ７８の少なくとも一方の組み合わせがＯＮになると、直流電源７２とグラウンド（ＧＮＤ）が短絡して貫通電流が流れてしまう。そこで、本実施形態では、上記（Ｓ７０）の状態に切り替える前に、ＦＥＴ７０、ＦＥＴ７２、ＦＥＴ７４、ＦＥＴ７６及びＦＥＴ７８を全てＯＦＦにすることにより、貫通電流が流れるのを防止している。

（Ｓ７６）電源ＯＦＦ時
モータ回路７０の電源がＯＦＦになった後、ＦＥＴ７０がＯＦＦになったことを検知すると、上記（Ｓ７０）の場合と同様に、モータドライバ７６は、ＦＥＴ７２、ＦＥＴ７４、ＦＥＴ７６及びＦＥＴ７８をＯＮにして、モータ及びコンデンサＣ７０に蓄積された電荷をグラウンド（ＧＮＤ）側に放電させる。

本実施形態によれば、モータ回路７０を構成する部品点数を増やすことなく、モータ及びコンデンサＣ７０に蓄積された電荷を、モータ回路７０の電源ＯＦＦ時に抜くことができる。

なお、本実施形態では、電源ＯＦＦ時に（Ｓ７０、Ｓ７６）、ＦＥＴ７２、ＦＥＴ７４、ＦＥＴ７６及びＦＥＴ７８をすべてＯＮにするようにしたが、少なくともＨｉサイドとＬｏサイドを１箇所ずつＯＮに、即ち、ＦＥＴ７２又はＦＥＴ７４の少なくとも一方と、ＦＥＴ７６又はＦＥＴ７８の少なくとも一方をＯＮにすればよい。

［電源制御回路の第５の実施形態（スピーカ回路）］
図５は、本発明の第５の実施形態に係る電源制御回路を説明するための図である。図５（ａ）は電源制御回路の回路図であり、図５（ｂ）は電源制御回路の制御方法を示すタイミングチャートである。

電源制御回路８０は、直流電源８２からコイルＬ８０に出力される電源を制御してスピーカＳＰを駆動するスピーカ回路である。以下の説明では、電源制御回路８０をスピーカ回路と記載する。

図５（ａ）に示すように、ＣＰＵ８４、スピーカドライバ８６、コンデンサＣ８０、ＰチャネルＭＯＳ型電界効果トランジスタＦＥＴ８０、ＦＥＴ８２及びＦＥＴ８４、ＮチャネルＭＯＳ型電界効果トランジスタＦＥＴ８６及びＦＥＴ８８を含んでおり、Ｈブリッジ回路を構成している。

ＣＰＵ８４は、スピーカ駆動用の直流電源８２とは別の低圧電源により駆動されており、スピーカドライバ８６にスピーカリセット信号を入力する。図５（ｂ）に示すように、スピーカリセット信号は、スピーカ回路８０のＯＮ／ＯＦＦに連動してＯＮ／ＯＦＦする。スピーカドライバ８６は、上記スピーカリセット信号のＯＮ／ＯＦＦに応じて、ＦＥＴ８０、ＦＥＴ８２、ＦＥＴ８４、ＦＥＴ８６及びＦＥＴ８８にパルス信号を出力して、これらのＯＮ／ＯＦＦを制御する。

（Ｓ８０）電源ＯＦＦ時
スピーカ回路８０の電源がＯＦＦのときには、スピーカドライバ８６は、ＦＥＴ８０をＯＦＦに、ＦＥＴ８２、ＦＥＴ８４、ＦＥＴ８６及びＦＥＴ８８をＯＮにする。すると、ＦＥＴ８０によって直流電源８２からコイルＬ８０に流れる電流が遮断される。また、ＦＥＴ８２、ＦＥＴ８４、ＦＥＴ８６及びＦＥＴ８８を介して、スピーカＳＰ、コイルＬ８０及びコンデンサＣ８０に蓄積された電荷がグラウンド（ＧＮＤ）側に放電される。これにより、スピーカ回路８０の電圧が０Ｖになる。

（Ｓ８２）電源ＯＮ時
スピーカ回路８０の電源がＯＮになると、スピーカドライバ８６は、ＦＥＴ８０をＯＮにするとともに、所定のスイッチング周波数でＦＥＴ８２、ＦＥＴ８４、ＦＥＴ８６及びＦＥＴ８８のＯＮ／ＯＦＦを切り替える（スイッチング動作を行う）。これにより、コンデンサＣ８０によって平滑化された直流電流がコイルＬ８０に供給され、スピーカＳＰから音声が出力される。なお、（Ｓ８２）のスイッチング動作では、ＦＥＴ８２とＦＥＴ８４又はＦＥＴ８４とＦＥＴ８８の組み合わせがＯＮにならないように行われる。

（Ｓ８４）電源ＯＦＦ直後
スピーカ回路８０の電源がＯＦＦになると、スピーカドライバ８６は、ＦＥＴ８０、ＦＥＴ８２、ＦＥＴ８４、ＦＥＴ８６及びＦＥＴ８８をＯＦＦにする。上記（Ｓ８０）に示したように、スピーカドライバ８６は、電源ＯＦＦ時に、ＦＥＴ８０をＯＦＦに、ＦＥＴ８２、ＦＥＴ８４、ＦＥＴ８６及びＦＥＴ８８をＯＮに切り替える。この切り替え時において、ＦＥＴ８０がＯＦＦになる前に、ＦＥＴ８２とＦＥＴ８６又はＦＥＴ８４とＦＥＴ８８の少なくとも一方の組み合わせがＯＮになると、直流電源８２とグラウンド（ＧＮＤ）が短絡して貫通電流が流れてしまう。そこで、本実施形態では、上記（Ｓ８０）の状態に切り替える前に、ＦＥＴ８０、ＦＥＴ８２、ＦＥＴ８４、ＦＥＴ８６及びＦＥＴ８８を全てＯＦＦにすることにより、貫通電流が流れるのを防止している。

（Ｓ８６）電源ＯＦＦ時
スピーカ回路８０の電源がＯＦＦになった後、ＦＥＴ８０がＯＦＦになったことを検知すると、上記（Ｓ８０）の場合と同様に、スピーカドライバ８６は、ＦＥＴ８２、ＦＥＴ８４、ＦＥＴ８６及びＦＥＴ８８をＯＮにして、スピーカＳＰ、コイルＬ８０及びコンデンサＣ８０に蓄積された電荷をグラウンド（ＧＮＤ）側に放電させる。

本実施形態によれば、スピーカ回路８０を構成する部品点数を増やすことなく、スピーカＳＰ、コイルＬ８０及びコンデンサＣ８０に蓄積された電荷を、スピーカ回路８０の電源ＯＦＦ時に抜くことができる。

なお、本実施形態では、電源ＯＦＦ時に（Ｓ８０、Ｓ８６）、ＦＥＴ８２、ＦＥＴ８４、ＦＥＴ８６及びＦＥＴ８８をすべてＯＮにするようにしたが、少なくともＨｉサイドとＬｏサイドを１箇所ずつＯＮに、即ち、ＦＥＴ８２又はＦＥＴ８４の少なくとも一方と、ＦＥＴ８６又はＦＥＴ８８の少なくとも一方をＯＮにすればよい。

なお、本実施形態の電源制御回路は、例えば、撮像装置（デジタルカメラ）や携帯情報端末（ＰＤＡ）等の携帯機器用電源、ポータブルＣＤ、ＭＤ等のオーディオ機器用電源、カメラ、ビデオ機器、通信機の定電圧電源、マイコン用電源に適用可能である。

本発明の第１の実施形態に係る電源制御回路を説明するための図 本発明の第２の実施形態に係る電源制御回路を説明するための図 本発明の第３の実施形態に係る電源制御回路を説明するための図 本発明の第４の実施形態に係る電源制御回路を説明するための図 本発明の第５の実施形態に係る電源制御回路を説明するための図

符号の説明

１０…電子機器、１２…電源制御回路、１４…直流電源、１６…ＤＣ／ＤＣコンバータＩＣ（スイッチングレギュレータ）、Ｃ１０…メインコンデンサ、Ｃ１２…出力コンデンサ、ＦＥＴ１０・ＦＥＴ１２・ＦＥＴ１４…ＰチャネルＭＯＳ型電界効果トランジスタ、Ｌ１０…チョークコイル

Claims (7)

1. 負荷回路に電源を供給する電源供給手段と、
   一端がグラウンドに接続された第１のスイッチング素子と、
   前記負荷回路がＯＮの場合に、前記第１のスイッチング素子をスイッチング制御して前記負荷回路に電源を供給し、前記負荷回路がＯＦＦになったときに、前記第１のスイッチング素子をＯＮにし、前記負荷回路がＯＮの間に蓄積された電荷をグラウンド側に放電させるための経路を形成する制御手段と、
   を備えることを特徴とする電源制御回路。
2. 前記制御手段は、前記第１のスイッチング素子をスイッチング制御して、前記電源供給手段から供給される電源の電圧を昇圧又は降圧して前記負荷回路に供給することを特徴とする請求項１記載の電源制御回路。
3. 前記電源供給手段から供給される電源により駆動されるモータを更に備え、
   前記制御手段は、前記第１のスイッチング素子を制御して前記モータの駆動を制御し、前記モータが停止したときに、前記第１のスイッチング素子をＯＮにし、前記モータの駆動時に蓄積された電荷をグラウンド側に放電させるための経路を形成することを特徴とする請求項１記載の電源制御回路。
4. 前記電源供給手段から供給される電源により動作するスピーカを更に備え、
   前記制御手段は、前記第１のスイッチング素子をスイッチング制御して前記スピーカの動作を制御し、前記スピーカがＯＦＦになったときに、前記第１のスイッチング素子をＯＮにし、前記スピーカがＯＮの間に蓄積された電荷をグラウンド側に放電させるための経路を形成することを特徴とする請求項１記載の電源制御回路。
5. 前記電源供給手段と前記第１のスイッチング素子の間に配置された第２のスイッチング素子を更に備え、
   前記制御手段は、前記負荷回路がＯＦＦになったときに、前記第１のスイッチング素子を一旦ＯＦＦにして、前記第２のスイッチング素子をＯＦＦにした後に、前記第１のスイッチング素子をＯＮにすることを特徴とする請求項１から４のいずれか１項記載の電源制御回路。
6. 前記スイッチング素子は、ＭＯＳ型電界効果トランジスタであることを特徴とする請求項１から５のいずれか１項記載の電源制御回路。
7. 請求項１から６のいずれか１項記載の電源制御回路を備えることを特徴とする電子機器。

Images