JP5431533B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5431533B2
JP5431533B2 JP2012131521A JP2012131521A JP5431533B2 JP 5431533 B2 JP5431533 B2 JP 5431533B2 JP 2012131521 A JP2012131521 A JP 2012131521A JP 2012131521 A JP2012131521 A JP 2012131521A JP 5431533 B2 JP5431533 B2 JP 5431533B2
Authority
JP
Japan
Prior art keywords
chip
suction
semiconductor
magazine
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012131521A
Other languages
Japanese (ja)
Other versions
JP2012199585A (en
Inventor
浩 牧
政幸 望月
隆一 高野
美明 蒔田
春彦 深沢
啓祐 灘本
達行 大久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012131521A priority Critical patent/JP5431533B2/en
Publication of JP2012199585A publication Critical patent/JP2012199585A/en
Application granted granted Critical
Publication of JP5431533B2 publication Critical patent/JP5431533B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Description

本発明は、半導体装置の製造技術に関し、特に、絶縁膜上の半導体薄膜に形成される絶縁ゲート型電界効果トランジスタの製造に適用して有効な技術に関するものである。   The present invention relates to a semiconductor device manufacturing technique, and more particularly to a technique effective when applied to the manufacture of an insulated gate field effect transistor formed in a semiconductor thin film on an insulating film.

日本特開2003−203964号公報(特許文献1(対応欧州特許公報EP1321966))、日本特開2004−22995号公報(特許文献2)および日本特開2005−150311号公報(特許文献3)には、DAF(Die Attach Film)が裏面に貼付された半導体チップ(以下、単にチップと記す)のダイボンディング工程において、チップとダイパッドとの界面での気泡の発生を抑制する技術が開示されている。すなわち、弾性材からなる吸着部(加圧部)によってチップを凸型に湾曲変形させた状態でダイボンディングを行い、チップとダイパッドとの界面に気泡を巻き込まないようにするものである。   Japanese Unexamined Patent Publication No. 2003-203964 (Patent Document 1 (corresponding European Patent Publication EP1321966)), Japanese Unexamined Patent Publication No. 2004-22995 (Patent Document 2) and Japanese Unexamined Patent Publication No. 2005-150311 (Patent Document 3). In the die bonding process of a semiconductor chip (hereinafter simply referred to as a chip) having a DAF (Die Attach Film) attached to the back surface, a technique for suppressing the generation of bubbles at the interface between the chip and the die pad is disclosed. That is, die bonding is performed in a state where the chip is curved and deformed into a convex shape by an adsorbing part (pressurizing part) made of an elastic material, so that bubbles are not caught in the interface between the chip and the die pad.

日本特開2005−322815号公報(特許文献4)には、コレットを弾性変形させることによってチップを凸型に変形させた後に、コレットの真空孔中の真空を大気圧にすることによってダイボンディングを行うことで、チップとダイパッドとの界面でボイドが発生することを抑制する技術が開示されている。   In Japanese Patent Laid-Open No. 2005-322815 (Patent Document 4), die deformation is performed by changing the tip into a convex shape by elastically deforming the collet and then setting the vacuum in the vacuum hole of the collet to atmospheric pressure. A technique for suppressing the occurrence of voids at the interface between the chip and the die pad is disclosed.

日本特開2002−280398号公報(特許文献5)および日本特開2004−6599号公報(特許文献6)には、フィルム吸着コレットによって熱圧着用フィルムをダイパッド(ダイボンディング領域)に貼付する際に、熱圧着用フィルムをフィルム吸着コレットの凸面に吸着してダイパッドまで搬送して圧着することにより、熱圧着用フィルムとダイパッドとの界面にボイドが発生してしまうことを防ぐ技術が開示されている。   In JP-A-2002-280398 (Patent Document 5) and JP-A-2004-6599 (Patent Document 6), when a film for thermocompression bonding is attached to a die pad (die bonding region) by a film adsorption collet. A technique for preventing the occurrence of voids at the interface between the film for thermocompression bonding and the die pad is disclosed by adsorbing the film for thermocompression bonding to the convex surface of the film adsorbing collet and transporting it to the die pad for pressure bonding. .

日本特開2004−128339号公報(特許文献7)には、チップを吸着する吸着部に複数の吸着穴が設けられたコレット、または吸着部の全面が多孔質材で形成されたコレットによってチップを吸着、保持およびダイボンディングすることにより、チップの割れや圧着不良を低減する技術が開示されている。   In Japanese Patent Application Laid-Open No. 2004-128339 (Patent Document 7), a chip is formed by a collet in which a plurality of suction holes are provided in a suction part that sucks a chip, or a collet in which the entire surface of the suction part is formed of a porous material. A technique for reducing chip cracks and pressure bonding defects by suction, holding, and die bonding is disclosed.

日本特開2005−93838号公報(特許文献8(対応米国出願番号第10/901,999号;米国出願日2004.7.30))には、ダイボンディングを第1の加熱ステージと第2の加熱ステージとに分けて、第1の加熱ステージで短時間で仮接合を行い、第2の加熱ステージで複数のチップを一括して本接合することにより、接合時間を短縮する技術が開示されている。   In Japanese Patent Laid-Open No. 2005-93838 (Patent Document 8 (corresponding US Application No. 10 / 901,999; US Application Date 2004.7.30)), die bonding is performed using a first heating stage and a second heating stage. Disclosed is a technique for shortening the bonding time by performing temporary bonding in a short time on the first heating stage and performing main bonding of a plurality of chips in a batch on the second heating stage separately from the heating stage. Yes.

日本特開2004−304066号公報(特許文献9(対応米国出願番号第10/812,869号;米国出願日2004.3.31))には、半導体ウエハ(以下、単にウエハと記す)から分割された複数のチップが貼り付けられた粘着テープの裏面に振動子のヘッドを接触させ、所定の周波数および振幅の縦振動を加えることによって、チップを割れや欠けが生じることなく速やかに粘着テープから剥離する技術が開示されている。   In Japanese Patent Application Laid-Open No. 2004-304066 (Patent Document 9 (corresponding US Application No. 10 / 812,869; US Application Date 2004.3.31)), it is divided from a semiconductor wafer (hereinafter simply referred to as a wafer). By touching the back of the adhesive tape with a plurality of chips attached to the head of the vibrator and applying longitudinal vibration with a predetermined frequency and amplitude, the chip can be quickly removed from the adhesive tape without cracking or chipping. A technique for peeling is disclosed.

日本特開2004−228255号公報(特許文献10)には、1ピッチずつ突き上げピンの突き上げ量を増加させるかまたは突き上げスピードを遅くするように制御することにより、安定したピックアップを可能とするダイピックアップ装置が開示されている。   Japanese Patent Application Laid-Open No. 2004-228255 (Patent Document 10) discloses a die pickup that enables stable pickup by increasing the push-up amount of the push-up pin by one pitch or by controlling the push-up speed to be slow. An apparatus is disclosed.

日本特開2006−24729号公報(特許文献11)には、ダイボンディング工程で用いるディスペンサにおいて、ペーストを吐出するノズルの開口部の幅方向の径を、これと直行する方向の径よりも大きい扁平な形状とすることにより、ダイボンディング用ペーストの塗布作業を高速化すると共に、ダイボンディング用ペーストとチップとの間にボイドが発生する不具合防ぐ技術が開示されている。   In Japanese Patent Laid-Open No. 2006-24729 (Patent Document 11), in a dispenser used in a die bonding step, a flattened surface in which a diameter in a width direction of an opening of a nozzle that discharges a paste is larger than a diameter in a direction perpendicular thereto. A technique for speeding up the application operation of the die bonding paste and preventing the occurrence of voids between the die bonding paste and the chip is disclosed.

日本特開2005−117019号公報(特許文献12(対応米国出願番号第10/942,889号;米国出願日2004.9.17))には、ダイシングテープに貼り付けられたチップを剥離する際にダイシングテープを上方に突き上げるブロックを複数で形成し、チップをダイシングテープから割れや欠けが生じることなく速やかに剥離する技術が開示されている。すなわち、それら複数のブロックは、直径が最も大きい第1のブロックの内側に、それよりも径の小さい第2のブロックを配置し、さらにその内側にもっとも径の小さい第3のブロックを配置するものである。   In Japanese Patent Application Laid-Open No. 2005-1117019 (Patent Document 12 (corresponding US Application No. 10 / 942,889; US Application Date 2004.9.917)), a chip attached to a dicing tape is peeled off. A technique is disclosed in which a plurality of blocks that push the dicing tape upward are formed, and the chip is quickly peeled off from the dicing tape without cracking or chipping. That is, in the plurality of blocks, a second block having a smaller diameter is arranged inside the first block having the largest diameter, and a third block having the smallest diameter is arranged inside the second block. It is.

特開2003−203964号公報JP 2003-203964 A 特開2004−22995号公報Japanese Patent Laid-Open No. 2004-22959 特開2005−150311号公報Japanese Patent Application Laid-Open No. 2005-150311 特開2005−322815号公報JP 2005-322815 A 特開2002−280398号公報JP 2002-280398 A 特開2004−6599号公報JP 2004-6599 A 特開2004−128339号公報JP 2004-128339 A 特開2005−93838号公報JP 2005-93838 A 特開2004−304066号公報JP 2004-304066 A 特開2004−228255号公報JP 2004-228255 A 特開2006−24729号公報JP 2006-24729 A 特開2005−117019号公報JP 2005-1117019 A

近年、半導体装置の高密度実装を目的として、配線基板上に複数枚のチップを積層して実装するパッケージが実用化されている。このようなパッケージを組み立てるに際して、厚さが数十μm程度まで薄く加工されたチップが使用される。   In recent years, packages for stacking and mounting a plurality of chips on a wiring board have been put into practical use for the purpose of high-density mounting of semiconductor devices. When assembling such a package, a chip processed to a thickness of about several tens of μm is used.

上記のような薄いチップを配線基板に実装するには、まず所望の集積回路を形成したウエハの主面上に集積回路を保護するためのテープを貼り付け、この状態でウエハの裏面を研磨およびエッチングすることによって、その厚さを数十μm程度まで薄くする。続いて、この薄いウエハの裏面に粘着テープを貼り付けた状態でダイシングを行って、ウエハを複数個のチップに分割する。その後、粘着テープの裏面に突き上げピンなどを押し当ててチップを1個ずつ粘着テープから剥がし、剥離したチップをコレットでピックアップして配線基板上に搬送し、ペレット付けを行う。また、接着フィルムを介して熱圧着されることでチップはダイボンディングされる。   In order to mount such a thin chip on a wiring board, first, a tape for protecting the integrated circuit is applied to the main surface of the wafer on which a desired integrated circuit is formed, and in this state, the back surface of the wafer is polished and polished. By etching, the thickness is reduced to about several tens of μm. Subsequently, dicing is performed with the adhesive tape attached to the back surface of the thin wafer to divide the wafer into a plurality of chips. Thereafter, a push-up pin or the like is pressed against the back surface of the adhesive tape to peel off the chips one by one from the adhesive tape, and the peeled chips are picked up by a collet and conveyed onto a wiring board for pelletization. Further, the chip is die-bonded by thermocompression bonding via an adhesive film.

ところで、上記のような極めて薄いチップを使用するパッケージの組み立て工程では、チップがコレットにピックアップされた際に、コレットの吸着力によってチップが変形した状態でピックアップされる。この状態でダイボンディングを行うと、チップは変形したままダイボンディングされることになり、チップと配線基板上のダイパッドとの界面、もしくは積層された2個のチップの界面にてボイド(気泡)が生じる。ダイボンディング工程の後には、引き続いてワイヤボンディング工程およびモールド工程など高温を伴う処理が行われるため、このボイドが膨張して破裂し、チップを破損してしまう不具合を生じる場合がある。そのため、チップの変形を抑制しつつダイボンディングを行わなければならない課題が存在する。   By the way, in the assembly process of the package using the extremely thin chip as described above, when the chip is picked up by the collet, the chip is picked up in a deformed state by the attracting force of the collet. If die bonding is performed in this state, the chip is die-bonded while being deformed, and voids (bubbles) are formed at the interface between the chip and the die pad on the wiring board or between the two stacked chips. Arise. After the die bonding process, a process involving a high temperature such as a wire bonding process and a molding process is subsequently performed, so that the void may expand and burst, resulting in a problem that the chip is damaged. Therefore, there is a problem that die bonding must be performed while suppressing deformation of the chip.

また、ダイシングによって分割された極めて薄いチップを粘着テープから剥離、ピックアップする際には、チップに割れや欠けが生じ易いことから、これを防止するための配慮が必要となる。チップを1個ずつ粘着テープから剥がす時にチップのピックアップに失敗した場合には、突き上げピンなどのストローク量を増加させるかまたは突き上げ速度を遅くした条件で再度ピックアップを行う手段、もしくは粘着テープのエキスパンド量を調整(増加)する手段で対応することが考えられる。しかしながら、突き上げピンなどのストローク量を増加させるかまたは突き上げ速度を遅くした条件で再度ピックアップを行う手段では、再びピックアップに失敗する場合がある。また、ピックアップ時には、突き上げピンなどを含む突き上げ治具を粘着テープの裏面に吸着させた状態で突き上げを行うが、粘着テープのエキスパンド量を調整する手段を用いると、粘着テープの張力が強くなりすぎて突き上げ治具が吸着できなくなる場合があり、その場合にはチップを粘着テープから剥離できなくなる不具合が生じる。   Further, when a very thin chip divided by dicing is peeled off and picked up from the adhesive tape, the chip is likely to be cracked or chipped, so that care must be taken to prevent this. If chip pick-up fails when the chips are peeled off from the adhesive tape one by one, means to pick up again under the condition that the stroke amount of the push-up pin or the like is increased or the push-up speed is slow, or the amount of the adhesive tape expand It is conceivable to cope with this by adjusting (increasing). However, there is a case where the pick-up fails again with the means for picking up again under the condition that the stroke amount of the push-up pin or the like is increased or the push-up speed is slowed down. At the time of pick-up, the push-up jig including the push-up pin is pushed up with the back surface of the adhesive tape adsorbed. However, if the means for adjusting the expanded amount of the adhesive tape is used, the tension of the adhesive tape becomes too strong. In some cases, the push-up jig cannot be sucked, and in this case, the chip cannot be peeled off from the adhesive tape.

また、チップを粘着テープから剥がす際に、粘着テープの裏面に振動子のヘッドを接触させ、所定の周波数および振幅の縦振動を加えることによって、チップを割れや欠けが生じることなく粘着テープから剥離する手段がある。しかしながら、チップの大きさによってはチップと粘着テープとの粘着強度が異なってくることから、振動の周波数および振幅を変更しなければならない場合があり、チップを速やかに粘着テープから剥離できなくなってしまう課題を生じる。また、途中まで剥離が進行した状態でピックアップに失敗した場合において、その途中まで剥離したチップを再びピックアップしようとすると、粘着テープ上でのチップは容易に剥離できる状態となっている可能性が高く、加振し過ぎると、ピックアップ位置精度が低下してしまう虞がある。   In addition, when peeling the chip from the adhesive tape, the head of the vibrator is brought into contact with the back of the adhesive tape, and longitudinal vibration with a predetermined frequency and amplitude is applied, so that the chip is peeled off from the adhesive tape without causing cracks or chipping. There is a means to do. However, since the adhesive strength between the chip and the adhesive tape differs depending on the size of the chip, it may be necessary to change the frequency and amplitude of vibration, and the chip cannot be quickly removed from the adhesive tape. Create a challenge. In addition, in the case where pickup has failed in the state where peeling has progressed halfway, if it is attempted to pick up the chip that has been peeled off halfway, it is highly likely that the chip on the adhesive tape can be easily peeled off. If the vibration is excessively applied, the pickup position accuracy may decrease.

また、本発明者らは、DAF型のチップを加振によって粘着テープから剥離する場合には、チップと粘着テープとの粘着面の外周に近い領域ほど剥離進行が遅く、中央に近い領域ほど剥離進行が早いことを見出した。そのため、その剥離進行が遅い粘着面の外周に近い領域での剥離進行に合わせて振動を加える必要がある。しかしながら、このような加振によってチップを剥離させる場合には、振動によって発生した熱がチップに加わることになり、剥離が完了した粘着面より中央に近い領域では熱が加わることから、DAF製品では接着してしまい、剥離できなくなる場合がある。   Moreover, when peeling off a DAF type | mold chip | tip from an adhesive tape by vibration, the present inventors peeled off slowly as the area | region near the outer periphery of the adhesive surface of a chip | tip and an adhesive tape, and the area | region closer to the center peeled. We found that progress was fast. Therefore, it is necessary to apply vibration in accordance with the progress of peeling in a region near the outer periphery of the adhesive surface where the progress of peeling is slow. However, when the chip is peeled off by such excitation, heat generated by vibration is applied to the chip, and heat is applied in a region closer to the center than the adhesive surface where peeling is completed. It may adhere and become impossible to peel.

本発明に開示された一つの目的は、接着面にボイドを生じさせずにダイボンディングできる技術を提供することにある。   One object disclosed by the present invention is to provide a technique capable of die bonding without causing voids on the bonding surface.

また、本発明に開示された他の目的の一つは、ダイボンディング時に、チップを保持する粘着テープからチップを確実かつ正確に剥離できる技術を提供することにある。   Another object disclosed in the present invention is to provide a technique capable of reliably and accurately peeling a chip from an adhesive tape holding the chip during die bonding.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。   Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.

1.本発明による半導体装置の製造方法は、以下の工程を含む:
(a)主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
(b)前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
(c)前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第1の半導体チップの上面を吸着コレットで第1の吸引力で吸着および保持することにより、前記第1の半導体チップを前記粘着テープから剥離する工程、
(d)前記(c)工程後、前記第1の半導体チップの前記上面を前記吸着コレットで前記第1の吸引力より小さい第2の吸引力で吸着および保持しつつ、前記第1の半導体チップの下面をチップ実装領域にダイボンディングする工程。
1. A method for manufacturing a semiconductor device according to the present invention includes the following steps:
(A) a step of preparing a semiconductor wafer in which a main surface is divided into a plurality of chip regions by divided regions, an integrated circuit is formed in each of the chip regions, and an adhesive tape is attached to the back surface;
(B) cutting the semiconductor wafer along the divided region and dividing it into a plurality of semiconductor chips, and holding the plurality of semiconductor chips with the adhesive tape;
(C) By adsorbing and holding the upper surface of the first semiconductor chip to be peeled from the adhesive tape among the plurality of semiconductor chips held by the adhesive tape with a first suction force by an adsorption collet Removing the first semiconductor chip from the adhesive tape;
(D) After the step (c), the upper surface of the first semiconductor chip is sucked and held by the suction collet with a second suction force smaller than the first suction force, and the first semiconductor chip The process of die-bonding the underside of the chip to the chip mounting area.

ここで、前記第1の吸引力は、前記第1の半導体チップを前記粘着テープから剥離することのできる吸着力であり、
前記第2の吸引力は、前記第1の吸引力よりも小さく、前記第1の半導体チップを前記吸着コレットから落下させない吸引力である。
Here, the first suction force is an adsorption force capable of peeling the first semiconductor chip from the adhesive tape,
The second suction force is a suction force that is smaller than the first suction force and does not cause the first semiconductor chip to fall from the suction collet.

2.本発明による半導体装置の製造方法は、以下の工程を含む:
(a)主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
(b)前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
(c)前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第1の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第1の半導体チップを前記粘着テープから剥離する工程、
(d)加圧治具を備えた第1のボンディングステージ上に実装基板を配置する工程、
(e)前記(c)工程および前記(d)工程後、前記第1の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記半導体チップを前記実装基板の主面上のチップ実装領域上に移送し、前記加圧治具によって前記実装基板の裏面から前記第1の半導体チップ下面中央の仮接着領域に加圧しつつ、前記仮接着領域を前記チップ実装領域に接着する工程、
(f)前記(e)工程後、前記実装基板の前記裏面から前記第1の半導体チップの前記下面の全面に加圧して、前記第1の半導体チップの前記下面を前記チップ実装領域に接着する工程。
2. A method for manufacturing a semiconductor device according to the present invention includes the following steps:
(A) a step of preparing a semiconductor wafer in which a main surface is divided into a plurality of chip regions by divided regions, an integrated circuit is formed in each of the chip regions, and an adhesive tape is attached to the back surface;
(B) cutting the semiconductor wafer along the divided region and dividing it into a plurality of semiconductor chips, and holding the plurality of semiconductor chips with the adhesive tape;
(C) By adsorbing and holding the upper surface of the first semiconductor chip to be peeled from the adhesive tape among the plurality of semiconductor chips held by the adhesive tape with an adsorption collet, the first semiconductor A step of peeling the chip from the adhesive tape;
(D) a step of disposing a mounting substrate on a first bonding stage provided with a pressing jig;
(E) After the step (c) and the step (d), the semiconductor chip is mounted on the main surface of the mounting substrate while the upper surface of the first semiconductor chip is sucked and held by the suction collet. A step of adhering the temporary adhesion region to the chip mounting region while being pressed from the back surface of the mounting substrate to the temporary adhesion region at the center of the lower surface of the first semiconductor chip by the pressure jig.
(F) After the step (e), pressure is applied to the entire bottom surface of the first semiconductor chip from the back surface of the mounting substrate to bond the bottom surface of the first semiconductor chip to the chip mounting region. Process.

3.本発明による半導体装置の製造方法は、以下の工程を含む:
(a)主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
(b)前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
(c)前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第1の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第1の半導体チップを前記粘着テープから剥離する工程、
(d)前記(c)工程後、前記第1の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第1の半導体チップの下面をチップ実装領域にダイボンディングする工程。
3. A method for manufacturing a semiconductor device according to the present invention includes the following steps:
(A) a step of preparing a semiconductor wafer in which a main surface is divided into a plurality of chip regions by divided regions, an integrated circuit is formed in each of the chip regions, and an adhesive tape is attached to the back surface;
(B) cutting the semiconductor wafer along the divided region and dividing it into a plurality of semiconductor chips, and holding the plurality of semiconductor chips with the adhesive tape;
(C) By adsorbing and holding the upper surface of the first semiconductor chip to be peeled from the adhesive tape among the plurality of semiconductor chips held by the adhesive tape with an adsorption collet, the first semiconductor A step of peeling the chip from the adhesive tape;
(D) After the step (c), a step of die bonding the lower surface of the first semiconductor chip to the chip mounting region while adsorbing and holding the upper surface of the first semiconductor chip with the adsorption collet.

ここで、前記吸着コレットは、前記第1の半導体チップと接するヘッド部と、前記ヘッド部を保持する受け部とを有し、
前記受け部は、前記ヘッド部と接する受け座部において第1の表面が球面加工され、
前記ヘッド部は、前記受け座部と接する第2の表面が前記受け座部の前記第1の表面に合わせて球面加工され、
前記受け部は、前記第1の半導体チップの下面が前記チップ実装領域と平行になるように前記ヘッド部を保持する。
Here, the suction collet has a head part in contact with the first semiconductor chip, and a receiving part for holding the head part,
The receiving portion has a first surface that is spherically processed at a receiving seat portion that contacts the head portion,
The head portion is spherically processed so that the second surface in contact with the receiving seat portion matches the first surface of the receiving seat portion,
The receiving portion holds the head portion so that the lower surface of the first semiconductor chip is parallel to the chip mounting region.

4.本発明による半導体装置の製造方法は、以下の工程を含む:
(a)主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
(b)前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
(c)前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第1の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第1の半導体チップを前記粘着テープから剥離する工程、
(d)前記(c)工程後、前記第1の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第1の半導体チップの下面をチップ実装領域にダイボンディングする工程。
4). A method for manufacturing a semiconductor device according to the present invention includes the following steps:
(A) a step of preparing a semiconductor wafer in which a main surface is divided into a plurality of chip regions by divided regions, an integrated circuit is formed in each of the chip regions, and an adhesive tape is attached to the back surface;
(B) cutting the semiconductor wafer along the divided region and dividing it into a plurality of semiconductor chips, and holding the plurality of semiconductor chips with the adhesive tape;
(C) By adsorbing and holding the upper surface of the first semiconductor chip to be peeled from the adhesive tape among the plurality of semiconductor chips held by the adhesive tape with an adsorption collet, the first semiconductor A step of peeling the chip from the adhesive tape;
(D) After the step (c), a step of die bonding the lower surface of the first semiconductor chip to the chip mounting region while adsorbing and holding the upper surface of the first semiconductor chip with the adsorption collet.

ここで、前記吸着コレットは、前記第1の半導体チップと接するヘッド部と、前記ヘッド部を保持する第1の受け部と、前記第1の受け部を保持する第2の受け部とを有し、
前記第1の受け部は、前記ヘッド部と接する第1の受け座部において第1の表面が第1の方向に沿った第1の曲率の曲面加工が施され、
前記ヘッド部は、前記第1の受け座部と接する第2の表面が前記第1の受け座部の前記第1の表面に合わせて曲面加工され、
前記第2の受け部は、前記第1の受け部と接する第2の受け座部において第3の表面が前記第1の方向と交差する第2の方向に沿った第2の曲率の曲面加工が施され、
前記第1の受け部および前記第2の受け部は、前記第1の半導体チップの下面が前記チップ実装領域と平行になるように、それぞれ前記ヘッド部および前記第1の受け部を保持する。
Here, the suction collet has a head part in contact with the first semiconductor chip, a first receiving part for holding the head part, and a second receiving part for holding the first receiving part. And
The first receiving portion is subjected to curved processing with a first curvature along the first direction in the first receiving seat portion in contact with the head portion,
The head portion has a second surface in contact with the first receiving seat portion that is curved to match the first surface of the first receiving seat portion,
The second receiving portion has a second curvature curved surface process along a second direction in which a third surface intersects the first direction in a second receiving seat portion in contact with the first receiving portion. Is given,
The first receiving portion and the second receiving portion hold the head portion and the first receiving portion, respectively, such that the lower surface of the first semiconductor chip is parallel to the chip mounting region.

5.本発明による半導体装置の製造方法は、以下の工程を含む:
(a)主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
(b)前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
(c)前記複数の半導体チップが貼付された前記粘着テープの粘着面に対して水平方向の第1の張力を加えつつ、前記複数の半導体チップのうち前記粘着テープからの剥離対象となる第1の半導体チップを突き上げ治具によって前記粘着テープの裏面から突き上げ、前記第1の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第1の半導体チップを前記粘着テープから剥離する工程、
(d)前記(c)工程で前記粘着テープからの前記第1の半導体チップの剥離に失敗した場合において、前記突き上げ治具の突き上げ量および突き上げ速度の少なくとも一方を変更した条件下で再び前記(c)工程を行う工程、
(e)前記(d)工程で前記粘着テープからの前記第1の半導体チップの剥離に失敗した場合において、前記第1の張力を減じた条件下で再び前記(c)工程を行う工程、
(f)前記第1の半導体チップが前記粘着テープから剥離した後、前記第1の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第1の半導体チップの下面をチップ実装領域にダイボンディングする工程。
5. A method for manufacturing a semiconductor device according to the present invention includes the following steps:
(A) a step of preparing a semiconductor wafer in which a main surface is divided into a plurality of chip regions by divided regions, an integrated circuit is formed in each of the chip regions, and an adhesive tape is attached to the back surface;
(B) cutting the semiconductor wafer along the divided region and dividing it into a plurality of semiconductor chips, and holding the plurality of semiconductor chips with the adhesive tape;
(C) A first target to be peeled from the adhesive tape among the plurality of semiconductor chips while applying a first horizontal tension to the adhesive surface of the adhesive tape to which the plurality of semiconductor chips are attached. A step of peeling the first semiconductor chip from the pressure-sensitive adhesive tape by pushing the semiconductor chip from the back surface of the pressure-sensitive adhesive tape with a push-up jig and sucking and holding the upper surface of the first semiconductor chip with a suction collet;
(D) When peeling of the first semiconductor chip from the adhesive tape in the step (c) fails, the above-mentioned ((1) is again performed under the condition that at least one of the push-up amount and push-up speed of the push-up jig is changed. c) performing the process;
(E) a step of performing the step (c) again under a condition in which the first tension is reduced when the first semiconductor chip has failed to be peeled from the adhesive tape in the step (d).
(F) After the first semiconductor chip is peeled from the adhesive tape, the lower surface of the first semiconductor chip is attached to the chip mounting region while the upper surface of the first semiconductor chip is sucked and held by the suction collet. Die bonding process.

6.本発明による半導体装置の製造方法は、以下の工程を含む:
(a)主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
(b)前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
(c)前記複数の半導体チップが貼付された前記粘着テープの粘着面に対して水平方向の第1の張力を加えつつ、前記複数の半導体チップのうち前記粘着テープからの剥離対象となる第1の半導体チップを突き上げ治具によって前記粘着テープの裏面から第1の振幅の縦振動を加えつつ突き上げ、前記第1の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第1の半導体チップを前記粘着テープから剥離する工程、
(d)前記(c)工程で前記粘着テープからの前記第1の半導体チップの剥離に失敗した場合において、前記第1の振幅を減じた条件下で再び前記(c)工程を行う工程、
(e)前記(d)工程で前記粘着テープからの前記第1の半導体チップの剥離に失敗した場合において、前記第1の張力を減じた条件下で再び前記(c)工程を行う工程、
(f)前記第1の半導体チップが前記粘着テープから剥離した後、前記第1の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第1の半導体チップの下面をチップ実装領域にダイボンディングする工程。
6). A method for manufacturing a semiconductor device according to the present invention includes the following steps:
(A) a step of preparing a semiconductor wafer in which a main surface is divided into a plurality of chip regions by divided regions, an integrated circuit is formed in each of the chip regions, and an adhesive tape is attached to the back surface;
(B) cutting the semiconductor wafer along the divided region and dividing it into a plurality of semiconductor chips, and holding the plurality of semiconductor chips with the adhesive tape;
(C) A first target to be peeled from the adhesive tape among the plurality of semiconductor chips while applying a first horizontal tension to the adhesive surface of the adhesive tape to which the plurality of semiconductor chips are attached. The semiconductor chip is pushed up from the back surface of the adhesive tape by a pushing jig while applying a vertical vibration of the first amplitude, and the upper surface of the first semiconductor chip is sucked and held by a suction collet, whereby the first semiconductor A step of peeling the chip from the adhesive tape;
(D) The step of performing the step (c) again under a condition in which the first amplitude is reduced when the first semiconductor chip has failed to be peeled from the adhesive tape in the step (c).
(E) a step of performing the step (c) again under a condition in which the first tension is reduced when the first semiconductor chip has failed to be peeled from the adhesive tape in the step (d).
(F) After the first semiconductor chip is peeled from the adhesive tape, the lower surface of the first semiconductor chip is attached to the chip mounting region while the upper surface of the first semiconductor chip is sucked and held by the suction collet. Die bonding process.

7.本発明による半導体装置の製造方法は、以下の工程を含む:
(a)主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
(b)前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
(c)前記複数の半導体チップが貼付された前記粘着テープの粘着面に対して水平方向の第1の張力を加えつつ、前記複数の半導体チップのうち前記粘着テープからの剥離対象となる第1の半導体チップを突き上げ治具によって前記粘着テープの裏面から第1の振幅の縦振動を加えつつ突き上げ、前記第1の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第1の半導体チップを前記粘着テープから剥離する工程、
(d)前記第1の半導体チップが前記粘着テープから剥離した後、前記第1の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第1の半導体チップの下面をチップ実装領域にダイボンディングする工程。
7). A method for manufacturing a semiconductor device according to the present invention includes the following steps:
(A) a step of preparing a semiconductor wafer in which a main surface is divided into a plurality of chip regions by divided regions, an integrated circuit is formed in each of the chip regions, and an adhesive tape is attached to the back surface;
(B) cutting the semiconductor wafer along the divided region and dividing it into a plurality of semiconductor chips, and holding the plurality of semiconductor chips with the adhesive tape;
(C) A first target to be peeled from the adhesive tape among the plurality of semiconductor chips while applying a first horizontal tension to the adhesive surface of the adhesive tape to which the plurality of semiconductor chips are attached. The semiconductor chip is pushed up from the back surface of the adhesive tape by a pushing jig while applying a vertical vibration of the first amplitude, and the upper surface of the first semiconductor chip is sucked and held by a suction collet, whereby the first semiconductor A step of peeling the chip from the adhesive tape;
(D) After the first semiconductor chip is peeled from the adhesive tape, the lower surface of the first semiconductor chip is attached to the chip mounting region while the upper surface of the first semiconductor chip is sucked and held by the suction collet. Die bonding process.

ここで、前記突き上げ治具は、その内部において前記第1の半導体チップの前記下面の中央に対向する位置に空隙が設けられている。   Here, the push-up jig is provided with a gap at a position facing the center of the lower surface of the first semiconductor chip.

8.本発明による半導体装置の製造方法は、以下の工程を含む:
(a)主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面に粘着テープが貼付された半導体ウエハを用意する工程、
(b)前記分割領域に沿って前記半導体ウエハを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
(c)1枚以上の実装基板を収容し、前記実装基板の出し入れができる開口部を備えた収容治具を用意する工程、
(d)前記収容治具を寸法測定位置に配置し、前記開口部と水平な第3の方向における前記収容治具の第1の幅を測定し、基準値と前記第1の幅との第1の差を求める工程、
(e)前記第1の差だけ前記第3方向での移動距離を補正して前記収容治具を実装基板取り出し位置へ移動する工程、
(f)前記(e)工程後、1枚の前記実装基板を前記収容治具から取り出し、前記収容治具の前記開口部と対向し前記第3の方向と直交する第4の方向に延在する搬送軌道に沿ってチップ実装位置まで搬送する工程、
(g)前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる第1の半導体チップの上面を吸着コレットで吸着および保持することにより、前記第1の半導体チップを前記粘着テープから剥離する工程、
(h)前記(g)工程後、前記第1の半導体チップの前記上面を前記吸着コレットで吸着および保持しつつ、前記第1の半導体チップの下面を前記チップ実装位置に配置された前記実装基板のチップ実装領域にダイボンディングする工程。
8). A method for manufacturing a semiconductor device according to the present invention includes the following steps:
(A) a step of preparing a semiconductor wafer in which a main surface is divided into a plurality of chip regions by divided regions, an integrated circuit is formed in each of the chip regions, and an adhesive tape is attached to the back surface;
(B) cutting the semiconductor wafer along the divided region and dividing it into a plurality of semiconductor chips, and holding the plurality of semiconductor chips with the adhesive tape;
(C) The process of preparing the accommodation jig | tool provided with the opening part which accommodates one or more mounting substrates, and can take in and out the said mounting substrate,
(D) The housing jig is arranged at a dimension measurement position, a first width of the housing jig in a third direction horizontal to the opening is measured, and a first value between a reference value and the first width is measured. A step of obtaining a difference of 1;
(E) correcting the movement distance in the third direction by the first difference and moving the housing jig to the mounting board removal position;
(F) After the step (e), the one mounting board is taken out from the housing jig, and extends in a fourth direction that faces the opening of the housing jig and is orthogonal to the third direction. A process of transporting to a chip mounting position along a transporting track,
(G) Of the plurality of semiconductor chips held by the adhesive tape, the upper surface of the first semiconductor chip to be peeled off from the adhesive tape is adsorbed and held by an adsorption collet, whereby the first semiconductor A step of peeling the chip from the adhesive tape;
(H) After the step (g), the mounting substrate in which the lower surface of the first semiconductor chip is disposed at the chip mounting position while the upper surface of the first semiconductor chip is sucked and held by the suction collet. The process of die bonding to the chip mounting area.

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
(1)半導体チップを配線基板等の実装領域に実装する際に、半導体チップの反りおよび傾きを解消して実装を行うので、半導体チップと実装領域との間にボイドが生じてしまうことを防ぐことができる。それにより、半導体チップが実装領域から剥離してしまうことを防ぎ、確実に実装することができる。
(2)ダイシングテープ等の粘着テープに保持されている半導体チップを粘着テープから剥離してピックアップする際にピックアップミスが起こった場合において、突き上げ治具が粘着テープを突き上げる条件および粘着テープの引き伸ばし条件を変更してリトライ動作を行うので、剥離対象の半導体チップを粘着テープから剥離しやすくすることができる。
(3)1枚以上の配線基板を収容したマガジンを寸法のばらつきを考慮して配線基板の取り出し位置まで移送するので、配線基板をマガジンから取り出す際に配線基板が破損してしまうことを防ぐことができる。
Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
(1) When a semiconductor chip is mounted on a mounting area such as a wiring board, the semiconductor chip is mounted while eliminating the warp and inclination of the semiconductor chip, thereby preventing a void from being generated between the semiconductor chip and the mounting area. be able to. As a result, the semiconductor chip can be prevented from being peeled off from the mounting region, and can be reliably mounted.
(2) Conditions for picking up the adhesive tape by the push-up jig and conditions for stretching the adhesive tape when a pick-up error occurs when picking up the semiconductor chip held on the adhesive tape such as dicing tape from the adhesive tape Since the retry operation is performed with the change, the semiconductor chip to be peeled can be easily peeled from the adhesive tape.
(3) Since the magazine containing one or more wiring boards is transferred to the wiring board take-out position in consideration of dimensional variations, the wiring board is prevented from being damaged when the wiring board is taken out from the magazine. Can do.

本発明の実施の形態1である半導体装置の製造に用いる半導体チップの斜視図である。It is a perspective view of the semiconductor chip used for manufacture of the semiconductor device which is Embodiment 1 of this invention. 半導体ウエハの研削工程を示す側面図である。It is a side view which shows the grinding process of a semiconductor wafer. 半導体ウエハにダイシングテープを貼り付ける工程を示す側面図である。It is a side view which shows the process of affixing a dicing tape on a semiconductor wafer. 半導体ウエハのダイシング工程を示す側面図である。It is a side view which shows the dicing process of a semiconductor wafer. 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す平面図である。It is a top view which shows the state which fixed the semiconductor wafer and the dicing tape to the wafer ring, and has arrange | positioned the pressing plate above it and arrange | positioned the expand ring below. 半導体ウエハおよびダイシングテープをウエハリングに固定し、その上方に押さえ板を配置すると共に、下方にエキスパンドリングを配置した状態を示す断面図である。It is sectional drawing which shows the state which fixed the semiconductor wafer and the dicing tape to the wafer ring, has arrange | positioned the press plate above it, and has arrange | positioned the expand ring below. ダイシングテープおよびウエハリングを押さえ板とエキスパンドリングとで挟むことによってダイシングテープの張力を与えた状態を示す断面図である。It is sectional drawing which shows the state which gave the tension | tensile_strength of the dicing tape by pinching | interposing a dicing tape and a wafer ring with a pressing plate and an expand ring. ダイシングテープを貼り付けた半導体チップの剥離方法を説明するチップ剥離装置の要部断面図である。It is principal part sectional drawing of the chip | tip peeling apparatus explaining the peeling method of the semiconductor chip which affixed the dicing tape. チップ剥離装置の吸着駒を示す断面図である。It is sectional drawing which shows the adsorption | suction piece of a chip | tip peeling apparatus. 吸着駒の上面近傍の拡大断面図である。It is an expanded sectional view near the upper surface of a suction piece. 吸着駒の上面近傍の拡大斜視図である。It is an expansion perspective view of the upper surface vicinity of an adsorption | suction piece. 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。It is an expanded sectional view of the upper surface vicinity of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。It is an expanded sectional view of the upper surface vicinity of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。It is an expanded sectional view of the upper surface vicinity of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。It is an expansion perspective view of the upper surface vicinity of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 半導体チップの剥離方法を説明する吸着駒の断面図である。It is sectional drawing of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。It is an expanded sectional view of the upper surface vicinity of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。It is an expansion perspective view of the upper surface vicinity of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 半導体チップの剥離方法を説明する吸着駒の断面図である。It is sectional drawing of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。It is an expanded sectional view of the upper surface vicinity of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大斜視図である。It is an expansion perspective view of the upper surface vicinity of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 半導体チップの剥離方法を説明する吸着駒の断面図である。It is sectional drawing of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。It is an expanded sectional view of the upper surface vicinity of the adsorption | suction piece explaining the peeling method of a semiconductor chip. 吸着コレットに吸着された半導体チップの反りを説明する要部断面図である。It is principal part sectional drawing explaining the curvature of the semiconductor chip adsorbed by the adsorption collet. 図24に示した吸着コレットの吸着面を示す平面図である。It is a top view which shows the adsorption | suction surface of the adsorption collet shown in FIG. 吸着コレットに吸着された半導体チップの反りを説明する要部断面図である。It is principal part sectional drawing explaining the curvature of the semiconductor chip adsorbed by the adsorption collet. 図26に示した吸着コレットの吸着面を示す平面図である。It is a top view which shows the adsorption | suction surface of the adsorption collet shown in FIG. 半導体チップと配線基板との間に形成されたボイドを説明する要部断面図である。It is principal part sectional drawing explaining the void formed between the semiconductor chip and the wiring board. 吸着コレットに減圧力を供給する真空供給ラインの一例を示す説明図である。It is explanatory drawing which shows an example of the vacuum supply line which supplies decompression force to an adsorption | suction collet. 吸着コレットに減圧力を供給する真空供給ラインの一例を示す説明図である。It is explanatory drawing which shows an example of the vacuum supply line which supplies decompression force to an adsorption | suction collet. 半導体チップのペレット付け工程を示す配線基板の断面図である。It is sectional drawing of the wiring board which shows the pelletizing process of a semiconductor chip. 半導体チップの積層およびワイヤボンディング工程を示す配線基板の断面図である。It is sectional drawing of the wiring board which shows the lamination | stacking of a semiconductor chip, and a wire bonding process. 半導体チップの樹脂封止工程を示す配線基板の断面図である。It is sectional drawing of the wiring board which shows the resin sealing process of a semiconductor chip. 本発明の実施の形態2である半導体装置の製造に用いる吸着コレットに減圧力を供給する真空供給ラインの一例を示す説明図である。It is explanatory drawing which shows an example of the vacuum supply line which supplies decompression force to the adsorption collet used for manufacture of the semiconductor device which is Embodiment 2 of this invention. 本発明の実施の形態3である半導体装置の製造工程中における半導体チップの仮圧着工程で用いるボンディングステージの要部斜視図である。It is a principal part perspective view of the bonding stage used at the temporary crimping | compression-bonding process of the semiconductor chip in the manufacturing process of the semiconductor device which is Embodiment 3 of this invention. 図35に示したボンディングステージ上に配線基板および半導体チップを配置した状態を示す要部斜視図である。FIG. 36 is a main part perspective view showing a state in which a wiring board and a semiconductor chip are arranged on the bonding stage shown in FIG. 35; 図35に示したボンディングステージ上に配置されたチップを拡大して示した平面図である。FIG. 36 is an enlarged plan view showing a chip disposed on the bonding stage shown in FIG. 35. 図35に示したボンディングステージ上に配線基板およびチップが配置された状況下でのボンディングステージが備える突起付近を拡大して示した要部断面図である。FIG. 36 is an essential part cross-sectional view showing, in an enlarged manner, a vicinity of a protrusion provided in the bonding stage in a state where a wiring board and a chip are arranged on the bonding stage shown in FIG. 35. 本発明の実施の形態4である半導体装置の製造に用いる吸着コレットの構造を説明する要部断面図である。It is principal part sectional drawing explaining the structure of the adsorption collet used for manufacture of the semiconductor device which is Embodiment 4 of this invention. 本発明の実施の形態4である半導体装置の製造に用いる吸着コレットの構造を説明する要部断面図である。It is principal part sectional drawing explaining the structure of the adsorption collet used for manufacture of the semiconductor device which is Embodiment 4 of this invention. 本発明の実施の形態5である半導体装置の製造に用いる吸着コレットの構造を説明する平面図である。It is a top view explaining the structure of the adsorption collet used for manufacture of the semiconductor device which is Embodiment 5 of this invention. 本発明の実施の形態5である半導体装置の製造に用いる吸着コレットの構造を説明する要部断面図である。It is principal part sectional drawing explaining the structure of the adsorption | suction collet used for manufacture of the semiconductor device which is Embodiment 5 of this invention. 本発明の実施の形態5である半導体装置の製造に用いる吸着コレットの構造を説明する要部断面図である。It is principal part sectional drawing explaining the structure of the adsorption | suction collet used for manufacture of the semiconductor device which is Embodiment 5 of this invention. 突き上げピンを用いた場合の半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。It is an expanded sectional view of the upper surface vicinity of the adsorption | suction piece explaining the peeling method of the semiconductor chip at the time of using a push-up pin. 超音波を発するホーンを用いた場合の半導体チップの剥離方法を説明する吸着駒の上面近傍の拡大断面図である。It is an expanded sectional view of the upper surface vicinity of the adsorption | suction piece explaining the peeling method of the semiconductor chip at the time of using the horn which emits an ultrasonic wave. 本発明の実施の形態6である半導体装置の製造工程において、ダイシングテープからのチップのピックアップミスが起こった場合の対処方法を示すフローチャートである。14 is a flowchart showing a method for coping with a chip pickup error from a dicing tape in the manufacturing process of a semiconductor device according to a sixth embodiment of the present invention. 本発明の実施の形態7である半導体装置の製造工程において、ダイシングテープからのチップのピックアップミスが起こった場合の対処方法を示す要部フローチャートである。FIG. 16 is a main part flowchart showing a coping method when a chip pick-up mistake from a dicing tape occurs in a semiconductor device manufacturing process according to a seventh embodiment of the present invention; 本発明の実施の形態8である半導体装置の製造に用いるホーンの要部断面図である。It is principal part sectional drawing of the horn used for manufacture of the semiconductor device which is Embodiment 8 of this invention. 図48に示したホーンの先端部を示す平面図である。It is a top view which shows the front-end | tip part of the horn shown in FIG. 図48および図49に示したホーンの先端部と剥離対象のチップとの大きさを比較した平面図である。It is the top view which compared the magnitude | size of the front-end | tip part of the horn shown to FIG. 48 and FIG. 49, and the chip | tip of peeling object. 本発明の実施の形態9である半導体装置の製造に用いるホーンの要部断面図である。It is principal part sectional drawing of the horn used for manufacture of the semiconductor device which is Embodiment 9 of this invention. 図51に示したホーンの先端部を示す平面図である。It is a top view which shows the front-end | tip part of the horn shown in FIG. 図51および図52に示したホーンの先端部と剥離対象のチップとの大きさを比較した平面図である。FIG. 53 is a plan view comparing the sizes of the tip of the horn shown in FIGS. 51 and 52 and the chip to be peeled off. 本発明の実施の形態10である半導体装置の製造に用いるマガジンの寸法測定治具の上面図である。It is a top view of the dimension measuring jig of the magazine used for manufacture of the semiconductor device which is Embodiment 10 of this invention. 本発明の実施の形態10である半導体装置の製造に用いるマガジンの寸法測定治具の側面図である。It is a side view of the dimension measuring jig of the magazine used for manufacture of the semiconductor device which is Embodiment 10 of this invention. 本発明の実施の形態10である半導体装置の製造に用いるマガジンの側面図である。It is a side view of the magazine used for manufacture of the semiconductor device which is Embodiment 10 of this invention. 本発明の実施の形態10である半導体装置の製造に用いるマガジンの寸法を測定し、マガジンの寸法のばらつき分を考慮してマガジンを配線基板の取り出し位置まで移動するまでの工程を示したフローチャートである。FIG. 15 is a flowchart showing a process from measuring a dimension of a magazine used for manufacturing a semiconductor device according to a tenth embodiment of the present invention to moving the magazine to a wiring board take-out position in consideration of a variation in the dimension of the magazine. is there. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。FIG. 58 is a top view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。FIG. 58 is a top view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。FIG. 58 is a top view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。FIG. 58 is a top view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。FIG. 58 is a top view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。FIG. 58 is a top view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の上面図である。FIG. 58 is a top view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 図57に示したフローチャートの工程の詳細を説明するマガジンの寸法測定治具の側面図である。FIG. 58 is a side view of a magazine dimension measuring jig for explaining details of steps in the flowchart shown in FIG. 57. 本発明の実施の形態11である半導体装置の製造に用いるマガジンの寸法を測定し、マガジンの寸法のばらつき分を考慮してマガジンを配線基板の取り出し位置まで移動するまでの工程を示したフローチャートである。FIG. 15 is a flowchart showing a process from measuring a dimension of a magazine used for manufacturing a semiconductor device according to an eleventh embodiment of the present invention to moving the magazine to a wiring board take-out position in consideration of a variation in the dimension of the magazine. is there.

本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。   Before describing the present invention in detail, the meaning of terms in the present application will be described as follows.

ウエハとは、半導体素子または集積回路の製造に用いる単結晶シリコン基板(一般にほぼ平面円形状)、SOI(Silicon On Insulator)基板、エピタキシャル基板、サファイア基板、ガラス基板、その他の絶縁、反絶縁または半導体基板等並びにそれらの複合的基板をいう。また、本願において半導体装置というときは、シリコンウエハやサファイア基板等の半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、TFT(Thin Film Transistor)およびSTN(Super-Twisted-Nematic)液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。   A wafer is a single crystal silicon substrate (generally a substantially planar circular shape), SOI (Silicon On Insulator) substrate, epitaxial substrate, sapphire substrate, glass substrate, other insulation, anti-insulation or semiconductor used in the manufacture of semiconductor elements or integrated circuits. A board | substrate etc. and those composite board | substrates are said. In addition, the term “semiconductor device” as used herein refers not only to a semiconductor device such as a silicon wafer or a sapphire substrate or an insulator substrate, but particularly to a TFT (Thin Film Transistor) and unless otherwise specified. It also includes those made on other insulating substrates such as glass such as STN (Super-Twisted-Nematic) liquid crystal.

デバイス面もしくは素子形成面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面をいう。   The device surface or element formation surface is a main surface of a wafer on which a device pattern corresponding to a plurality of chip regions is formed by lithography.

コレットとは、ダイシング等によりウエハを個々のチップに分割した後で、1個ずつチップを移送するために使用する吸着保持具をいう。   The collet is a suction holder used to transfer chips one by one after dividing the wafer into individual chips by dicing or the like.

チップ突き上げとは、ウエハを個々のチップに分割した後、チップを個々に分離吸着して移送する際に、ウエハの裏面に貼付されていた粘着テープ越しにチップを裏面側から針状のピン等で突き上げることをいう。   Chip push-up means that when a wafer is divided into individual chips and then separated and adsorbed and transferred, the chip is moved from the back surface to the needle-like pins through the adhesive tape attached to the back surface of the wafer. It means pushing up.

マガジンとは、チップが実装される実装基板等を供給および収納するための容器をいい、ダイボンディング、ワイヤボンディングおよび樹脂封止等の各工程が行われる装置のローダおよびアンローダに搭載される。   The magazine refers to a container for supplying and storing a mounting substrate on which chips are mounted, and is mounted on a loader and an unloader of an apparatus in which each process such as die bonding, wire bonding, and resin sealing is performed.

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。   In the following embodiments, when it is necessary for the sake of convenience, the description will be divided into a plurality of sections or embodiments. However, unless otherwise specified, they are not irrelevant to each other. There are some or all of the modifications, details, supplementary explanations, and the like.

また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。   Further, in the following embodiments, when referring to the number of elements (including the number, numerical value, quantity, range, etc.), especially when clearly indicated and when clearly limited to a specific number in principle, etc. Except, it is not limited to the specific number, and may be more or less than the specific number.

さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、実施例等において構成要素等について、「Aからなる」、「Aよりなる」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。   Further, in the following embodiments, the constituent elements (including element steps and the like) are not necessarily indispensable unless otherwise specified and apparently essential in principle. Needless to say. In addition, when referring to the constituent elements in the embodiments, etc., “consisting of A” and “consisting of A” do not exclude other elements unless specifically stated that only the elements are included. Needless to say.

同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。   Similarly, in the following embodiments, when referring to the shapes, positional relationships, etc. of the components, etc., the shapes are substantially the same unless otherwise specified, or otherwise apparent in principle. And the like are included. The same applies to the above numerical values and ranges.

また、材料等について言及するときは、特にそうでない旨明記したとき、または、原理的または状況的にそうでないときを除き、特定した材料は主要な材料であって、副次的要素、添加物、付加要素等を排除するものではない。たとえば、シリコン部材は特に明示した場合等を除き、純粋なシリコンの場合だけでなく、添加不純物、シリコンを主要な要素とする2元、3元等の合金(たとえばSiGe)等を含むものとする。   In addition, when referring to materials, etc., unless specified otherwise, or in principle or not in principle, the specified material is the main material, and includes secondary elements, additives It does not exclude additional elements. For example, unless otherwise specified, the silicon member includes not only pure silicon but also an additive impurity, a binary or ternary alloy (for example, SiGe) having silicon as a main element.

また、本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。   In addition, components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiments, and the repetitive description thereof will be omitted.

また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために部分的にハッチングを付す場合がある。   In the drawings used in the present embodiment, even a plan view may be partially hatched to make the drawings easy to see.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(実施の形態1)
本実施の形態1は、配線基板上にチップを実装する半導体パッケージの製造に適用したものであり、その製造方法を図1〜図33を用いて工程順に説明する。
(Embodiment 1)
The first embodiment is applied to the manufacture of a semiconductor package in which a chip is mounted on a wiring board, and the manufacturing method will be described in the order of steps with reference to FIGS.

まず、図1に示すような単結晶シリコンからなるウエハ1Wの主面に集積回路を形成した後、格子状のスクライブライン(分割領域)によって区画された複数のチップ形成領域(チップ領域)1CAのそれぞれに形成された集積回路の電気試験を行い、その良否を判定する。本実施の形態1で使用するウエハ1Wのチップ形成領域1CAは、たとえば縦と横の長さが等しい正方形の平面形状を有している。   First, after forming an integrated circuit on the main surface of a wafer 1W made of single crystal silicon as shown in FIG. 1, a plurality of chip formation regions (chip regions) 1CA partitioned by lattice-like scribe lines (divided regions) are formed. An electrical test is performed on each integrated circuit formed to determine whether it is good or bad. Chip formation region 1CA of wafer 1W used in the first embodiment has, for example, a square planar shape having the same vertical and horizontal lengths.

次に、図2に示すように、ウエハ1Wの集積回路形成面(図の下面側)に集積回路保護用のバックグラインドテープ3を貼り付ける。そして、この状態でウエハ1Wの裏面(図の上面側)をグラインダで研削し、続いて、この研削によって生じた裏面のダメージ層を、ウエットエッチング、ドライポリッシング、プラズマエッチングなどの方法によって除去することにより、ウエハ1Wの厚さを100μm以下、たとえば50μm〜90μm程度まで薄くする。前記ウエットエッチング、ドライポリッシング、プラズマエッチングなどの処理方法は、ウエハの厚さ方向に進行する処理速度が、グラインダによる研削の速度に比べて遅い反面、ウエハ内部に与えるダメージがグラインダによる研削に比較して小さいだけでなく、グラインダによる研削で発生したウエハ内部のダメージ層を除去することができ、ウエハ1Wおよびチップが割れにくくなるという効果がある。   Next, as shown in FIG. 2, a back grind tape 3 for protecting the integrated circuit is attached to the integrated circuit forming surface (the lower surface in the drawing) of the wafer 1W. Then, in this state, the back surface (upper surface side in the figure) of the wafer 1W is ground with a grinder, and subsequently, the damaged layer on the back surface caused by this grinding is removed by a method such as wet etching, dry polishing, plasma etching or the like. Thus, the thickness of the wafer 1W is reduced to 100 μm or less, for example, about 50 μm to 90 μm. The processing methods such as wet etching, dry polishing, and plasma etching are slower in processing speed in the wafer thickness direction than grinding speed by the grinder, but the damage to the wafer is compared with grinding by the grinder. In addition, the damage layer inside the wafer generated by grinding by the grinder can be removed, and there is an effect that the wafer 1W and the chip are hardly broken.

次に、バックグラインドテープ3を除去した後、図3に示すように、ウエハ1Wの裏面(集積回路形成面の反対側の面)にチップを配線基板へ実装する際の接着剤となるDAF(図示は省略)を貼付し、さらにそのDAF上にダイシングテープ(粘着テープ)4を貼り付け、この状態でダイシングテープ4の周辺部をウエハリング5に固定する。ダイシングテープ4に前もってDAFが貼付されているものにウエハ1Wを貼り付ける方法を用いることも多い。ダイシングテープ4は、ポリオレフィン(PO)、ポリ塩化ビニル(PVC)、ポリエチレンテレフタレート(PET)などからなるテープ基材の表面に粘着剤を塗布して粘着性(tackness)を持たせた円形に裁断したものでUV硬化型粘着剤を使用している場合も多い。   Next, after the back grind tape 3 is removed, as shown in FIG. 3, the DAF (adhesive for mounting the chip on the wiring substrate on the back surface of the wafer 1W (the surface opposite to the integrated circuit formation surface) ( A dicing tape (adhesive tape) 4 is affixed on the DAF, and the peripheral portion of the dicing tape 4 is fixed to the wafer ring 5 in this state. In many cases, a method in which the wafer 1W is attached to the dicing tape 4 to which the DAF has been attached in advance is used. The dicing tape 4 was cut into a circular shape having a tackiness by applying an adhesive to the surface of a tape substrate made of polyolefin (PO), polyvinyl chloride (PVC), polyethylene terephthalate (PET), or the like. In many cases, UV curable adhesives are used.

次に、図4に示すように、ダイシングブレード6を使ってウエハ1Wをダイシングすることにより、前記複数のチップ形成領域1CAのそれぞれを正方形のチップ1Cに分割する。この時、分割されたそれぞれのチップ1Cを円形のダイシングテープ4上に残しておく必要があるので、ダイシングテープ4は、その厚さ方向に数十μmのみ切り込む。なお、ダイシングテープ4としてUV硬化型粘着テープを使用した場合は、以下で説明するチップ1Cの剥離工程に先立ってダイシングテープ4に紫外線を照射し、粘着剤の粘着力を低下させておく。   Next, as shown in FIG. 4, the wafer 1W is diced by using a dicing blade 6 to divide each of the plurality of chip formation regions 1CA into square chips 1C. At this time, since it is necessary to leave the divided chips 1C on the circular dicing tape 4, the dicing tape 4 is cut by only several tens of μm in the thickness direction. When a UV curable adhesive tape is used as the dicing tape 4, the dicing tape 4 is irradiated with ultraviolet rays prior to the chip 1C peeling process described below to reduce the adhesive strength of the adhesive.

次に、図5(平面図)および図6(断面図)に示すように、ウエハリング5に固定したダイシングテープ4の上方に押さえ板7を配置すると共に、下方にエキスパンドリング8を配置する。そして、図7に示すように、ウエハリング5の上面に押さえ板7を押し付けると同時に、ダイシングテープ4の裏面の周辺部をエキスパンドリング8で上方に押し上げる。このようにすると、ダイシングテープ4(の粘着面)は、その中心部から周辺部に向かう強い張力(第1の張力)を受けるので、水平方向に弛みなく引き伸ばされる。   Next, as shown in FIG. 5 (plan view) and FIG. 6 (cross-sectional view), the pressing plate 7 is disposed above the dicing tape 4 fixed to the wafer ring 5, and the expanding ring 8 is disposed below. Then, as shown in FIG. 7, the pressing plate 7 is pressed against the upper surface of the wafer ring 5, and at the same time, the peripheral portion of the back surface of the dicing tape 4 is pushed upward by the expanding ring 8. If it does in this way, since the dicing tape 4 (adhesive surface) receives the strong tension | tensile_strength (1st tension | tensile_strength) which goes to the periphery from the center part, it is extended without slack in the horizontal direction.

次に、この状態でエキスパンドリング8を図8に示すチップ剥離装置100のステージ101上に位置決めし、水平に保持する。このステージ101の中央には、駆動機構(図示は省略)によって水平方向および上下方向に移動する吸着駒102が配置されている。ダイシングテープ4は、その裏面が吸着駒102の上面と対向するように保持される。   Next, in this state, the expand ring 8 is positioned on the stage 101 of the chip peeling apparatus 100 shown in FIG. 8 and held horizontally. At the center of the stage 101, a suction piece 102 that is moved horizontally and vertically by a drive mechanism (not shown) is disposed. The dicing tape 4 is held such that the back surface thereof faces the upper surface of the suction piece 102.

図9は吸着駒102の断面図、図10は吸着駒102の上面近傍の拡大断面図、図11は吸着駒102の上面近傍の拡大斜視図である。   9 is a cross-sectional view of the suction piece 102, FIG. 10 is an enlarged cross-sectional view of the vicinity of the upper surface of the suction piece 102, and FIG. 11 is an enlarged perspective view of the vicinity of the upper surface of the suction piece 102.

吸着駒102の上面の周辺部には、複数の吸引口103と、同心円状に形成された複数の溝104とが設けられている。溝104を設けずに吸引口103を全体に多く配置してもかまわない。吸引口103および溝104のそれぞれの内部は、吸着駒102を上昇させてその上面をダイシングテープ4の裏面に接触させる際、吸引機構(図示は省略)によって−90kPa〜−60kPaの吸引力で減圧される。このとき、ダイシングテープ4の裏面が下方に吸引され、吸着駒102の上面と密着する。   A plurality of suction ports 103 and a plurality of grooves 104 formed concentrically are provided on the periphery of the upper surface of the suction piece 102. Many suction ports 103 may be arranged on the whole without providing the grooves 104. The inside of each of the suction port 103 and the groove 104 is depressurized with a suction force of −90 kPa to −60 kPa by a suction mechanism (not shown) when the suction piece 102 is raised and its upper surface is brought into contact with the back surface of the dicing tape 4. Is done. At this time, the back surface of the dicing tape 4 is sucked downward and comes into close contact with the upper surface of the suction piece 102.

なお、ダイシングテープ4を下方に吸引する際、上記溝104の幅や深さが大きいと、剥離の対象となるチップ1Cに隣接するチップ1Cの下方のダイシングテープ4が溝104に吸引された際、隣接するチップ1Cとその下方のダイシングテープ4との界面が溝104の上部領域で剥離することがある。特に、比較的粘着力が弱い粘着剤を使用したダイシングテープ4では、このような剥離が生じ易い。このような現象が発生すると、剥離の対象となるチップ(第1の半導体チップ)1Cをダイシングテープ4から剥がしている作業中に、隣接するチップ1Cがダイシングテープ4から脱落してしまうことがあるので、好ましくない。そこで、このような現象が発生するのを防ぐには、上記溝104の幅や深さをできるだけ小さくし、隣接するチップ1Cの下方のダイシングテープ4と吸着駒102の上面との間にできるだけ隙間が生じないようにすることが有効である。   When the dicing tape 4 is sucked downward, if the groove 104 has a large width or depth, the dicing tape 4 below the chip 1C adjacent to the chip 1C to be peeled is sucked into the groove 104. The interface between the adjacent chip 1 </ b> C and the dicing tape 4 below the chip 1 </ b> C may peel off in the upper region of the groove 104. In particular, in the dicing tape 4 using an adhesive having a relatively weak adhesive force, such peeling is likely to occur. When such a phenomenon occurs, the adjacent chip 1C may fall off the dicing tape 4 during the operation of peeling the chip (first semiconductor chip) 1C to be peeled off from the dicing tape 4. Therefore, it is not preferable. Therefore, in order to prevent such a phenomenon from occurring, the width and depth of the groove 104 are made as small as possible, and a gap as much as possible is provided between the dicing tape 4 below the adjacent chip 1C and the upper surface of the suction piece 102. It is effective to prevent this from occurring.

吸着駒102の中心部には、ダイシングテープ4を上方に突き上げる第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cが組み込まれている。直径が最も大きい第1のブロック110Aの内側に、それよりも径の小さい第2のブロック110Bが配置され、さらにその内側に最も径の小さい第3のブロック110Cが配置されている。後述するように、3個の第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cは、外側の第1のブロック110Aと中間の第2のブロック110Bとの間に介在する第1の圧縮コイルばね111A、第2の中間のブロック110Bと内側の第3のブロック110Cとの間に介在し、上記第1の圧縮コイルばね111Aよりもばね定数の大きい第2の圧縮コイルばね111B、および第3のブロック110C
に連結され、図示しない駆動機構によって上下動するプッシャ112と連動して上下動するようになっている。
A first block 110 </ b> A, a second block 110 </ b> B, and a third block 110 </ b> C that push up the dicing tape 4 upward are incorporated in the central portion of the suction piece 102. A second block 110B having a smaller diameter is disposed inside the first block 110A having the largest diameter, and a third block 110C having the smallest diameter is disposed further inside. As will be described later, the three first blocks 110A, the second block 110B, and the third block 110C are interposed between the outer first block 110A and the intermediate second block 110B. The second compression coil spring 111B, which is interposed between the second intermediate block 110B and the inner third block 110C and has a larger spring constant than the first compression coil spring 111A, And the third block 110C
And is moved up and down in conjunction with a pusher 112 that moves up and down by a drive mechanism (not shown).

上記3個の第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cのうち、最も径の大きい外側の第1のブロック110Aは、剥離の対象となるチップ1よりも一回り(たとえば0.5mm〜3mm程度)径の小さいものを使用するとよい。たとえば、チップ1Cが正方形である場合には、それよりも一回り小さい正方形とすることが望ましい。また、チップ1Cが長方形である場合には、それよりも一回り小さい長方形とすることが望ましい。これにより、第1のブロック110Aの上面の外周となる角部がチップ1Cの外縁よりもわずかに内側に位置するようになるので、チップ1Cとダイシングテープ4とが剥離する際の起点となる箇所(チップ1Cの最外周部)に両者を剥離させる力を集中させることができる。   Of the three first blocks 110A, second block 110B, and third block 110C, the outermost first block 110A having the largest diameter is slightly more than the chip 1 to be peeled (for example, It is preferable to use one having a small diameter (about 0.5 mm to 3 mm). For example, when the chip 1C is a square, it is desirable to make it a square that is slightly smaller than that. In addition, when the chip 1C is rectangular, it is desirable that the chip 1C be a rectangle that is slightly smaller than that. As a result, the corner portion, which is the outer periphery of the upper surface of the first block 110A, is positioned slightly inside the outer edge of the chip 1C, so that the location that becomes the starting point when the chip 1C and the dicing tape 4 are peeled off It is possible to concentrate the force for separating both of them on the outermost peripheral portion of the chip 1C.

また、第1のブロック110Aの上面は、ダイシングテープ4との接触面積を確保するために、平坦な面または大きな局率半径を有する面にすることが望ましい。第1のブロック110Aの上面とダイシングテープ4との接触面積が小さい場合は、第1のブロック110Aの上面によって下から支えられるチップ1Cの周辺部に大きな曲げ応力が集中するので、チップ1Cの周辺部が割れる虞がある。   In addition, the upper surface of the first block 110A is desirably a flat surface or a surface having a large local radius in order to secure a contact area with the dicing tape 4. When the contact area between the upper surface of the first block 110A and the dicing tape 4 is small, a large bending stress is concentrated on the periphery of the chip 1C supported from below by the upper surface of the first block 110A. There is a risk of cracking.

上記第1のブロック110Aの内側に配置された中間の第2のブロック110Bは、第1のブロック110Aよりも1mm〜3mm程度小さい径を有している。また、この第2のブロック110Bよりもさらに内側に配置された最も径の小さい第3のブロック110Cは、中間の第2のブロック110Bよりもさらに1mm〜3mm程度小さい径を有している。本実施の形態1では、加工の容易さなどを考慮して、中間の第2のブロック110Bおよび内側の第3のブロック110Cのそれぞれの形状を円柱状にしたが、外側の第1のブロック110Aと同じく四角柱状あるいはそれに近い形状にしてもよい。3個の第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cのそれぞれの上面の高さは、初期状態(第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cの非動作時)においては互いに等しく、また吸着駒102の上面周辺部の高さとも等しくなっている。   The intermediate second block 110B disposed inside the first block 110A has a diameter that is smaller by about 1 mm to 3 mm than the first block 110A. In addition, the third block 110C having the smallest diameter disposed further inside than the second block 110B has a diameter that is further smaller by about 1 mm to 3 mm than the intermediate second block 110B. In the first embodiment, the shape of each of the intermediate second block 110B and the inner third block 110C is made cylindrical in consideration of the ease of processing, but the outer first block 110A. Similarly, it may be a quadrangular prism shape or a shape close thereto. The heights of the top surfaces of the three first blocks 110A, the second block 110B, and the third block 110C are in the initial state (the first block 110A, the second block 110B, and the third block 110C, respectively). In the non-operating state, they are equal to each other, and are also equal to the height of the periphery of the upper surface of the suction piece 102.

図10に拡大して示すように、吸着駒102の周辺部と外側の第1のブロック110Aとの間、および3個の第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cの間には、隙間(S)が設けられている。これらの隙間(S)の内部は、図示しない吸引機構によって減圧されるようになっており、吸着駒102の上面にダイシングテープ4の裏面が接触すると、ダイシングテープ4が下方に吸引され、第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cの上面と密着するようになっている。   As shown in an enlarged view in FIG. 10, between the periphery of the suction piece 102 and the outer first block 110A, and the three first blocks 110A, the second block 110B, and the third block 110C. A gap (S) is provided between them. The inside of these gaps (S) is depressurized by a suction mechanism (not shown). When the back surface of the dicing tape 4 comes into contact with the upper surface of the suction piece 102, the dicing tape 4 is sucked downward, and the first The block 110A, the second block 110B, and the third block 110C are in close contact with each other.

上記のような吸着駒102を備えたチップ剥離装置100を使ってチップ1Cをダイシングテープ4から剥離するには、まず、図12に示すように、剥離の対象となる1個のチップ1C(同図の中央部に位置するチップ1C)の真下に吸着駒102の中心部(第1のブロック110A、第2のブロック110Bおよび第3のブロック110C)を移動させると共に、このチップ1Cの上方に吸着コレット105を移動させる。移動機構(図示は省略)に支持された吸着コレット105の底面の中央部には、内部が減圧される吸着口106が設けられており、剥離の対象となる1個のチップ1Cのみを選択的に吸着、保持できるようになっている。   In order to peel the chip 1C from the dicing tape 4 using the chip peeling apparatus 100 having the suction piece 102 as described above, first, as shown in FIG. The central portion (first block 110A, second block 110B, and third block 110C) of the suction piece 102 is moved directly below the chip 1C located in the center of the figure, and suctioned above the chip 1C. The collet 105 is moved. At the center of the bottom surface of the suction collet 105 supported by a moving mechanism (not shown), a suction port 106 whose inside is decompressed is provided, and only one chip 1C to be peeled is selectively selected. It can be adsorbed and held on.

次に、図13に示すように、吸着駒102を上昇させてその上面をダイシングテープ4の裏面に接触させると共に、前述した吸引口103、溝104および隙間(S)の内部を減圧する。これにより、剥離の対象となるチップ1Cと接触しているダイシングテープ4が第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cの上面に密着する。また、このチップ1Cに隣接する他のチップ1Cと接触しているダイシングテープ4が吸着駒102の上面周辺部に密着する。なお、このとき、吸着駒102を僅かに(たとえば400μm程度)突き上げると、前述した押さえ板7とエキスパンドリング8によって水平方向の張力が加えられているダイシングテープ4に対して、さらに張力を加えることができるので、吸着駒102とダイシングテープ4をより確実に密着させることができる。   Next, as shown in FIG. 13, the suction piece 102 is raised and its upper surface is brought into contact with the back surface of the dicing tape 4, and the inside of the suction port 103, the groove 104 and the gap (S) described above is decompressed. As a result, the dicing tape 4 that is in contact with the chip 1C to be peeled adheres to the top surfaces of the first block 110A, the second block 110B, and the third block 110C. Further, the dicing tape 4 that is in contact with the other chip 1C adjacent to the chip 1C is in close contact with the periphery of the upper surface of the suction piece 102. At this time, if the suction piece 102 is pushed up slightly (for example, about 400 μm), further tension is applied to the dicing tape 4 to which the horizontal tension is applied by the pressing plate 7 and the expanding ring 8 described above. Therefore, the suction piece 102 and the dicing tape 4 can be more closely attached.

また、吸着駒102の上昇とほぼ同時に吸着コレット105を下降させ、吸着コレット105の底面を剥離の対象となるチップ1Cの上面に接触させてチップ1Cを80kPa程度の吸着力で吸着すると共に、チップ1Cを下方に軽く押さえ付ける。このように、吸着駒102を使ってダイシングテープ4を下方に吸引する際、吸着コレット105を使ってチップ1Cを上方に吸引すると、第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cの突き上げによるダイシングテープ4とチップ1Cの剥離を促進させることができる。   Further, the suction collet 105 is lowered almost simultaneously with the raising of the suction piece 102, the bottom surface of the suction collet 105 is brought into contact with the upper surface of the chip 1C to be peeled, and the chip 1C is sucked with a suction force of about 80 kPa. Lightly press 1C downward. Thus, when the chip 1C is sucked upward using the suction collet 105 when the dicing tape 4 is sucked downward using the suction piece 102, the first block 110A, the second block 110B, and the third block are sucked. Separation of the dicing tape 4 and the chip 1C by pushing up 110C can be promoted.

次に、図14に示すように、3個の第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cを同時に上方に突き上げてダイシングテープ4の裏面に上向きの荷重を加え、チップ1Cとダイシングテープ4とを押し上げる。また、この際、チップ1Cの裏面を、ダイシングテープ4を介して第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cの上面(接触面)で支え、チップ1Cにかかる曲げ応力を軽減するとともに、第1のブロック110Aの上面の外周(角部)を、チップ1Cの外周よりも内側に配置することにより、チップ1Cとダイシングテープ4の剥離起点となっている界面に剥離する応力を集中し、チップ1Cの周縁部をダイシングテープ4から効率的に剥離する。このとき、剥離の対象となるチップ1Cに隣接する他のチップ1Cの下方のダイシングテープ4を下方に吸引し、吸着駒102の上面周辺部に密着させておくことにより、チップ1Cの周縁部におけるダイシングテープ4の剥離を促進させることができる。図15は、このときの吸着駒102の上面近傍を示す拡大斜視図である(チップ1Cとダイシングテープ4の図示は省略)。   Next, as shown in FIG. 14, the three first blocks 110A, the second block 110B, and the third block 110C are pushed up simultaneously to apply an upward load to the back surface of the dicing tape 4, thereby forming the chip 1C. And the dicing tape 4 are pushed up. At this time, the back surface of the chip 1C is supported by the upper surfaces (contact surfaces) of the first block 110A, the second block 110B, and the third block 110C via the dicing tape 4, and bending stress applied to the chip 1C is applied. While reducing, the stress which peels to the interface used as the peeling start point of the chip | tip 1C and the dicing tape 4 by arrange | positioning the outer periphery (corner part) of the upper surface of 1st block 110A inside the outer periphery of the chip | tip 1C. The peripheral edge of the chip 1C is efficiently peeled from the dicing tape 4. At this time, the dicing tape 4 below the other chip 1C adjacent to the chip 1C to be peeled is sucked downward and brought into close contact with the periphery of the upper surface of the suction piece 102, so that the peripheral edge of the chip 1C The peeling of the dicing tape 4 can be promoted. FIG. 15 is an enlarged perspective view showing the vicinity of the upper surface of the suction piece 102 at this time (illustration of the chip 1C and the dicing tape 4 is omitted).

上記第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cの突き上げ量(ストローク)は、たとえば0.4mm程度であるが、剥離に必要な角度によってストロークを変更する場合もある。なお、ダイシングテープ4に塗布されている粘着剤は、製造元や品種によって粘着力に差がある。従って、チップ1Cのサイズが同じ場合でも、粘着力の大きい粘着剤を使用している場合には、突き上げ量を増やし、剥離の角度を確保する必要がある。   The push-up amount (stroke) of the first block 110A, the second block 110B, and the third block 110C is, for example, about 0.4 mm, but the stroke may be changed depending on the angle required for peeling. Note that the adhesive applied to the dicing tape 4 has a difference in adhesive strength depending on the manufacturer and product type. Therefore, even when the size of the chip 1C is the same, when a pressure-sensitive adhesive having a large adhesive force is used, it is necessary to increase the push-up amount and ensure the peeling angle.

また、第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cを上方に突き上げてチップ1Cの裏面に荷重を加える際は、チップ1Cの最外周部において、チップの外周と直交する方向への曲げ応力を、チップの外周と平行な方向への曲げ応力より小さくすることが望ましい。チップ1Cの最外周部は、前述したダイシングブレード6を使ってウエハ1Wをダイシングした際に生じた微細なクラックが残留している。そのため、第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cを上方に突き上げた際にチップ1Cの最外周部に、チップ1Cの外周と直交する方向に沿った強い曲げ応力が加わると、クラックが成長してチップ1Cが割れる虞がある。本実施の形態1では、チップ1Cのサイズより一回り小さい上面を有する第1のブロック110Aを使って、チップ1Cの最外周部より僅かに内側に均等な荷重を加えるので、上記のような問題を回避しつつ、チップ1Cの周縁部全体をダイシングテープ4から均等に剥離することができる。   Further, when the first block 110A, the second block 110B, and the third block 110C are pushed upward to apply a load to the back surface of the chip 1C, a direction orthogonal to the outer periphery of the chip is provided at the outermost peripheral portion of the chip 1C. It is desirable that the bending stress to be smaller than the bending stress in the direction parallel to the outer periphery of the chip. In the outermost peripheral portion of the chip 1C, fine cracks generated when the wafer 1W is diced using the dicing blade 6 described above remain. Therefore, when the first block 110A, the second block 110B, and the third block 110C are pushed upward, a strong bending stress is applied to the outermost peripheral portion of the chip 1C along the direction orthogonal to the outer periphery of the chip 1C. Then, cracks may grow and the chip 1C may break. In the first embodiment, the first block 110A having an upper surface that is slightly smaller than the size of the chip 1C is used to apply a uniform load slightly inward from the outermost peripheral portion of the chip 1C. The entire peripheral edge of the chip 1C can be evenly peeled from the dicing tape 4 while avoiding the above.

3個の第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cを同時に上方に突き上げるには、図16に示すように、プッシャ112を上方に押し上げることによって、プッシャ112に連結された内側の第3のブロック110Cを押し上げる。これにより、内側の第3のブロックブロック110Cと中間の第2のブロック110Bとの間に介在する圧縮コイルばね111Bのばね力によって中間の第2のブロック110Bが押し上げられ、さらに外側の第1のブロック110Aと中間の第2のブロック110Bとの間に介在する圧縮コイルばね111Aのばね力によって外側の第1のブロック110Aが押し上げられるので、3個の第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cが同時に押し上げられる。そして、外側の第1のブロック110Aの一部(図の矢印で示す面)が吸着駒102の周辺部と接触することによって、第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cの上昇が停止する。このとき、剥離の対象となるチップ1Cの大部分の領域は、3個の第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cの上面によって支えられており、第1のブロック110Aの上面の外周(角部)よりも外側の領域において、チップ1Cとダイシングテープ4との界面での剥離が効率的に進行する。   To push up the three first blocks 110A, the second block 110B, and the third block 110C at the same time, the pusher 112 is pushed upward to connect it to the pusher 112, as shown in FIG. The inner third block 110C is pushed up. Accordingly, the intermediate second block 110B is pushed up by the spring force of the compression coil spring 111B interposed between the inner third block block 110C and the intermediate second block 110B, and the outer first block 110B is further pushed up. Since the outer first block 110A is pushed up by the spring force of the compression coil spring 111A interposed between the block 110A and the intermediate second block 110B, the three first blocks 110A and the second block 110B And the third block 110C is pushed up simultaneously. Then, a part of the outer first block 110A (the surface indicated by the arrow in the figure) comes into contact with the peripheral portion of the suction piece 102, whereby the first block 110A, the second block 110B, and the third block 110C. Stops rising. At this time, most of the region of the chip 1C to be peeled is supported by the upper surfaces of the three first blocks 110A, the second block 110B, and the third block 110C, and the first block 110A. In the region outside the outer periphery (corner portion) of the upper surface of the chip, peeling at the interface between the chip 1C and the dicing tape 4 efficiently proceeds.

3個の第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cを同時に上方に突き上げる際は、ばね力が弱い圧縮コイルばね111Aが収縮しないような弱い力でプッシャ112がブロック110Cを押し上げる。このようにすると、外側の第1のブロック110Aの一部が吸着駒102の周辺部と接触した後に、中間の第2のブロック110Bと内側の第3のブロック110Cがさらに上方に突き上ることはない。   When the three first blocks 110A, the second block 110B, and the third block 110C are pushed upward simultaneously, the pusher 112 pushes the block 110C with a weak force such that the compression coil spring 111A having a weak spring force does not contract. Push up. In this way, after a part of the outer first block 110A comes into contact with the peripheral portion of the suction piece 102, the intermediate second block 110B and the inner third block 110C further protrude upward. Absent.

また、圧縮コイルばね111Aは、少なくともダイシングテープ4の張力に抗して第1のブロック110Aを持ち上げることができる程度のばね力を備えている必要がある。圧縮コイルばね111Aのばね力がダイシングテープ4の張力よりも小さい場合は、プッシャ112を押し上げても外側の第1のブロック110Aが持ち上がらないので、外側の第1のブロック110Aの上面によってチップ1Cを支えることができなくなる。この場合は、チップ1Cとダイシングテープ4との剥離起点に十分な応力を集中させることができないので、剥離速度の低下を招いたり、チップ1に過大な曲げ応力が加わってチップ1Cが割れてしまったりする問題を引き起こす可能性がある。   Further, the compression coil spring 111 </ b> A needs to have a spring force that can lift the first block 110 </ b> A against at least the tension of the dicing tape 4. When the spring force of the compression coil spring 111A is smaller than the tension of the dicing tape 4, the outer first block 110A does not lift up even if the pusher 112 is pushed up, so the chip 1C is lifted by the upper surface of the outer first block 110A. It becomes impossible to support. In this case, since sufficient stress cannot be concentrated on the separation starting point between the chip 1C and the dicing tape 4, the separation speed is reduced or the chip 1C is cracked due to excessive bending stress applied to the chip 1. It can cause problems.

次に、図17に示すように、中間の第2のブロック110Bと内側の第3のブロック110Cとを同時に上方に突き上げてダイシングテープ4を押し上げる。これにより、チップ1Cを支える第2のブロック110Bの上面の外周(角部)の位置が、第1のブロック110Aによって支えられていた状態に比較して、より内側に移るため、チップ1Cとダイシングテープ4との剥離が第2のブロック110Bの上面の外周より外側の領域からチップ1Cの中心方向へと進行する。図18は、このときの吸着駒102の上面近傍を示す拡大斜視図である(チップ1Cとダイシングテープ4の図示は省略)。   Next, as shown in FIG. 17, the middle second block 110 </ b> B and the inner third block 110 </ b> C are simultaneously pushed upward to push up the dicing tape 4. As a result, the position of the outer periphery (corner) on the upper surface of the second block 110B that supports the chip 1C moves further inward compared to the state supported by the first block 110A. The peeling from the tape 4 proceeds from the region outside the outer periphery of the upper surface of the second block 110B toward the center of the chip 1C. FIG. 18 is an enlarged perspective view showing the vicinity of the upper surface of the suction piece 102 at this time (illustration of the chip 1C and the dicing tape 4 is omitted).

2個の第2のブロック110Bおよび内側の第3のブロック110Cを同時に上方に突き上げるには、図19に示すように、プッシャ112を押し上げることによって、プッシャ112に連結された第3のブロック110Cをさらに押し上げる。このとき、圧縮コイルばね111Bのばね力によって中間の第2のブロック110Bが押し上げられるので、2個の第2のブロック110Bおよび内側の第3のブロック110Cが同時に押し上げられる。そして、中間の第2のブロック110Bの一部(図の矢印で示す面)が外側の第1のブロック110Aと接触した時点で第2のブロック110Bおよび内側の第3のブロック110Cの上昇が停止する。また、プッシャ112が第3のブロック110Cを押し上げる力は、ばね力が弱い圧縮コイルばね111Aは収縮するが、ばね力が強い圧縮コイルばね111Bは収縮しない大きさとする。これにより、中間のブロック110Bの一部が外側の第1のブロック110Aと接触した後、内側の第3のブロック110Cがさらに上方に突き上ることはない。   In order to push up the two second blocks 110B and the inner third block 110C at the same time, the pusher 112 is pushed up as shown in FIG. 19 to move the third block 110C connected to the pusher 112. Push it up further. At this time, since the intermediate second block 110B is pushed up by the spring force of the compression coil spring 111B, the two second blocks 110B and the inner third block 110C are pushed up simultaneously. Then, when a part of the intermediate second block 110B (the surface indicated by the arrow in the drawing) comes into contact with the outer first block 110A, the ascent of the second block 110B and the inner third block 110C stops. To do. The force by which the pusher 112 pushes up the third block 110C is such that the compression coil spring 111A having a weak spring force contracts but the compression coil spring 111B having a strong spring force does not contract. Thus, after a part of the intermediate block 110B comes into contact with the outer first block 110A, the inner third block 110C does not protrude further upward.

2個の第2のブロック110Bおよび内側の第3のブロック110Cを上方に突き上げる際には、チップ1Cとダイシングテープ4との剥離を促進させるために、第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cの隙間(S)の内部を減圧することによって、チップ1Cと接触しているダイシングテープ4を下方に吸引する。また、溝104の内部を減圧し、吸着駒102の上面周辺部に接するダイシングテープ4を吸着駒102の上面に密着させる(図17参照)。   When the two second blocks 110B and the inner third block 110C are pushed upward, the first block 110A and the second block 110B are used in order to promote the separation between the chip 1C and the dicing tape 4. And the inside of the gap (S) of the third block 110C is depressurized to suck down the dicing tape 4 that is in contact with the chip 1C. Further, the inside of the groove 104 is decompressed, and the dicing tape 4 in contact with the periphery of the upper surface of the suction piece 102 is brought into close contact with the upper surface of the suction piece 102 (see FIG. 17).

次に、図20に示すように、内側の第3のブロック110Cをさらに上方に突き上げてダイシングテープ4の裏面を押し上げ、第3のブロック110Cの上面でチップ1Cの裏面を支える。図21は、このときの吸着駒102の上面近傍を示す拡大斜視図である(チップ1Cとダイシングテープ4の図示は省略)。内側の第3のブロック110Cを上方に突き上げるには、図22に示すように、圧縮コイルばね111Bが収縮するような強い力で第3のブロック110Cを押し上げる。これにより、ダイシングテープ4と接触している第3のブロック110Cの上面の外周(角部)よりも外側の領域において、チップ1Cとダイシングテープ4との剥離が進行する。   Next, as shown in FIG. 20, the inner third block 110C is further pushed up to push up the back surface of the dicing tape 4, and the top surface of the third block 110C supports the back surface of the chip 1C. FIG. 21 is an enlarged perspective view showing the vicinity of the upper surface of the suction piece 102 at this time (illustration of the chip 1C and the dicing tape 4 is omitted). In order to push up the inner third block 110C upward, as shown in FIG. 22, the third block 110C is pushed up with a strong force such that the compression coil spring 111B contracts. As a result, the separation between the chip 1C and the dicing tape 4 proceeds in a region outside the outer periphery (corner) of the upper surface of the third block 110C in contact with the dicing tape 4.

続いて、図23に示すように、第3のブロック110Cを下方に引き下げると共に、吸着コレット105を上方に引き上げることにより、チップ1Cをダイシングテープ4から剥がす作業が完了する。   Subsequently, as shown in FIG. 23, the third block 110 </ b> C is pulled down and the suction collet 105 is pulled up to complete the work of peeling the chip 1 </ b> C from the dicing tape 4.

上記第3のブロック110Cの上面は、第3のブロック110Cを上方に突き上げた際、吸着コレット105の吸引力だけでチップ1Cがダイシングテープ4から剥がれる程度に面積を小さくしておく必要がある。第3のブロック110Cの上面の面積が大きいと、チップ1Cとダイシングテープ4との接触面積が大きくなり、両者の粘着力も大きくなるので、吸着コレット105がチップ1Cを吸引する力だけではチップ1Cをダイシングテープ4から剥がせない。   It is necessary to reduce the area of the upper surface of the third block 110C to such an extent that the chip 1C is peeled off from the dicing tape 4 only by the suction force of the suction collet 105 when the third block 110C is pushed upward. When the area of the upper surface of the third block 110C is large, the contact area between the chip 1C and the dicing tape 4 is increased, and the adhesive force between the two is also increased. The dicing tape 4 cannot be peeled off.

一方、第3のブロック110Cの上面の面積を小さくした場合は、第3のブロック110Cがダイシングテープ4の裏面を押し上げる際、チップ1Cの狭い領域(中央部分)に強い荷重が集中的に加わるので、極端な場合にはチップ1Cが割れる虞がある。そこで、ブロック110cを突き上げる際は、突き上げ速度を遅くしたり、第3のブロック110Cの上面がダイシングテープ4と接触している時間を短くしたり、第3のブロック110Cの突き上げ量(ストローク)を少なく(たとえば0.2mm〜0.4mm程度)したりすることによって、チップ1Cの狭い領域に強い荷重が加わらないようにすることが望ましい。   On the other hand, when the area of the upper surface of the third block 110C is reduced, when the third block 110C pushes up the back surface of the dicing tape 4, a strong load is intensively applied to a narrow region (center portion) of the chip 1C. In extreme cases, the chip 1C may break. Therefore, when pushing up the block 110c, the pushing speed is slowed, the time during which the upper surface of the third block 110C is in contact with the dicing tape 4 is shortened, or the pushing amount (stroke) of the third block 110C is set. It is desirable to prevent a strong load from being applied to the narrow region of the chip 1C by reducing the number (for example, about 0.2 mm to 0.4 mm).

また、吸着コレット105の吸引力を大きくする一つの方法として、吸着コレット105の引き上げ速度を遅くすることが有効である。チップ1Cの一部がダイシングテープ4に密着した状態で吸着コレット105を急速に引き上げると、吸着コレット105の底面とチップ1Cの上面とに隙間が生じ、吸着コレット105の内部の真空度が低下するので、チップ1Cを吸引する力が低下してしまう。他方、吸着コレット105の引き上げ速度を遅くした場合は、チップ1Cをダイシングテープ4から剥がすのに要する時間が長くなる。そこで吸着コレット105の引き上げ速度を可変にし、引き上げ開始時には引き上げ速度を遅くして吸引力を充分確保し、チップ1Cとダイシングテープ4との接触面積がある程度まで小さくなったら引き上げ速度を速くして剥離時間の遅延を防ぐようにするとよい。また、吸着コレット105の底面の面積を第3のブロック110Cの上面の面積より大きくすることも、吸着コレット105の吸引力を大きくする有効な方法である。   Further, as one method for increasing the suction force of the suction collet 105, it is effective to slow the pulling-up speed of the suction collet 105. When the suction collet 105 is rapidly pulled up while a part of the chip 1C is in close contact with the dicing tape 4, a gap is formed between the bottom surface of the suction collet 105 and the top surface of the chip 1C, and the degree of vacuum inside the suction collet 105 decreases. Therefore, the force for sucking the chip 1C is reduced. On the other hand, when the pulling speed of the suction collet 105 is decreased, the time required for peeling the chip 1C from the dicing tape 4 becomes longer. Therefore, the pulling speed of the suction collet 105 is made variable, the pulling speed is slowed at the start of pulling to secure a sufficient suction force, and when the contact area between the chip 1C and the dicing tape 4 becomes small to some extent, the pulling speed is increased and peeling is performed. It is better to prevent time delays. It is also an effective method for increasing the suction force of the suction collet 105 to make the area of the bottom surface of the suction collet 105 larger than the area of the upper surface of the third block 110C.

このように、吸着コレット105の吸引力を大きくすることにより、チップ1Cとダイシングテープ4との接触面積が比較的大きい場合であっても、吸着コレット105の吸引力だけでチップ1Cをダイシングテープ4から剥がすことが可能となるので、剥離時間を短縮することができると共に、第3のブロック110Cの上面の面積を小さくした場合に生じる上記の問題を回避することができる。   In this way, by increasing the suction force of the suction collet 105, even if the contact area between the chip 1C and the dicing tape 4 is relatively large, the chip 1C can be attached to the dicing tape 4 only by the suction force of the suction collet 105. Therefore, the peeling time can be shortened, and the above-described problem that occurs when the area of the upper surface of the third block 110C is reduced can be avoided.

また、チップ1Cが吸着コレット105によって下方に押さえ付けられた状態で第3のブロック110Cを下方に引き下げると、吸着コレット105も下方に移動するために、チップ1Cが第3のブロック110Cに当たって割れる虞がある。従って、第3のブロック110Cを下方に引き下げる際は、その直前に吸着コレット105を引き上げるか、少なくとも吸着コレット105が下方に移動しないように、その位置を固定しておくことが望ましい。   Further, if the third block 110C is pulled downward with the chip 1C pressed down by the suction collet 105, the suction collet 105 also moves downward, so that the chip 1C may hit the third block 110C and break. There is. Therefore, when lowering the third block 110C downward, it is desirable to pull up the suction collet 105 immediately before that or at least fix the position so that the suction collet 105 does not move downward.

前述したようにチップ1Cは厚さが100μm程度以下に薄くなっており、特に75μm以下に薄くなっている場合には、吸着コレット105によってダイシングテープ4から剥がされた後で吸着コレット105の吸引力によって反りやすくなる。ここで、図24は、吸着コレット105を含むボンディングヘッド107の要部断面図であり、吸着コレット105に設けられた吸着口106内へチップ1Cが吸引されて反ってしまった状態を示したものである。図25は、吸着コレット105の吸着面(チップ1Cと接する面)を示した平面図であり、図24に示した吸着コレット105の断面は、図25中のA−A線に沿った断面に相当する。また、図26および図27は、それぞれ吸着面に吸着口106以外に溝105Hが設けられた構造の吸着コレット105の断面および平面を示したものである。吸着面にこのような溝105Hが設けられている場合には、溝105H内へもチップ1Cが吸引されて反ってしまうことになる。このように反ったチップ1Cを吸着コレット105によって配線基板11上に配置および実装(接着)すると、反った状態のまま配線基板11に実装され、チップ1C配線基板11との間にボイド(気泡)KHが出来上がってしまう場合があり、特に本実施の形態1のようにDAFを接着剤として用いる場合には出来やすくなる。このようなボイドKHが出来上がってしまった場合には、チップ1Cの実装(接着)不良となり、後の熱を伴う処理(たとえば樹脂封止工程)等でボイドKHの膨張等によってチップ1Cが配線基板11から剥離してしまう虞がある。   As described above, the thickness of the chip 1C is reduced to about 100 μm or less, and particularly when the chip 1C is thinned to 75 μm or less, the suction force of the suction collet 105 after being peeled off from the dicing tape 4 by the suction collet 105. It becomes easy to warp. Here, FIG. 24 is a cross-sectional view of the principal part of the bonding head 107 including the suction collet 105, and shows a state in which the chip 1C is sucked into the suction port 106 provided in the suction collet 105 and warped. It is. FIG. 25 is a plan view showing the suction surface (surface in contact with the chip 1C) of the suction collet 105. The cross section of the suction collet 105 shown in FIG. 24 is a cross section taken along the line AA in FIG. Equivalent to. FIG. 26 and FIG. 27 show a cross section and a plane of the suction collet 105 having a structure in which a groove 105H is provided in addition to the suction port 106 on the suction surface. When such a groove 105H is provided on the suction surface, the chip 1C is also sucked into the groove 105H and warped. When the warped chip 1C is arranged and mounted (adhered) on the wiring board 11 by the suction collet 105, it is mounted on the wiring board 11 in a warped state, and a void (bubble) is formed between the chip 1C and the chip 1C wiring board 11. In some cases, KH may be completed, and in particular, when DAF is used as an adhesive as in the first embodiment, it is easy to do. When such a void KH is completed, the mounting (adhesion) of the chip 1C becomes defective, and the chip 1C is mounted on the wiring board due to expansion of the void KH or the like in a process (for example, a resin sealing process) accompanied by heat later. 11 may be peeled off.

そこで、本実施の形態1では、吸着コレット105の底面に設けられた吸着口106につながり、チップ1Cを真空吸着するための減圧力を吸着コレット105に供給する真空供給ラインを、図29に示すような2つの系統から形成する。すなわち、チップ1Cをダイシングテープ4から剥離し、配線基板11上の実装位置まで移送する際の吸着力(第1の吸引力)となる真空(−80kPa程度)を吸着コレット105に供給する配管(第1の真空供給系統)121と、チップ1Cを配線基板11上に実装する際の吸着力(第2の吸引力)となる真空を吸着コレット105に供給する配管(第2の真空供給系統)122とが吸着コレット105に接続する構造とするものである。本実施の形態1において、配管122から供給される真空の強度は、チップ1Cに反りが生じず、かつ吸着コレット105からチップ1Cを落下させない程度の強度であればよく、−10kPa〜0kPa程度、好ましくは−1kPa〜0kPa程度とすることを例示でき、チップ1Cの厚さが75μm程度以上であれば好ましくは−5kPa〜0kPa程度とすることを例示できる。配管121、122には、それぞれ電磁弁等のバルブ123、124が取り付けられ、これらバルブ123、124の開閉によって吸着コレット105に供給する真空(吸着力)の強度を制御することができる。   Therefore, in the first embodiment, FIG. 29 shows a vacuum supply line that is connected to the suction port 106 provided on the bottom surface of the suction collet 105 and supplies the suction collet 105 with a decompression force for vacuum suction of the chip 1C. It is formed from such two systems. That is, a pipe that peels off the chip 1C from the dicing tape 4 and supplies a vacuum (about −80 kPa) to the suction collet 105 that serves as a suction force (first suction force) when the chip 1C is transferred to the mounting position on the wiring board 11 ( (First vacuum supply system) 121 and piping (second vacuum supply system) for supplying vacuum to the suction collet 105 as a suction force (second suction force) when the chip 1C is mounted on the wiring board 11 122 is connected to the suction collet 105. In the first embodiment, the strength of the vacuum supplied from the pipe 122 may be such that the tip 1C is not warped and the tip 1C is not dropped from the suction collet 105, and is about −10 kPa to 0 kPa. Preferably, it can be set to about −1 kPa to 0 kPa, and preferably about −5 kPa to 0 kPa if the thickness of the chip 1C is about 75 μm or more. Valves 123 and 124 such as electromagnetic valves are attached to the pipes 121 and 122, respectively, and the intensity of vacuum (adsorption force) supplied to the adsorption collet 105 can be controlled by opening and closing these valves 123 and 124.

チップ1Cをダイシングテープ4から剥離して配線基板11上の実装位置まで移送する際には、バルブ123を開放し、バルブ124を閉じることによって、吸着コレット105にチップ1Cをダイシングテープ4から剥離し、配線基板11上の実装位置まで移送する際の吸着力となる真空(−80kPa程度)を供給する。それにより、チップ1Cに前述の反りが生じるが、チップ1Cを配線基板11上の実装位置まで移送した段階でバルブ123を閉じ、バルブ124を開放することによって、吸着コレット105がチップ1Cを吸着する力が弱くなり、チップ1Cに生じている反りを解消することができる。このように反りが解消した後にチップ1Cを配線基板11上に実装することにより、前述のボイドKH(図28参照)の発生を抑制することができる。それにより、チップ1Cの実装後において、チップ1Cが配線基板11から剥離してしまうことを防ぐことが可能となる。   When the chip 1C is peeled off from the dicing tape 4 and transferred to the mounting position on the wiring board 11, the valve 123 is opened and the valve 124 is closed to peel the chip 1C from the dicing tape 4 to the suction collet 105. Then, a vacuum (about −80 kPa) serving as an adsorption force when transporting to the mounting position on the wiring board 11 is supplied. As a result, the above-described warpage occurs in the chip 1C. When the chip 1C is transferred to the mounting position on the wiring board 11, the valve 123 is closed and the valve 124 is opened, so that the suction collet 105 sucks the chip 1C. The force becomes weak, and the warp generated in the chip 1C can be eliminated. By thus mounting the chip 1C on the wiring board 11 after the warp has been eliminated, the generation of the aforementioned void KH (see FIG. 28) can be suppressed. Thereby, it is possible to prevent the chip 1C from being detached from the wiring board 11 after the chip 1C is mounted.

また、図30に示すように、配管121から供給される真空の強度を、配管122から供給される真空の強度分だけ小さくし、チップ1Cをダイシングテープ4から剥離して配線基板11上の実装位置まで移送する際には、バルブ123、124の両方を開放し、吸着コレット105にチップ1Cをダイシングテープ4から剥離し、配線基板11上の実装位置まで移送する際の吸着力となる真空(−80kPa程度)を供給してもよい。チップ1Cを配線基板11上の実装位置まで移送した段階では、バルブ123のみを閉じることによって図29に示した構成と同様の構成となり、チップ1Cに生じている反りを解消することができる。   Further, as shown in FIG. 30, the strength of the vacuum supplied from the pipe 121 is reduced by the amount of the vacuum supplied from the pipe 122, and the chip 1C is peeled off from the dicing tape 4 and mounted on the wiring board 11. When transferring to the position, both the valves 123 and 124 are opened, the chip 1C is peeled from the dicing tape 4 to the suction collet 105, and a vacuum (which becomes the suction force when transferring to the mounting position on the wiring board 11). -80 kPa) may be supplied. At the stage where the chip 1C is transferred to the mounting position on the wiring board 11, by closing only the valve 123, the configuration similar to that shown in FIG. 29 is obtained, and the warpage occurring in the chip 1C can be eliminated.

このようにして、ダイシングテープ4から剥離されたチップ1Cは、吸着コレット105に吸着、保持されて次工程(ペレット付け工程)に搬送される。そして、チップ1Cを次工程に搬送した吸着コレット105がチップ剥離装置100に戻ってくると、前記図12〜図23に示した手順に従って、次のチップ1Cがダイシングテープ4から剥がされる。以後、同様の手順に従ってチップ1Cが1個ずつダイシングテープ4から剥がされる。   In this way, the chip 1 </ b> C peeled from the dicing tape 4 is sucked and held by the suction collet 105 and conveyed to the next process (pellet attaching process). When the suction collet 105 that has transported the chip 1C to the next process returns to the chip peeling apparatus 100, the next chip 1C is peeled from the dicing tape 4 in accordance with the procedure shown in FIGS. Thereafter, the chips 1C are peeled off from the dicing tape 4 one by one according to the same procedure.

次に、図31に示すように、ペレット付け工程に搬送されたチップ1Cは、予め裏面に貼付されていたDAF10を介して熱圧着によって配線基板(実装基板)11上の実装位置(チップ実装領域)に実装される。この時、本実施の形態1では、チップ1Cに反りが生じていないので、チップ1Cと配線基板11との間にボイドKH(図28参照)が形成されてしまうことを防ぐことができる。すなわち、チップ1Cを配線基板11に確実に実装(接着)できる。続いて、Auワイヤ12を介して配線基板11の電極13と電気的に接続される。この時、チップ1Cと配線基板11との間にボイドKHが生じていると、Auワイヤ12の接続の際に生じる熱によってボイドKHが膨張し、チップ1Cが配線基板11から剥離してしまう虞があるが、本実施の形態1ではボイドKHの発生を予め防いで
いるので、チップ1Cの剥離といった不具合の発生を防ぐことができる。
Next, as shown in FIG. 31, the chip 1 </ b> C transferred to the pelletizing process is mounted on the wiring board (mounting board) 11 (chip mounting area) by thermocompression bonding via the DAF 10 previously attached to the back surface. ) Implemented. At this time, in the first embodiment, since the warp is not generated in the chip 1C, it is possible to prevent the void KH (see FIG. 28) from being formed between the chip 1C and the wiring board 11. That is, the chip 1C can be reliably mounted (adhered) to the wiring board 11. Subsequently, the electrode 13 of the wiring board 11 is electrically connected via the Au wire 12. At this time, if a void KH is generated between the chip 1C and the wiring substrate 11, the void KH expands due to heat generated when the Au wire 12 is connected, and the chip 1C may be separated from the wiring substrate 11. However, in the first embodiment, since the generation of the void KH is prevented in advance, it is possible to prevent the occurrence of a problem such as peeling of the chip 1C.

次に、図32に示すように、配線基板11上に実装されたチップ1Cの上にDAF10などを介して第2のチップ14が積層され、Auワイヤ15を介して配線基板11の電極16と電気的に接続される。第2のチップ14は、チップ1Cと異なる集積回路が形成されたシリコンチップであり、前述した方法でダイシングテープ4から剥がされた後、ペレット付け工程に搬送されてチップ1C上の実装位置(チップ実装領域)に積層される。このようにチップを積層した構造を有するパッケージにおいては、パッケージの小型化および薄型化の要求からチップが薄くなるため、チップ1Cおよび第2のチップ14の実装時には、前述した本実施の形態1の方法を適用することによって、チップ1Cと配線基板11との間、および第2のチップ14とチップ1Cとの間において、特に効果的にボイドKH(図28参照)の発生を防ぐことができる。   Next, as shown in FIG. 32, the second chip 14 is stacked on the chip 1C mounted on the wiring board 11 via the DAF 10 or the like, and the electrode 16 of the wiring board 11 is connected via the Au wire 15. Electrically connected. The second chip 14 is a silicon chip on which an integrated circuit different from the chip 1C is formed. After being peeled off from the dicing tape 4 by the above-described method, the second chip 14 is transported to the pelletizing step and mounted on the chip 1C (chip Stacked in the mounting area). In a package having a structure in which chips are stacked in this way, the chip becomes thin due to the demand for miniaturization and thinning of the package. Therefore, when the chip 1C and the second chip 14 are mounted, the above-described first embodiment. By applying the method, it is possible to particularly effectively prevent the generation of the void KH (see FIG. 28) between the chip 1C and the wiring substrate 11 and between the second chip 14 and the chip 1C.

その後、配線基板11をモールド工程に搬送し、図33に示すように、チップ1Cおよび第2のチップ14をモールド樹脂17で封止することによって、積層パッケージ18が完成する。この時、本実施の形態1では、チップ1Cと配線基板11との間、および第2のチップ14とチップ1Cとの間において、ボイドKHの発生を予め防いでいるので、封止時の熱によってボイドKHが膨張し、チップ1Cおよび第2のチップ14が剥離してしまうといった不具合の発生を防ぐことができる。   Thereafter, the wiring board 11 is transferred to a molding process, and the stacked package 18 is completed by sealing the chip 1C and the second chip 14 with a mold resin 17 as shown in FIG. At this time, in the first embodiment, the generation of the void KH is prevented in advance between the chip 1C and the wiring substrate 11 and between the second chip 14 and the chip 1C. As a result, the void KH expands, and the occurrence of a problem such that the chip 1C and the second chip 14 are separated can be prevented.

なお、本実施の形態では、3個の第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cを使ってチップを剥離する方法を説明したが、ブロックの数は3個に限定されるものではなく、剥離の対象となるチップ1Cのサイズが大きい場合には、4個以上のブロックを使ってもよい。また、剥離の対象となるチップ1Cのサイズが非常に小さい場合には、2個のブロックを使ってもよい。   In this embodiment, the method of peeling the chip using the three first blocks 110A, the second block 110B, and the third block 110C has been described. However, the number of blocks is limited to three. If the size of the chip 1C to be peeled is not large, four or more blocks may be used. Further, when the size of the chip 1C to be peeled is very small, two blocks may be used.

(実施の形態2)
本実施の形態2は、前記実施の形態1で示した真空供給ライン(図29および図30参照)を他の構成としたものである。それ以外の工程および部材の構成は、前記実施の形態と同様である。
(Embodiment 2)
In the second embodiment, the vacuum supply line (see FIGS. 29 and 30) shown in the first embodiment has another configuration. Other processes and member configurations are the same as those in the above embodiment.

図34は、本実施の形態2における吸着コレット105に減圧力を供給する真空供給ラインの説明図である。本実施の形態2においても、真空供給ラインは2つの系統から形成するが、配管122から供給するのは真空ではなくエアーとしたものである。配管(第1のエアー供給系統)122から供給されるエアーの強度は、真空側(配管121)の引き込み流量に対して適度に少なめな流量を供給し、真空圧を制御する。たとえば、配管121の真空引き込み流量が約20L(リットル)/minであれば、配管122から約19L(リットル)/minのエアーを供給し真空圧を低下させる。チップ1Cをダイシングテープ4から剥離して配線基板11上の実装位置まで移送する際には、前記実施の形態1と同様に、バルブ123を開放し、バルブ124を閉じることによって、吸着コレット105にチップ1Cをダイシングテープ4から剥離し、配線基板11上の実装位置まで移送する際の吸着力となる真空(−80kPa程度)を供給する。次いで、チップ1Cを配線基板11上の実装位置まで移送した段階でバルブ123、124の両方を開放する。それにより、真空およびエアーの両方が供給され、配管121から供給される真空の引き込み流量の方が配管122から供給されるエアーの供給流量より強いことから、吸着コレット105には吸着力(真空)が供給されることになる。この時、吸着コレット105に供給される吸着力(真空)は、チップ1Cに反りが生じず、かつ吸着コレット105からチップ1Cを落下させない程度の強度であり、−10kPa〜0kPa程度、好ましくは−1kPa〜0kPa程度となり、チップ1Cの厚さが75μm程度以上であれば好ましくは−5kPa〜0kPa程度となる。それにより、吸着コレット105がチップ1Cを吸着する力が弱くなり、チップ1Cに生じている反りを解消することができる。その結果、前記実施の形態1と同様に、ボイドKH(図28参照)の発生を抑制することができ、チップ1Cの実装後において、チップ1Cが配線基板11から剥離してしまうことを防ぐことが可能となる。   FIG. 34 is an explanatory diagram of a vacuum supply line for supplying a depressurizing force to the suction collet 105 in the second embodiment. Also in the second embodiment, the vacuum supply line is formed from two systems, but what is supplied from the pipe 122 is not vacuum but air. The strength of the air supplied from the pipe (first air supply system) 122 supplies a moderately small flow rate with respect to the drawing flow rate on the vacuum side (pipe 121), and controls the vacuum pressure. For example, if the vacuum drawing flow rate of the pipe 121 is about 20 L (liter) / min, about 19 L (liter) / min of air is supplied from the pipe 122 to lower the vacuum pressure. When the chip 1C is peeled off from the dicing tape 4 and transferred to the mounting position on the wiring substrate 11, the valve 123 is opened and the valve 124 is closed, as in the first embodiment, so that the suction collet 105 The chip 1C is peeled from the dicing tape 4 and a vacuum (about −80 kPa) is supplied that serves as an adsorption force when the chip 1C is transferred to the mounting position on the wiring board 11. Next, when the chip 1C is transferred to the mounting position on the wiring substrate 11, both the valves 123 and 124 are opened. As a result, both vacuum and air are supplied, and the suction flow rate of vacuum supplied from the pipe 121 is stronger than the supply flow rate of air supplied from the pipe 122. Will be supplied. At this time, the suction force (vacuum) supplied to the suction collet 105 has such a strength that the chip 1C is not warped and the chip 1C is not dropped from the suction collet 105, and is about −10 kPa to 0 kPa, preferably − If the thickness of the chip 1C is about 75 μm or more, it is preferably about −5 kPa to 0 kPa. As a result, the force with which the suction collet 105 sucks the chip 1C becomes weak, and the warp generated in the chip 1C can be eliminated. As a result, similar to the first embodiment, the generation of the void KH (see FIG. 28) can be suppressed, and the chip 1C can be prevented from peeling from the wiring board 11 after the chip 1C is mounted. Is possible.

(実施の形態3)
本実施の形態3は、前記実施の形態1、2で説明したチップ1Cのペレット付け工程である熱圧着工程を、チップ1Cの一部の領域のみを熱圧着する仮圧着工程と、チップ1Cの全面を熱圧着する本圧着工程との2段階に分けて行うものである。第2のチップ14のペレット付け工程についても同様である。
(Embodiment 3)
In the third embodiment, the thermocompression bonding process, which is the pelletizing process of the chip 1C described in the first and second embodiments, is performed by a temporary crimping process in which only a partial region of the chip 1C is thermocompression bonded; This is performed in two stages, a main press-bonding process in which the entire surface is thermo-compression bonded. The same applies to the pelletizing step of the second chip 14.

図35は上記仮圧着工程で用いるボンディングステージKBSの要部斜視図であり、図36はボンディングステージKBS上に配線基板11およびチップ1Cが配置された状態を示す要部斜視図である。   FIG. 35 is a perspective view showing a main part of the bonding stage KBS used in the temporary press-bonding step, and FIG. 36 is a perspective view showing a main part in which the wiring substrate 11 and the chip 1C are arranged on the bonding stage KBS.

ボンディングステージKBSは、配線基板11およびチップ1Cと対向する面に突起部TKを有している。ここで、図37は、ボンディングステージ(第1のボンディングステージ)KBS上に配置されたチップ1Cを拡大して示した平面図であり、図38は、ボンディングステージKBS上に配線基板11およびチップ1Cが配置された状況下での突起部(加圧治具)TK付近を拡大して示した要部平面図である。図37および図38に示すように、この突起部TKは、チップ1Cの仮圧着工程時に配線基板11を介してチップ1Cの裏面の中央の領域(仮圧着領域)に加圧する。なお、図37中でハッチングを付して示した領域が突起部TKが加圧している領域である。本実施の形態3において、この突起部TKが加圧している領域は、チップ1Cの裏面の10%〜40%程度、好ましくは25%程度となるように、予め突起部TKを形成しておく。それにより、吸着コレット105の吸着によってチップ1Cに反りが生じていても(図24参照)、チップ1Cの配線基板11上への実装(接着)後にボイドKH(図28参照)が生じやすいチップ1Cの中央部に集中的に圧力を加えることになり、チップ1Cに生じた反りを解消してその中央部が配線基板11に熱圧着される。すなわち、ボイドKHの発生を防ぐことができる。この時、チップ1C中で荷重が加わる領域は、図37中でハッチングを付して示した領域となり、チップ1Cの全面に比べて小さくなることから、チップ1Cの裏面の全面を熱圧着する場合に比べて低い荷重でも単位面積当たりでは十分な荷重を加えることができるので、効果的に熱圧着することができる。   The bonding stage KBS has a protrusion TK on the surface facing the wiring substrate 11 and the chip 1C. Here, FIG. 37 is an enlarged plan view showing the chip 1C arranged on the bonding stage (first bonding stage) KBS, and FIG. 38 shows the wiring substrate 11 and the chip 1C on the bonding stage KBS. FIG. 6 is an enlarged plan view of a main part in the vicinity of a protrusion (pressure jig) TK under the condition where is disposed. As shown in FIG. 37 and FIG. 38, the protrusion TK pressurizes the central area (temporary pressure bonding area) on the back surface of the chip 1C through the wiring substrate 11 during the temporary pressure bonding process of the chip 1C. In addition, the area | region which attached | subjected hatching in FIG. 37 is an area | region where the projection part TK is pressing. In the third embodiment, the protrusion TK is formed in advance so that the area where the protrusion TK is pressurized is about 10% to 40%, preferably about 25%, of the back surface of the chip 1C. . As a result, even if the chip 1C is warped due to the adsorption of the adsorption collet 105 (see FIG. 24), the chip 1C is likely to generate a void KH (see FIG. 28) after the chip 1C is mounted (adhered) on the wiring substrate 11. As a result, pressure is intensively applied to the central portion of the chip 1C, the warp generated in the chip 1C is eliminated, and the central portion is thermocompression bonded to the wiring board 11. That is, the generation of the void KH can be prevented. At this time, the area to which the load is applied in the chip 1C is an area indicated by hatching in FIG. 37, which is smaller than the entire surface of the chip 1C. Since a sufficient load can be applied per unit area even with a low load compared to the above, it is possible to effectively perform thermocompression bonding.

上記のような仮圧着工程の後、チップ1Cの裏面全面を配線基板11に熱圧着する本圧着工程を行う。この本圧着工程時には、上記仮圧着工程によってチップ1Cの反りは解消されていることから、チップ1Cの裏面全面を確実に配線基板11に熱圧着することができる。   After the temporary pressure bonding step as described above, a main pressure bonding step is performed in which the entire back surface of the chip 1C is thermally bonded to the wiring substrate 11. At the time of this main press-bonding process, since the warp of the chip 1C has been eliminated by the temporary press-bonding process, the entire back surface of the chip 1C can be reliably heat-bonded to the wiring board 11.

また、上記のような本実施の形態3のペレット付け工程に、前記実施の形態1、2で説明した吸着コレット105におけるチップ1Cの吸着力の制御方法を組み合わせることによって、さらに効果的にボイドKHの発生を抑制することができる。   Further, by combining the pelletizing step of the third embodiment as described above with the method for controlling the suction force of the chip 1C in the suction collet 105 described in the first and second embodiments, the void KH can be more effectively achieved. Can be suppressed.

(実施の形態4)
図39は、本実施の形態4で用いるボンディングヘッド107の要部断面図である。
(Embodiment 4)
FIG. 39 is a cross-sectional view of a main part of the bonding head 107 used in the fourth embodiment.

図39に示すように、本実施の形態4のボンディングヘッド107は、ペレット付け工程時に前記実施の形態1で説明したチップ1Cもしくは第2のチップ14と接する吸着コレット105、吸着コレット105を保持するコレットホルダ105G、コレットホルダ105Gが取り付けられた傾き調整機構(ヘッド部)105A、傾き調整機構105Aと接する受け座(受け座部)105B、および受け座105Bを介してヘッド部を磁力で保持する磁石105C等から形成されている。また、受け座105Bと磁石105Cとで傾き調整機構105Aを保持する受け部が形成されている。   As shown in FIG. 39, the bonding head 107 of the fourth embodiment holds the suction collet 105 and the suction collet 105 in contact with the chip 1C or the second chip 14 described in the first embodiment during the pelletizing process. Collet holder 105G, tilt adjustment mechanism (head portion) 105A to which collet holder 105G is attached, receiving seat (receiving seat portion) 105B in contact with tilt adjusting mechanism 105A, and magnet that holds the head portion magnetically through receiving seat 105B 105C or the like. In addition, a receiving portion for holding the tilt adjusting mechanism 105A is formed by the receiving seat 105B and the magnet 105C.

たとえば高速工具鋼や合金高速工具鋼等の磁性体金属から形成されている傾き調整機構105Aは、受け座105Bと接する面が球面加工されている。受け座105Bも高速工具鋼や合金高速工具鋼等の磁性体金属から形成され、傾き調整機構105Aとの接触面(第1の表面)が傾き調整機構105Aの球面加工面(第2の表面)の形状に合わせて球面加工されている。磁石105Cは、たとえばネオジム磁石から形成されており、傾き調整機構105Aが球面加工面に沿って動作可能な磁力、たとえば5N程度の磁力で受け座105Bを介して傾き調整機構105Aを保持している。すなわち、ペレット付け工程時に傾き調整機構105Aに5N程度以上の力が加わると、前述の球面加工面に沿って傾き調整機構105Aが動作する。また、前述の傾き調整機構105Aおよび受け座105Bの球面加工面については、傾き調整機構105Aに5N程度以上の力が加わった時に傾き調整機構105Aが動作できる曲率で形成されている。   For example, a tilt adjusting mechanism 105A formed of a magnetic metal such as high-speed tool steel or alloy high-speed tool steel has a spherical surface that is in contact with the receiving seat 105B. The receiving seat 105B is also formed of a magnetic metal such as high-speed tool steel or alloy high-speed tool steel, and the contact surface (first surface) with the tilt adjusting mechanism 105A is a spherical processed surface (second surface) of the tilt adjusting mechanism 105A. Spherical surface processing is performed according to the shape of The magnet 105C is made of, for example, a neodymium magnet, and holds the tilt adjusting mechanism 105A via the seat 105B with a magnetic force that allows the tilt adjusting mechanism 105A to operate along the spherical machining surface, for example, a magnetic force of about 5N. . That is, when a force of about 5N or more is applied to the tilt adjustment mechanism 105A during the pelletizing process, the tilt adjustment mechanism 105A operates along the spherical processed surface. Further, the spherical processed surfaces of the inclination adjusting mechanism 105A and the receiving seat 105B are formed with such a curvature that the inclination adjusting mechanism 105A can operate when a force of about 5N or more is applied to the inclination adjusting mechanism 105A.

傾き調整機構105Aの球面加工面および受け座105Bの球面加工面には、ディンプル加工処理を施して複数の窪み(凹部)を形成してもよい。それにより、傾き調整機構105Aと受け座105Bとの接触面積を低減できるので、両者間の摩擦が低減し、傾き調整機構105Aを動作しやすくすることができる。また、そのディンプル加工処理によって、傾き調整機構105Aの球面加工面および受け座105Bの球面加工面の表面硬度を向上できるので、両者の耐摩耗性を向上することができる。   A plurality of depressions (concave portions) may be formed by performing dimple processing on the spherical processed surface of the tilt adjusting mechanism 105A and the spherical processed surface of the receiving seat 105B. Thereby, the contact area between the tilt adjusting mechanism 105A and the receiving seat 105B can be reduced, so that the friction between them can be reduced and the tilt adjusting mechanism 105A can be operated easily. Moreover, since the dimple processing can improve the surface hardness of the spherical processed surface of the inclination adjusting mechanism 105A and the spherical processed surface of the receiving seat 105B, the wear resistance of both can be improved.

チップ1Cおよび第2のチップ14の実装を行う際に、チップ1Cおよび第2のチップ14の裏面と実装領域における実装面とが平行になっていないと、チップ1Cおよび第2のチップ14の熱圧着がその裏面全面で均等でなくなり、前記実施の形態1で説明したようなボイドKH(図28参照)が発生してしまう虞がある。特に第2のチップ14を実装する際には、実装面が1層目のチップ1C上となり、チップ1Cが実装された配線基板11と平行にするのではなく、チップ1Cと平行にする必要があり、チップ1Cが傾いた状態で実装されている場合には、第2のチップ14の実装時に両チップ間を平行に保てなくなる。本実施の形態4では、傾き調整機構105Aが荷重によって動作可能となっていることから、チップ1Cおよび第2のチップ14が実装領域に接触した時に、チップ1Cおよび第2のチップ14を介して加わる荷重によってヘッド部105Aが動作し、チップ1Cおよび第2のチップ14の裏面が実装領域における実装面に倣い、その実装面と平行となる。ここで、図40は、第2のチップ14をチップ1C上に実装した際のボンディングヘッド107、第2のチップ14およびチップ1Cの要部を拡大して示した断面図である。すなわち、本実施の形態4によれば、前記実施の形態1で説明したようなボイドKHを発生させることなくチップ1Cおよび第2のチップ14を実装することができる。   When the chip 1C and the second chip 14 are mounted, if the back surface of the chip 1C and the second chip 14 and the mounting surface in the mounting area are not parallel, the heat of the chip 1C and the second chip 14 There is a possibility that the pressure bonding is not uniform over the entire back surface, and the void KH (see FIG. 28) as described in the first embodiment may occur. In particular, when the second chip 14 is mounted, the mounting surface is on the first chip 1C, and it is necessary not to be parallel to the wiring substrate 11 on which the chip 1C is mounted but to be parallel to the chip 1C. If the chip 1C is mounted in an inclined state, the two chips 14 cannot be kept parallel when the second chip 14 is mounted. In the fourth embodiment, since the tilt adjustment mechanism 105A is operable by a load, when the chip 1C and the second chip 14 come into contact with the mounting region, the chip 1C and the second chip 14 are interposed. The head portion 105A is operated by the applied load, and the back surfaces of the chip 1C and the second chip 14 follow the mounting surface in the mounting region and are parallel to the mounting surface. Here, FIG. 40 is an enlarged cross-sectional view showing the main parts of the bonding head 107, the second chip 14, and the chip 1C when the second chip 14 is mounted on the chip 1C. That is, according to the fourth embodiment, it is possible to mount the chip 1C and the second chip 14 without generating the void KH as described in the first embodiment.

また、チップ1Cおよび第2のチップ14の実装時に、チップ1Cおよび第2のチップ14に加わる荷重に制限がある場合には、たとえば1N等の小さな磁力で受け座105Bを介して傾き調整機構105Aを保持する磁石105Cを選択し、その磁力に合わせて傾き調整機構105Aが動作できるように傾き調整機構105Aおよび受け座105Bの球面加工面の曲率を設定することで対応することができる。   When the load applied to the chip 1C and the second chip 14 is limited when the chip 1C and the second chip 14 are mounted, for example, the tilt adjusting mechanism 105A via the receiving seat 105B with a small magnetic force such as 1N. This can be dealt with by selecting the magnet 105C that holds and setting the curvatures of the spherical machining surfaces of the tilt adjusting mechanism 105A and the receiving seat 105B so that the tilt adjusting mechanism 105A can operate in accordance with the magnetic force.

また、上記のような本実施の形態4のボンディングヘッド107に対して、前記実施の形態1、2で説明した吸着コレット105におけるチップ1Cの吸着力の制御方法を組み合わせたり、前記実施の形態3で説明したチップ1Cのペレット付け工程を仮圧着工程および本圧着工程の2段階に分けて行う方法を組み合わせたりすることによって、さらに効果的にボイドKHの発生を抑制することができる。   Further, the bonding head 107 of the fourth embodiment as described above is combined with the method for controlling the suction force of the chip 1C in the suction collet 105 described in the first and second embodiments, or the third embodiment. The generation of the void KH can be more effectively suppressed by combining the method of performing the pelletizing process of the chip 1C described in 2 in two steps, that is, the temporary pressure bonding process and the main pressure bonding process.

(実施の形態5)
図41は本実施の形態5のボンディングヘッド107を傾き調整機構105A側から示した平面図であり、図42は図41中のX−X線に沿ったボンディングヘッド107の断面を示した要部断面図であり、図43は図41中のY−Y線に沿ったボンディングヘッド107の断面を示した要部断面図であり、図42および図43では吸着コレット105に吸着および保持されたチップ1Cもしくは第2のチップ14も図示している。X−X線は、Y−Y線と直行するものである。
(Embodiment 5)
41 is a plan view showing the bonding head 107 according to the fifth embodiment from the tilt adjusting mechanism 105A side, and FIG. 42 is a main part showing a cross section of the bonding head 107 along the line XX in FIG. 43 is a cross-sectional view of the principal part showing a cross section of the bonding head 107 along the line YY in FIG. 41. In FIGS. 42 and 43, the chip sucked and held by the suction collet 105 is shown. A 1C or second chip 14 is also shown. The XX line is perpendicular to the YY line.

図42および図43に示すように、本実施の形態5のボンディングヘッド107は、傾き調整機構105A、受け座(第1の受け座部)105B、磁石(第1の磁石)105C、傾き調整機構(第1の磁性体部)105D、受け座(第2の受け座部)105Eおよび磁石(第2の磁石)105F等から形成されている。また、受け座105Bと磁石105Cと傾き調整機構105Dとで傾き調整機構105Aを保持する第1の受け部が形成され、受け座105Eと磁石105Fとで第1の受け部を保持する第2の受け部が形成されている。   As shown in FIGS. 42 and 43, the bonding head 107 according to the fifth embodiment includes an inclination adjusting mechanism 105A, a receiving seat (first receiving seat) 105B, a magnet (first magnet) 105C, and an inclination adjusting mechanism. (First magnetic body portion) 105D, a receiving seat (second receiving seat portion) 105E, a magnet (second magnet) 105F, and the like. Further, the receiving seat 105B, the magnet 105C, and the tilt adjusting mechanism 105D form a first receiving portion that holds the tilt adjusting mechanism 105A, and the receiving seat 105E and the magnet 105F hold the first receiving portion. A receiving part is formed.

傾き調整機構105Aは、前記実施の形態4で説明した傾き調整機構105A(図39参照)と同様に高速工具鋼や合金高速工具鋼等の磁性体金属から形成され、ペレット付け工程時に前記実施の形態1で説明したチップ1Cもしくは第2のチップ14と接する。また、傾き調整機構105Aの受け座105Bと接する面(第2の表面)は、X−X断面(第1の方向)で第1の曲率の曲線となる曲面加工が施されている。受け座105Bは、前記実施の形態4で説明した受け座105Bと同様に、傾き調整機構105Aと接し、たとえば高速工具鋼や合金高速工具鋼等の磁性体金属(第1の磁性体材料)から形成され、傾き調整機構105Aとの接触面(第1の表面)が傾き調整機構105Aの曲面加工面の形状に合わせて曲面加工されている。磁石105Cは、前記実施の形態4で説明した磁石105Cと同様に、たとえばネオジム磁石から形成されており、傾き調整機構105Aが曲面加工面に沿って動作可能な磁力、たとえば5N程度の磁力(第1の磁力)で受け座105Bを介して傾き調整機構105Aを保持している。傾き調整機構105Dは、高速工具鋼や合金高速工具鋼等の磁性体金属から形成され、磁石105C上に配置されて磁石105Cと接し、受け座105Eと接する面がY−Y断面(第2の方向)で第2の曲率の曲線となる曲面加工が施されている。受け座105Eは、受け座105Bと同様に、たとえば高速工具鋼や合金高速工具鋼等の磁性体金属(第2の磁性体材料)から形成され、傾き調整機構105Dと接し、傾き調整機構105Dとの接触面(第3の表面)が傾き調整機構105Dの曲面加工面の形状に合わせて曲面加工されている。磁石105Fは、磁石105Cと同様に、たとえばネオジム磁石から形成されており、傾き調整機構105Dが曲面加工面に沿って動作可能な磁力、たとえば5N程度の磁力(第2の磁力)で受け座105Eを介して傾き調整機構105Dを保持している。ペレット付け工程時において、傾き調整機構105Aおよび傾き調整機構105Dは、5N程度以上の力が加わると、それぞれの曲面加工面に沿って動作する。また、傾き調整機構105A、受け座105B、傾き調整機構105Dおよび受け座105Eの曲面加工面については、傾き調整機構105Aおよび傾き調整機構105Dに5N程度以上の力が加わった時に、傾き調整機構105Aおよび傾き調整機構105Dが動作できる曲率で形成されている。   The tilt adjusting mechanism 105A is formed of a magnetic metal such as high-speed tool steel or alloy high-speed tool steel in the same manner as the tilt adjusting mechanism 105A (see FIG. 39) described in the fourth embodiment. It is in contact with the chip 1C or the second chip 14 described in the first embodiment. Further, the surface (second surface) in contact with the receiving seat 105B of the tilt adjusting mechanism 105A is subjected to curved surface processing that becomes a first curvature curve in the XX section (first direction). Similarly to the receiving seat 105B described in the fourth embodiment, the receiving seat 105B is in contact with the inclination adjusting mechanism 105A and is made of a magnetic metal (first magnetic material) such as high-speed tool steel or alloy high-speed tool steel. The formed contact surface (first surface) with the tilt adjustment mechanism 105A is curved to match the shape of the curved processing surface of the tilt adjustment mechanism 105A. The magnet 105C is formed of, for example, a neodymium magnet, similar to the magnet 105C described in the fourth embodiment, and a magnetic force (e.g., about 5N) that the tilt adjusting mechanism 105A can operate along the curved surface. 1), the tilt adjusting mechanism 105A is held via the receiving seat 105B. The tilt adjusting mechanism 105D is made of a magnetic metal such as high-speed tool steel or alloy high-speed tool steel, and is disposed on the magnet 105C to contact the magnet 105C, and the surface contacting the receiving seat 105E is a YY cross section (second cross section). In the direction), curved surface processing is performed to form a second curvature curve. Similarly to the receiving seat 105B, the receiving seat 105E is formed of a magnetic metal (second magnetic material) such as high-speed tool steel or alloy high-speed tool steel, and is in contact with the tilt adjusting mechanism 105D. The contact surface (third surface) is curved to match the shape of the curved surface of the tilt adjusting mechanism 105D. The magnet 105F is formed of, for example, a neodymium magnet, similarly to the magnet 105C, and the receiving seat 105E with a magnetic force that allows the tilt adjusting mechanism 105D to operate along the curved surface, for example, a magnetic force of about 5N (second magnetic force). The tilt adjustment mechanism 105D is held via At the time of the pelletizing step, the tilt adjusting mechanism 105A and the tilt adjusting mechanism 105D operate along respective curved surfaces when a force of about 5N or more is applied. Further, regarding the curved surface of the tilt adjusting mechanism 105A, the receiving seat 105B, the tilt adjusting mechanism 105D and the receiving seat 105E, when a force of about 5N or more is applied to the tilt adjusting mechanism 105A and the tilt adjusting mechanism 105D, the tilt adjusting mechanism 105A. And a curvature with which the tilt adjusting mechanism 105D can operate.

傾き調整機構105Aの曲面加工面、受け座105Bの曲面加工面、傾き調整機構105Dの曲面加工面および受け座105Eの曲面加工面には、ディンプル加工処理を施して複数の窪み(凹部)を形成してもよい。それにより、傾き調整機構105Aと受け座105Bとの接触面積および傾き調整機構105Dと受け座105Eとの接触面積を低減できるので、それぞれの接触面での摩擦が低減し、傾き調整機構105Aを動作しやすくすることができる。また、そのディンプル加工処理によって、傾き調整機構105Aの曲面加工面、受け座105Bの曲面加工面、傾き調整機構105Dの曲面加工面および受け座105Eの曲面加工面の表面硬度を向上できるので、それぞれの耐摩耗性を向上することができる。   The dimple processing is performed on the curved surface of the tilt adjusting mechanism 105A, the curved surface of the receiving seat 105B, the curved surface of the tilt adjusting mechanism 105D, and the curved surface of the receiving seat 105E to form a plurality of depressions (concave portions). May be. As a result, the contact area between the tilt adjusting mechanism 105A and the receiving seat 105B and the contact area between the tilt adjusting mechanism 105D and the receiving seat 105E can be reduced, so that friction at each contact surface is reduced and the tilt adjusting mechanism 105A operates. Can be easier. Further, the dimple processing can improve the surface hardness of the curved surface of the tilt adjusting mechanism 105A, the curved surface of the receiving seat 105B, the curved surface of the tilt adjusting mechanism 105D, and the curved surface of the receiving seat 105E. The wear resistance can be improved.

その他の部材の構成は、前記実施の形態4と同様である。   The structure of the other members is the same as that in the fourth embodiment.

本実施の形態5においては、傾き調整機構105Aおよび傾き調整機構105Dは、荷重によってそれぞれ図41に示したX−X線方向およびY−Y線方向に動作可能となっている。そのため、チップ1Cおよび第2のチップ14が実装領域に接触した時に、チップ1Cおよび第2のチップ14を介して加わる荷重によって傾き調整機構105Aおよび傾き調整機構105Dが動作し、チップ1Cおよび第2のチップ14の裏面が実装領域における実装面に倣い、その実装面と平行となる。すなわち、本実施の形態5によれば、前記実施の形態1で説明したようなボイドKH(図28参照)を発生させることなくチップ1Cおよび第2のチップ14を実装することができる。   In the fifth embodiment, the inclination adjustment mechanism 105A and the inclination adjustment mechanism 105D can be operated in the XX line direction and the YY line direction shown in FIG. 41 by a load, respectively. Therefore, when the chip 1C and the second chip 14 come into contact with the mounting area, the tilt adjusting mechanism 105A and the tilt adjusting mechanism 105D are operated by a load applied via the chip 1C and the second chip 14, and the chip 1C and the second chip 14 are operated. The back surface of the chip 14 follows the mounting surface in the mounting region and is parallel to the mounting surface. That is, according to the fifth embodiment, it is possible to mount the chip 1C and the second chip 14 without generating the void KH (see FIG. 28) as described in the first embodiment.

また、チップ1Cおよび第2のチップ14の実装時に、チップ1Cおよび第2のチップ14に加わる荷重に制限がある場合には、たとえば1N等の小さな磁力で受け座105Bを介して傾き調整機構105Aを保持する磁石105C、およびを1N等の小さな磁力で受け座105Eを介して傾き調整機構105Dを保持する磁石105F選択する。そして、その磁力に合わせて傾き調整機構105Aおよび傾き調整機構105Dが動作できるように傾き調整機構105Aの曲面加工面、受け座105Bの曲面加工面、傾き調整機構105Dの曲面加工面および受け座105Eの曲面加工面の曲率を設定することで対応することができる。   When the load applied to the chip 1C and the second chip 14 is limited when the chip 1C and the second chip 14 are mounted, for example, the tilt adjusting mechanism 105A via the receiving seat 105B with a small magnetic force such as 1N. The magnet 105C that holds the tilt adjustment mechanism 105D is selected via the receiving seat 105E with a small magnetic force such as 1N. The curved surface of the tilt adjusting mechanism 105A, the curved surface of the receiving seat 105B, the curved surface of the tilt adjusting mechanism 105D, and the receiving seat 105E so that the tilt adjusting mechanism 105A and the tilt adjusting mechanism 105D can operate in accordance with the magnetic force. This can be dealt with by setting the curvature of the curved surface.

また、上記のような本実施の形態5のボンディングヘッド107に対して、前記実施の形態1、2で説明した吸着コレット105におけるチップ1Cの吸着力の制御方法を組み合わせたり、前記実施の形態3で説明したチップ1Cのペレット付け工程を仮圧着工程および本圧着工程の2段階に分けて行う方法を組み合わせたりすることによって、さらに効果的にボイドKHの発生を抑制することができる。   Further, the bonding head 107 of the fifth embodiment as described above is combined with the method for controlling the suction force of the chip 1C in the suction collet 105 described in the first and second embodiments, or the third embodiment. The generation of the void KH can be more effectively suppressed by combining the method of performing the pelletizing process of the chip 1C described in 2 in two steps, that is, the temporary pressure bonding process and the main pressure bonding process.

上記のような本実施の形態5によっても、前記実施の形態4と同様の効果を得ることができる。   According to the fifth embodiment as described above, the same effect as in the fourth embodiment can be obtained.

(実施の形態6)
前記実施の形態1では、第1のブロック110A、第2のブロック110Bおよび第3のブロック110C(以降、これら第1のブロック110A、第2のブロック110Bおよび第3のブロック110Cを合わせて多段式突き上げ治具と記す)によってダイシングテープ4を裏面から突き上げ、吸着コレット105によってチップ1Cをダイシングテープから剥離する手段について説明した。本実施の形態6では、このような多段式突き上げ治具以外に、図44に示すような複数の突き上げピン(突き上げ治具)131、もしくは図45に示すような所定の周波数および波長の縦振動をダイシングテープ4に加えるホーン(突き上げ治具)132を用いてもよい。なお、図示は省略したが、複数の突き上げピン131およびホーン132共に、前記実施の形態1で示した吸着駒102(図9〜図11参照)と同様の吸着駒に収納されており、吸着駒がダイシングテープ4を吸着した状況下でダイシングテープ4の突き上げを行う。
(Embodiment 6)
In the first embodiment, the first block 110A, the second block 110B, and the third block 110C (hereinafter, the first block 110A, the second block 110B, and the third block 110C are combined to form a multistage type. The means for pushing up the dicing tape 4 from the back surface by a pushing jig) and peeling the chip 1C from the dicing tape by the suction collet 105 has been described. In the sixth embodiment, in addition to such a multistage push-up jig, a plurality of push-up pins (push-up jigs) 131 as shown in FIG. 44, or longitudinal vibration with a predetermined frequency and wavelength as shown in FIG. A horn (push-up jig) 132 for adding a squeeze to the dicing tape 4 may be used. Although not shown, the plurality of push-up pins 131 and horns 132 are housed in the same suction piece as the suction piece 102 shown in the first embodiment (see FIGS. 9 to 11). However, the dicing tape 4 is pushed up under the condition that the dicing tape 4 is adsorbed.

前記実施の形態1で説明した多段式突き上げ治具は、たとえばチップ1Cの一辺が100μm程度以上である場合には、秒速1mm〜秒速100mm程度の速度で、合計で0.6mm〜1.5mm程度、好ましくは1.2mm程度ダイシングテープ4を突き上げる。また、たとえばチップ1Cの一辺が100μm程度未満である場合には、秒速1mm〜秒速100mm程度、好ましくは秒速30mm程度の速度で、合計で0.6mm〜1.5mm程度、好ましくは1.2mm程度ダイシングテープ4を突き上げる。   The multistage push-up jig described in the first embodiment has a total speed of about 0.6 mm to 1.5 mm at a speed of about 1 mm / second to about 100 mm / second when, for example, one side of the chip 1C is about 100 μm or more. The dicing tape 4 is pushed up by about 1.2 mm. For example, when one side of the chip 1C is less than about 100 μm, the total speed is about 0.6 mm to 1.5 mm, preferably about 1.2 mm at a speed of 1 mm / second to about 100 mm / second, preferably about 30 mm / second. The dicing tape 4 is pushed up.

図44に示すような複数の突き上げピン131は、たとえばチップ1Cの一辺が100μm程度以上である場合には、秒速1mm〜秒速30mm程度の速度で、0.05mm〜0.6mm程度、好ましくは0.3mm程度ダイシングテープ4を突き上げる。また、たとえばチップ1Cの一辺が100μm程度未満である場合には、秒速1mm〜秒速30mm程度、好ましくは秒速5mm程度の速度で、0.05mm〜0.6mm程度、好ましくは0.3mm程度ダイシングテープ4を突き上げる。複数の突き上げピン131は、ダイシングテープ4の突き上げ時に摺動することによって、剥離対象のチップ1Cをダイシングテープ4から剥離しやすくする。   For example, when one side of the chip 1C is about 100 μm or more, the plurality of push-up pins 131 as shown in FIG. 44 is about 0.05 mm to 0.6 mm, preferably 0 at a speed of about 1 mm / sec to about 30 mm / sec. Push up the dicing tape 4 about 3 mm. For example, when one side of the chip 1C is less than about 100 μm, the dicing tape has a speed of about 1 mm / sec to about 30 mm / sec, preferably about 5 mm / sec and about 0.05 mm to 0.6 mm, preferably about 0.3 mm. Push 4 up. The plurality of push-up pins 131 make it easy to peel off the chip 1C to be peeled from the dicing tape 4 by sliding when the dicing tape 4 is pushed up.

図45に示すようなホーン132は、たとえばチップ1Cの一辺が100μm程度以上である場合には、秒速1mm〜秒速100mm程度の速度で、合計で0.05mm〜0.6mm程度、好ましくは0.3mm程度ダイシングテープ4を突き上げる。また、たとえばチップ1Cの一辺が100μm程度未満である場合には、秒速1mm〜秒速100mm程度、好ましくは秒速20mm程度の速度で、50μm〜600μm程度、好ましくは300μm程度ダイシングテープ4を突き上げる。ホーン132は、ダイシングテープ4の突き上げ時に、たとえば周波数が1kHz〜100kHz程度で振幅(第1の振幅)が1μm〜50μm程度、好ましくは10μm〜20μm程度の縦振動(超音波)をダイシングテープ4に加えることによって、剥離対象のチップ1Cをダイシングテープ4から剥離しやすくする。   For example, when one side of the chip 1C is about 100 μm or more, the horn 132 as shown in FIG. 45 is about 0.05 mm to 0.6 mm in total at a speed of about 1 mm / sec to about 100 mm / sec, preferably about 0.1 mm. The dicing tape 4 is pushed up about 3 mm. For example, when one side of the chip 1C is less than about 100 μm, the dicing tape 4 is pushed up at a speed of about 1 mm / sec to about 100 mm / sec, preferably about 20 mm / sec, about 50 μm to 600 μm, preferably about 300 μm. When the dicing tape 4 is pushed up, the horn 132 applies longitudinal vibration (ultrasonic waves) to the dicing tape 4 with a frequency of about 1 kHz to 100 kHz and an amplitude (first amplitude) of about 1 μm to 50 μm, preferably about 10 μm to 20 μm. By adding, the chip 1C to be peeled is easily peeled from the dicing tape 4.

チップ1Cをダイシングテープ4から剥離する際に、チップ1Cのダイシングテープ4からの剥離に失敗する場合(以降、チップ1Cのピックアップミスと記す)がある。本実施の形態6は、このようなチップ1Cのピックアップミスが起こった際の対策を行うものである。図46は、ダイシングテープからのチップ1Cのピックアップミスが起こった場合の対処方法を、多段式突き上げ治具、突き上げピン131を用いた場合、およびホーン132を用いた場合のそれぞれについて示すフローチャートである。   When peeling the chip 1C from the dicing tape 4, there is a case where the peeling of the chip 1C from the dicing tape 4 fails (hereinafter referred to as chip 1C pick-up mistake). In the sixth embodiment, countermeasures are taken when such a pickup error of the chip 1C occurs. FIG. 46 is a flowchart showing how to deal with a pick-up mistake of the chip 1C from the dicing tape when the multistage push-up jig, the push-up pin 131 are used, and when the horn 132 is used. .

前記実施の形態1で説明した多段式突き上げ治具を用いた場合には、まず、吸着コレット105が剥離対象のチップ1Cのダイシングテープ4からの剥離動作(ピックアップ動作)を行う(工程P1)。ここで、剥離対象のチップ1Cのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行う(工程P2)。この同じ動作条件でのピックアップ動作(以降、リトライ動作と記す)でも複数回(たとえば3回)連続してピックアップミスが起こった場合には、多段式突き上げ治具の突き上げ速度を秒速30mm程度から秒速10mm程度に下げてリトライ動作を行う(工程P3)。ここで、剥離対象のチップ1Cのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよい。このような条件下でピックアップミスが起こった場合には、多段式突き上げ治具の突き上げ速度を秒速10mm程度から秒速50mm程度に下げてリトライ動作を行う(工程P4)。ここで、剥離対象のチップ1Cのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよい。このような条件下でピックアップミスが起こった場合には、ダイシングテープ4の引き伸ばし量を1mm程度減らした条件下でリトライ動作を行う(工程P5)。このようにダイシングテープ4の引き伸ばし量を減らすことにより、ダイシングテープ4の張力が低下し、前述の吸着駒によるダイシングテープ4の吸着効率を向上することができる。それにより、多段式突き上げ治具がダイシングテープ4を突き上げても、吸着駒によるダイシングテープ4の吸着を維持することができるので、剥離対象のチップ1Cをダイシングテープ4から剥離しやすくすることができる。このような条件下で再びピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよく、さらにピックアップミスが起こった場合には、前述の工程P2〜P4に従って再びピックアップ動作を行ってもよい。チップ1Cのピックアップに成功したら(工程P6)、チップ1Cを実装位置まで搬送し(工程P7)、前記実施の形態1〜5で説明した方法を用いてチップ1Cを実装し(工程P8)、さらに樹脂封止して本実施の形態6の半導体装置を製造する。   When the multistage push-up jig described in the first embodiment is used, first, the suction collet 105 performs a peeling operation (pickup operation) from the dicing tape 4 of the chip 1C to be peeled (step P1). Here, when a pick-up mistake occurs in the chip 1C to be peeled off, the pick-up operation is performed again under the same operating conditions (step P2). Even if the pickup operation under this same operating condition (hereinafter referred to as retry operation) occurs multiple times (for example, 3 times) continuously, the multi-stage type push-up jig can be moved from about 30 mm / second to a second speed. A retry operation is performed with the pressure lowered to about 10 mm (process P3). Here, when a pick-up mistake occurs in the chip 1C to be peeled off, the pick-up operation may be performed again under the same operating conditions. When a pickup error occurs under such conditions, a retry operation is performed by lowering the push-up speed of the multi-stage push-up jig from about 10 mm / second to about 50 mm / second (step P4). Here, when a pick-up mistake occurs in the chip 1C to be peeled off, the pick-up operation may be performed again under the same operating conditions. If a pickup error occurs under such conditions, a retry operation is performed under the condition that the amount of stretching of the dicing tape 4 is reduced by about 1 mm (step P5). Thus, by reducing the amount of stretching of the dicing tape 4, the tension of the dicing tape 4 is reduced, and the suction efficiency of the dicing tape 4 by the aforementioned suction piece can be improved. Thereby, even if the multistage push-up jig pushes up the dicing tape 4, the suction of the dicing tape 4 by the suction piece can be maintained, so that the chip 1 </ b> C to be peeled can be easily peeled off from the dicing tape 4. . If a pickup error occurs again under these conditions, the pickup operation may be performed again under the same operating conditions. If a pickup error occurs again, the pickup operation is performed again according to steps P2 to P4 described above. You may go. When the chip 1C is successfully picked up (step P6), the chip 1C is transported to the mounting position (step P7), and the chip 1C is mounted using the method described in the first to fifth embodiments (step P8). The semiconductor device of the sixth embodiment is manufactured by resin sealing.

図44に示した複数の突き上げピン131を用いた場合には、まず、吸着コレット105が剥離対象のチップ1Cのダイシングテープ4からの剥離動作(ピックアップ動作)を行う(工程P9)。ここで、剥離対象のチップ1Cのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行う(工程P10)。この同じ動作条件でのピックアップ動作(以降、リトライ動作と記す)でも複数回(たとえば3回)連続してピックアップミスが起こった場合には、複数の突き上げピン131がダイシングテープ4を摺動する時間を0.05秒(50msec)程度増加した条件下でリトライ動作を行う(工程P11)。ここで、剥離対象のチップ1Cのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよい。このような条件下でピックアップミスが起こった場合には、複数の突き上げピン131の突き上げ量を50μm程度増加した条件下でリトライ動作を行う(工程P12)。ここで、剥離対象のチップ1Cのピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよい。このような条件下でピックアップミスが起こった場合には、前述の多段式突き上げ治具を用いた場合と同様に、ダイシングテープ4の引き伸ばし量を1mm程度減らした条件下でリトライ動作を行う(工程P5)。このようにダイシングテープ4の引き伸ばし量を減らすことにより、ダイシングテープ4の張力が低下し、前述の吸着駒によるダイシングテープ4の吸着効率を向上することができる。それにより、複数の突き上げピン131がダイシングテープ4を突き上げても、吸着駒によるダイシングテープ4の吸着を維持することができるので、剥離対象のチップ1Cをダイシングテープ4から剥離しやすくすることができる。このような条件下で再びピックアップミスが起こった場合には、同じ動作条件で再びピックアップ動作を行ってもよく、さらにピックアップミスが起こった場合には、前述の工程P10〜P12に従って再びピックアップ動作を行ってもよい。その後の工程は、前述の多段式突き上げ治具を用いた場合と同様である。   When the plurality of push-up pins 131 shown in FIG. 44 are used, first, the suction collet 105 performs a peeling operation (pickup operation) from the dicing tape 4 of the chip 1C to be peeled (step P9). Here, when a pick-up mistake occurs in the chip 1C to be peeled off, the pick-up operation is performed again under the same operating conditions (step P10). In this pickup operation under the same operating conditions (hereinafter referred to as retry operation), when pickup mistakes occur continuously a plurality of times (for example, three times), the time required for the plurality of push-up pins 131 to slide on the dicing tape 4 The retry operation is performed under the condition that is increased by about 0.05 seconds (50 msec) (step P11). Here, when a pick-up mistake occurs in the chip 1C to be peeled off, the pick-up operation may be performed again under the same operating conditions. If a pickup error occurs under such conditions, a retry operation is performed under the condition that the push-up amounts of the push-up pins 131 are increased by about 50 μm (process P12). Here, when a pick-up mistake occurs in the chip 1C to be peeled off, the pick-up operation may be performed again under the same operating conditions. When a pickup error occurs under such conditions, a retry operation is performed under the condition that the amount of stretching of the dicing tape 4 is reduced by about 1 mm as in the case of using the multistage push-up jig described above (process) P5). Thus, by reducing the amount of stretching of the dicing tape 4, the tension of the dicing tape 4 is reduced, and the suction efficiency of the dicing tape 4 by the aforementioned suction piece can be improved. Thereby, even if the plurality of push-up pins 131 push up the dicing tape 4, the suction of the dicing tape 4 by the suction piece can be maintained, so that the chip 1 </ b> C to be peeled can be easily peeled from the dicing tape 4. . If a pickup error occurs again under these conditions, the pickup operation may be performed again under the same operating conditions. If a pickup error occurs again, the pickup operation is performed again according to steps P10 to P12 described above. You may go. Subsequent steps are the same as in the case of using the aforementioned multi-stage push-up jig.

図45に示したホーン132を用いた場合には、まず、吸着コレット105が剥離対象のチップ1Cのダイシングテープ4からの剥離動作(ピックアップ動作)を行う(工程P13)。このような条件下でピックアップミスが起こった場合には、ホーン132がダイシングテープに加える縦振動(超音波)の振幅を50%以下に減らした条件下でリトライ動作を行う(工程P14)。このような条件下でピックアップミスが起こった場合には、前述の多段式突き上げ治具を用いた場合および複数の突き上げピン131を用いた場合と同様に、ダイシングテープ4の引き伸ばし量を1mm程度減らした条件下でリトライ動作を行う(工程P5)。このようにダイシングテープ4の引き伸ばし量を減らすことにより、ダイシングテープ4の張力が低下し、前述の吸着駒によるダイシングテープ4の吸着効率を向上することができる。それにより、ホーン132がダイシングテープ4を突き上げても、吸着駒によるダイシングテープ4の吸着を維持することができるので、剥離対象のチップ1Cをダイシングテープ4から剥離しやすくすることができる。このような条件下で再びピックアップミスが起こった場合には、前述の工程P14に従って再びピックアップ動作を行ってもよい。その後の工程は、前述の多段式突き上げ治具を用いた場合と同様である。   When the horn 132 shown in FIG. 45 is used, first, the suction collet 105 performs a peeling operation (pickup operation) from the dicing tape 4 of the chip 1C to be peeled (process P13). When a pickup error occurs under such conditions, a retry operation is performed under the condition where the amplitude of the longitudinal vibration (ultrasonic wave) applied to the dicing tape by the horn 132 is reduced to 50% or less (process P14). When a pickup error occurs under such conditions, the amount of stretching of the dicing tape 4 is reduced by about 1 mm as in the case of using the multi-stage push-up jig and the case of using a plurality of push-up pins 131. The retry operation is performed under the conditions (step P5). Thus, by reducing the amount of stretching of the dicing tape 4, the tension of the dicing tape 4 is reduced, and the suction efficiency of the dicing tape 4 by the aforementioned suction piece can be improved. Thereby, even if the horn 132 pushes up the dicing tape 4, the adsorption of the dicing tape 4 by the adsorption piece can be maintained, so that the chip 1 </ b> C to be separated can be easily separated from the dicing tape 4. If a pickup mistake occurs again under such conditions, the pickup operation may be performed again according to the above-described process P14. Subsequent steps are the same as in the case of using the aforementioned multi-stage push-up jig.

(実施の形態7)
前記実施の形態6において示したホーン132を用いて剥離対象のチップ1Cをダイシングテープ4から剥離する場合(図45参照)には、吸着コレット105がピックアップミスを起こした際に、チップ1Cの剥離が途中まで進行している場合がある。そのような場合には、チップ1Cとダイシングテープ4との粘着力が当初の状態から変わっており、ホーン132が同じ突き上げ条件で突き上げると、過剰加振となって剥離対象のチップ1Cがダイシングテープ4上で移動してしまい、吸着コレット105が吸着している位置の精度が低下してしまう虞がある。また、チップ1Cの厚さが薄くなると、ホーン132から加わる縦振動(超音波)が同じ条件でも抗接強度が異なってくることから、剥離が途中までしか進まずにピックアップミスを起こす場合がある。本実施の形態7は、このようなホーン132を用いた場合のチップ1Cのピックアップミスを対策するものである。
(Embodiment 7)
When the chip 1C to be peeled is peeled from the dicing tape 4 using the horn 132 shown in the sixth embodiment (see FIG. 45), the chip 1C is peeled off when the pickup collet 105 causes a pickup mistake. May have progressed halfway. In such a case, the adhesive force between the chip 1C and the dicing tape 4 has changed from the initial state, and when the horn 132 is pushed up under the same pushing-up conditions, the chip 1C to be peeled off becomes a dicing tape due to excessive vibration. 4 and the accuracy of the position where the suction collet 105 is sucked may be lowered. Further, when the thickness of the chip 1C is reduced, the contact strength differs even under the same longitudinal vibration (ultrasonic wave) applied from the horn 132, so that there is a case where the pick-up error occurs without causing the separation to progress halfway. . In the seventh embodiment, a pickup mistake of the chip 1C when such a horn 132 is used is taken as a countermeasure.

たとえば、前記実施の形態6で説明したホーン132を用いた場合の縦振動(超音波)の条件(周波数が1kHz〜100kHz程度で振幅が1μm〜50μm程度、好ましくは10μm〜20μm程度)でピックアップミスが起こった場合には、前記実施の形態6で図46を用いて説明した工程P14に沿ってリトライ動作を行う。このリトライ動作時には、ホーン132から加振される振幅を所定量、たとえば5μm程度まで減らした条件下でリトライ動作を行う。それにより、剥離対象のチップ1Cへの過剰加振を防ぎ、そのチップ1Cがダイシングテープ4上で移動してしまうことを防止できるので、正確な位置精度で吸着コレット105がチップ1Cを吸着することが可能となる。また、予めリトライ動作を前提としてある場合には、最初のピックアップ動作(工程P13)時にホーン132から加振される振幅を小さく設定しておくことにより、最初のピックアップ動作時に剥離対象のチップ1Cへ過剰加振となってしまうことを防ぐことができる。   For example, a pickup error occurs under the conditions of longitudinal vibration (ultrasonic waves) when the horn 132 described in the sixth embodiment is used (frequency is about 1 kHz to 100 kHz and amplitude is about 1 μm to 50 μm, preferably about 10 μm to 20 μm). If this occurs, a retry operation is performed along the process P14 described with reference to FIG. 46 in the sixth embodiment. At the time of the retry operation, the retry operation is performed under the condition that the amplitude excited from the horn 132 is reduced to a predetermined amount, for example, about 5 μm. Thereby, excessive vibration to the chip 1C to be peeled can be prevented and the chip 1C can be prevented from moving on the dicing tape 4, so that the suction collet 105 sucks the chip 1C with accurate positional accuracy. Is possible. If retry operation is premised in advance, the amplitude to be vibrated from the horn 132 during the first pick-up operation (process P13) is set small, so that the chip 1C to be peeled off during the first pick-up operation is set. It is possible to prevent excessive excitation.

また、上記のようにホーン132から加振される振幅を減らす代わりに、ホーン132の突き上げ量を所定量、たとえば100μm程度まで減らした条件下でリトライ動作(工程P14)を行う(図47参照)。それにより、突き上げ速度が変わらずに突き上げ量のみ変わったことになるので、チップ1Cへの加振時間を減らすことができる。加振時間を減らすことにより、剥離対象のチップ1Cへの過剰加振を防ぐことができるので、そのチップ1Cがダイシングテープ4上で移動してしまうことを防止し、正確な位置精度で吸着コレット105がチップ1Cを吸着することが可能となる。また、上記のホーン132から加振される振幅を減らす手段を用いた場合と同様に、予めリトライ動作を前提としてある場合には、最初のピックアップ動作(工程P13)時にホーン132から加振される振幅を小さく設定しておくことにより、最初のピックアップ動作時に剥離対象のチップ1Cへ過剰加振となってしまうことを防ぐことができる。   Further, instead of reducing the amplitude excited from the horn 132 as described above, the retry operation (step P14) is performed under the condition that the amount of pushing up the horn 132 is reduced to a predetermined amount, for example, about 100 μm (see FIG. 47). . As a result, the push-up speed does not change and only the push-up amount is changed, so that the vibration time for the chip 1C can be reduced. By reducing the vibration time, it is possible to prevent excessive vibration to the chip 1C to be peeled off, so that the chip 1C is prevented from moving on the dicing tape 4, and the suction collet with accurate positional accuracy. 105 can adsorb the chip 1C. Similarly to the case where the means for reducing the amplitude excited from the horn 132 is used, if a retry operation is preliminarily assumed, the horn 132 is excited during the first pickup operation (step P13). By setting the amplitude small, it is possible to prevent excessive vibration from being applied to the chip 1C to be peeled off during the first pick-up operation.

チップ1Cのピックアップ工程(工程P6)およびそれ以降の工程P7、P8は、前記実施の形態6で説明した工程P6〜P8と同様である。   The chip 1C pick-up process (process P6) and the subsequent processes P7 and P8 are the same as the processes P6 to P8 described in the sixth embodiment.

(実施の形態8)
本実施の形態8は、ホーン132を用いた場合のチップ1Cの反り(変形)を対策するものである。
(Embodiment 8)
In the eighth embodiment, countermeasures against warping (deformation) of the chip 1C when the horn 132 is used.

図48は、本実施の形態8のホーン132の要部断面図であり、図49は、ホーン132をダイシングテープ4と接する先端部側から見た平面図であり、図50は、ホーン132の先端部とダイシングテープ4からの剥離対象のチップ1Cとの大きさを比較した平面図である。   48 is a cross-sectional view of a main part of the horn 132 according to the eighth embodiment. FIG. 49 is a plan view of the horn 132 viewed from the front end side in contact with the dicing tape 4. FIG. It is the top view which compared the magnitude | size with the chip | tip 1C of peeling object from the front-end | tip part and the dicing tape 4. FIG.

本発明者らが行った実験によれば、ホーン132を用いた縦振動(超音波)加振によってチップ1Cをダイシングテープ4(図45参照)から剥離する場合には、相対的にチップ1Cの中央部ほど剥離進行が早く、チップ1Cの周辺部ほど剥離進行が遅かった。そのような場合には、振動により発生した熱がチップ1Cに加わり、DAF製品の場合には、その熱によってチップ1Cの剥離が進行した中央部で接着してしまい剥離できなくなる不具合が懸念される。そこで、本実施の形態8では、図48〜図50に示すように、ホーン132の先端に横穴(空隙)132Hを設ける。本実施の形態8においては、ホーン132の先端部が平面で一辺の長さW1が9mmの矩形である場合に、横穴132Hは平面でホーン132の側面中央に設け、その径R1は1mm〜3mm程度とすることを例示できる。また、平面でホーン132の先端部の外周からチップ1Cの外周までの距離L1は、1mm〜2mm程度となるようにする。このような横穴132Hを設けることにより、平面で横穴132Hと対応するホーン132の先端部には、チップ1Cのピックアップ動作時に縦振動(超音波)が伝達し難くなる。それにより、チップ1Cの周辺部での剥離を促進し、中央部での発熱を抑制して貼り付きを防ぐことができる。縦振動(超音波)加振によってチップ1Cの中央部のみで剥離できなかった場合でも、チップ1Cとダイシングテープ4との接着領域は小さくなるので、吸着コレット105(図45参照)による吸引で剥離することができる。   According to experiments conducted by the present inventors, when the chip 1C is peeled off from the dicing tape 4 (see FIG. 45) by longitudinal vibration (ultrasonic) vibration using the horn 132, the chip 1C The progress of peeling was faster at the center and the progress of peeling was slower at the periphery of the chip 1C. In such a case, heat generated by vibration is applied to the chip 1C, and in the case of a DAF product, there is a concern that the chip 1C may be peeled off due to the heat and adhered to the center portion and cannot be peeled off. . Therefore, in the eighth embodiment, as shown in FIGS. 48 to 50, a lateral hole (gap) 132H is provided at the tip of the horn 132. In the eighth embodiment, when the tip of the horn 132 is a flat surface and a rectangle whose one side length W1 is 9 mm, the horizontal hole 132H is a flat surface and provided at the center of the side surface of the horn 132, and its diameter R1 is 1 mm to 3 mm. It can be exemplified as a degree. Further, the distance L1 from the outer periphery of the tip of the horn 132 to the outer periphery of the chip 1C on a plane is set to be about 1 mm to 2 mm. Providing such a horizontal hole 132H makes it difficult to transmit vertical vibration (ultrasonic waves) to the tip of the horn 132 corresponding to the horizontal hole 132H in a plane when the chip 1C is picked up. Thereby, peeling in the peripheral part of chip | tip 1C is accelerated | stimulated, the heat_generation | fever in a center part can be suppressed and sticking can be prevented. Even if the longitudinal vibration (ultrasonic) vibration cannot be peeled only at the center of the chip 1C, the bonding area between the chip 1C and the dicing tape 4 becomes small, so peeling by suction with the suction collet 105 (see FIG. 45). can do.

また、ピックアップミスが起こった場合でも、前記実施の形態6、7で説明した工程P13〜P14(図46および図47参照)に沿ってリトライ動作を実施することができる。   Even when a pickup mistake occurs, the retry operation can be performed along the steps P13 to P14 (see FIGS. 46 and 47) described in the sixth and seventh embodiments.

チップ1Cのピックアップ工程およびそれ以降の工程は、前記実施の形態6で説明した工程P6〜P8と同様である。   The chip 1C pick-up process and subsequent processes are the same as the processes P6-P8 described in the sixth embodiment.

(実施の形態9)
本実施の形態9も前記実施の形態8と同様に、ホーン132を用いた場合のチップ1Cの反り(変形)を対策するものである。
(Embodiment 9)
Similarly to the eighth embodiment, the ninth embodiment also takes measures against warping (deformation) of the chip 1C when the horn 132 is used.

図51は、本実施の形態9のホーン132の要部断面図であり、図52は、ホーン132をダイシングテープ4と接する先端部側から見た平面図であり、図53は、ホーン132の先端部とダイシングテープ4からの剥離対象のチップ1Cとの大きさを比較した平面図である。   51 is a cross-sectional view of the main part of the horn 132 according to the ninth embodiment. FIG. 52 is a plan view of the horn 132 as viewed from the front end side in contact with the dicing tape 4. FIG. It is the top view which compared the magnitude | size with the chip | tip 1C of peeling object from the front-end | tip part and the dicing tape 4. FIG.

図51〜図53に示すように、本実施の形態9では、ホーン132を先端部材(第1の部材)132Tと下部部材(第2の部材)132Bとから形成する。また、先端部材132Tおよび下部部材132Bは、平面でそれらの間の中央となる領域に空隙132Sが形成されるように、先端部材132Tが断面T字型となって下部部材132Bに差し込まれる形状となっている。本実施の形態9において、空隙132Sは平面矩形であり、先端部材132Tが平面で一辺の長さW1が9mmの矩形である場合に、空隙132Sの径(一辺の長さ)R1は1mm〜3mm程度とすることを例示できる。また、平面でホーン132の先端部の外周からチップ1Cの外周までの距離L1は、1mm〜2mm程度となるようにする。このような空隙132Sが形成されるような先端部材132Tおよび下部部材132Bとからホーン132を形成することにより、前記実施の形態8において横穴132Hを設けた場合と同様に、平面で空隙132Sと対応するホーン132の先端部には、チップ1Cのピックアップ動作時に縦振動(超音波)が伝達し難くなる。それにより、前記実施の形態8と同様に、チップ1Cの周辺部での剥離を促進し、中央部での剥離進行を抑制して反りを防ぐことができる。   As shown in FIGS. 51 to 53, in the ninth embodiment, the horn 132 is formed of a tip member (first member) 132T and a lower member (second member) 132B. Further, the tip member 132T and the lower member 132B have a shape in which the tip member 132T has a T-shaped cross section and is inserted into the lower member 132B so that a gap 132S is formed in a central region between them. It has become. In the ninth embodiment, the gap 132S is a plane rectangle, and when the tip member 132T is a plane and is a rectangle with a side length W1 of 9 mm, the diameter (length of one side) R1 of the gap 132S is 1 mm to 3 mm. It can be exemplified as a degree. Further, the distance L1 from the outer periphery of the tip of the horn 132 to the outer periphery of the chip 1C on a plane is set to be about 1 mm to 2 mm. By forming the horn 132 from the tip member 132T and the lower member 132B in which such a gap 132S is formed, it corresponds to the gap 132S in a plane as in the case where the horizontal hole 132H is provided in the eighth embodiment. Longitudinal vibration (ultrasonic waves) is difficult to be transmitted to the tip of the horn 132 when the chip 1C is picked up. As a result, similarly to the eighth embodiment, it is possible to promote peeling at the peripheral portion of the chip 1C, suppress the progress of peeling at the central portion, and prevent warpage.

また、空隙132Sは、径R1が1mm〜3mm程度の平面円形(図示は省略)であってもよい。   The gap 132S may be a planar circle (not shown) having a diameter R1 of about 1 mm to 3 mm.

このような本実施の形態9によっても前記実施の形態8と同様の効果を得ることができる。   Also in this ninth embodiment, the same effect as in the eighth embodiment can be obtained.

(実施の形態10)
前記実施の形態1で図示した配線基板11(たとえば図31〜図33参照)は、複数枚がまとめて所定のマガジンに収容された状態でチップ1Cおよび第2のチップ14の実装工程、Auワイヤ15の接続工程およびモールド樹脂17による封止工程等の各工程の実施場所へ搬送される。配線基板11は、このマガジンに収容された状態で熱処理(たとえばモールド樹脂17(図33参照)により封止後のベーク処理)が施されることもあり、マガジンは、熱処理時の熱によって変形してしまい、マガジンの寸法にばらつきが生じてしまうこともある。マガジンから配線基板11を取り出す際には、マガジンの寸法を基準にして配線基板11の取り出し位置を決定することから、このような寸法にばらつきの生じたマガジンを再び利用すると、配線基板11の取り出し位置にずれが生じてしまい、配線基板11をマガジンから取り出す際に配線基板11が他の部材と衝突し、配線基板11を破損してしまう虞がある。特に、配線基板11に複数のチップ1Cおよび第2のチップ14が実装されている場合には、1枚の配線基板11が破損してしまうことによって実装されているすべてのチップ1Cおよび第2のチップ14についても無駄にしてしまう虞がある。本実施の形態10は、このような配線基板11のマガジンからの取り出し時における破損を対策するものである。
(Embodiment 10)
The wiring substrate 11 illustrated in the first embodiment (see, for example, FIGS. 31 to 33) includes a mounting process of the chip 1C and the second chip 14 in a state where a plurality of sheets are accommodated in a predetermined magazine, Au wire 15 connecting steps and a sealing step with the mold resin 17 and the like are carried to the place where each step is performed. The wiring board 11 may be subjected to heat treatment (for example, bake treatment after sealing with mold resin 17 (see FIG. 33)) while being accommodated in the magazine, and the magazine is deformed by heat during the heat treatment. As a result, the dimensions of the magazine may vary. When the wiring board 11 is taken out from the magazine, the taking-out position of the wiring board 11 is determined on the basis of the dimensions of the magazine. Therefore, when the magazine having such a variation in dimensions is used again, the wiring board 11 is taken out. There is a possibility that the position shifts and the wiring board 11 collides with other members when the wiring board 11 is taken out of the magazine, and the wiring board 11 is damaged. In particular, when a plurality of chips 1C and the second chip 14 are mounted on the wiring board 11, all the chips 1C and the second chips mounted as a result of one wiring board 11 being damaged. The chip 14 may be wasted. The tenth embodiment takes measures against such damage when the wiring board 11 is taken out from the magazine.

図54および図55は、本実施の形態10における配線基板11をマガジン(収容治具)151から取り出して搬送レール(搬送軌道)150へ供給する配線基板供給機構のそれぞれ上面図および側面図であり、図56は、マガジン151の側面図である。   54 and 55 are a top view and a side view, respectively, of a wiring board supply mechanism that takes out the wiring board 11 from the magazine (housing jig) 151 and supplies it to the transport rail (transport track) 150 in the tenth embodiment. FIG. 56 is a side view of the magazine 151.

図54および図55に示すように、上記配線基板供給機構は、マガジン151を保持して図55の紙面の上下方向(以降、Z方向と記す)で昇降動作および図54の紙面の左右方向で平行移動を行うマガジン移送治具152、押さえ治具153とリニアガイド154と駆動機構155とからなる寸法測定治具、データ記憶機構156、ステージ157、ステージ157上にてマガジン151を抑えて配置位置を固定する固定治具158、天板159、およびマガジン移送治具152に保持されたマガジン151を上から押さえて固定する固定治具160等から形成される。   As shown in FIGS. 54 and 55, the wiring board supply mechanism holds the magazine 151 and moves up and down in the vertical direction (hereinafter referred to as the Z direction) in FIG. 55 and in the horizontal direction in FIG. The magazine transfer jig 152, the holding jig 153, the linear guide 154, and the drive mechanism 155 that perform parallel movement, the dimension measurement jig including the drive mechanism 155, the data storage mechanism 156, the stage 157, and the stage 157 hold down the magazine 151 and are arranged. The fixing jig 158 for fixing the magazine 151, the top plate 159, the fixing jig 160 for holding the magazine 151 held by the magazine transfer jig 152 from above, and the like.

寸法測定治具を形成する押さえ治具153と駆動機構155とは、連結部材161によって連結され、連結部材161は、リニアガイド154に沿って図54の紙面の左右方向で平行移動が可能な構造となっている。すなわち、押さえ治具153は、駆動機構155の動作に連動してリニアガイド154に沿って図54の紙面の左右方向で平行移動するものである。また、駆動機構155およびリニアガイド154は、設置位置が固定された天板159に固定されている。ステージ157についても、設置位置は固定されている。   The holding jig 153 that forms the dimension measuring jig and the drive mechanism 155 are connected by a connecting member 161, and the connecting member 161 can be translated along the linear guide 154 in the left-right direction on the paper surface of FIG. 54. It has become. That is, the holding jig 153 moves in parallel with the operation of the drive mechanism 155 along the linear guide 154 in the left-right direction on the paper surface of FIG. The drive mechanism 155 and the linear guide 154 are fixed to a top plate 159 whose installation position is fixed. The installation position of the stage 157 is also fixed.

データ記憶機構156は、駆動機構155の動作量に対応する押さえ治具153の移動量を記録するものであり、後述するマガジン移送治具152によるマガジン151の保持位置の微調整は、データ記憶機構156に記録された押さえ治具153の移動量を基づいて行う。   The data storage mechanism 156 records the movement amount of the holding jig 153 corresponding to the operation amount of the drive mechanism 155. Fine adjustment of the holding position of the magazine 151 by the magazine transfer jig 152 described later is performed by the data storage mechanism. This is performed based on the amount of movement of the pressing jig 153 recorded in 156.

図56に示すように、マガジン151は、内部に複数段で配線基板11を収容できる構造を有しており、搬送レール150へ配線基板11が供給される位置までマガジン移送治具152によって移送された時に、搬送レール150と対向して配線基板11が取り出される開口部を有している。   As shown in FIG. 56, the magazine 151 has a structure in which the wiring board 11 can be accommodated in a plurality of stages, and is transferred by the magazine transfer jig 152 to the position where the wiring board 11 is supplied to the transport rail 150. At the same time, it has an opening through which the wiring board 11 is taken out facing the transport rail 150.

図57は、マガジン151の寸法を測定し、マガジン151の寸法のばらつき分を考慮してマガジン151を配線基板11の供給位置まで移動するまでの工程を示したフローチャートである。また、図58、図60、図64、図67、図69、図71および図73は、図57に示したフローチャートの工程の詳細を説明する上記寸法測定治具の上面図であり、図59、図61、図62、図63、図65、図66、図68、図70、図72、図74、図75、図76および図77は、図57に示したフローチャートの工程の詳細を説明する上記寸法測定治具の側面図である。これら図57〜図77を用いて、マガジン151の寸法のばらつきの測定工程、およびそのばらつきを考慮してマガジン151を配線基板11の供給位置まで移動する工程について説明する。   FIG. 57 is a flowchart showing a process from measuring the dimensions of the magazine 151 to moving the magazine 151 to the supply position of the wiring board 11 in consideration of the variation in the dimensions of the magazine 151. 58, FIG. 60, FIG. 64, FIG. 67, FIG. 69, FIG. 71, and FIG. 73 are top views of the dimension measuring jig for explaining the details of the steps of the flowchart shown in FIG. 61, 62, 63, 65, 66, 68, 70, 72, 74, 75, 76, and 77 explain details of the steps of the flowchart shown in FIG. 57. It is a side view of the said dimension measuring jig to do. With reference to FIGS. 57 to 77, a process for measuring the variation in the dimensions of the magazine 151 and a process for moving the magazine 151 to the supply position of the wiring board 11 in consideration of the variation will be described.

まず、図58および図59に示すように、ステージ157上に配線基板11(図示は省略)を収容したマガジン151を供給する(工程P21)。この時、そのマガジン151から背板162までの距離がマガジン151の幅(図58および図59の紙面で左右方向に対応)より大きい場合には、後の工程で固定治具158がマガジン151を押さえた時に、マガジン151が倒れてしまう虞があることから、マガジン151から背板162までの距離がマガジン151の幅以下となるようにマガジン151をステージ157上に配置する。次いで、駆動機構155を駆動し、マガジン移送治具153の背板162まで押さえ治具153を動作させる。それにより、ステージ157上にマガジン151が供給された時点での、図58および図59の紙面の左右方向(以降、Y方向(第3の方向)と記す)における背板162の配置されている座標(以降、第1のY座標と記す)を得ることができ、この第1のY座標は、データ記憶機構156に記録される。   First, as shown in FIGS. 58 and 59, a magazine 151 containing a wiring board 11 (not shown) is supplied onto a stage 157 (process P21). At this time, if the distance from the magazine 151 to the back plate 162 is larger than the width of the magazine 151 (corresponding to the left and right directions on the paper surface of FIGS. 58 and 59), the fixing jig 158 will remove the magazine 151 in a later step. Since the magazine 151 may fall down when pressed, the magazine 151 is arranged on the stage 157 so that the distance from the magazine 151 to the back plate 162 is equal to or smaller than the width of the magazine 151. Next, the drive mechanism 155 is driven, and the holding jig 153 is operated up to the back plate 162 of the magazine transfer jig 153. Thereby, the back plate 162 is arranged in the left-right direction (hereinafter referred to as the Y direction (third direction)) in FIG. 58 and FIG. 59 when the magazine 151 is supplied onto the stage 157. A coordinate (hereinafter referred to as a first Y coordinate) can be obtained, and the first Y coordinate is recorded in the data storage mechanism 156.

次に、図60および図61に示すように、駆動機構155を駆動して押さえ治具153を元の位置へ戻した後、固定治具158によってマガジン151をマガジン移送治具152の背板162に押し付ける。続いて、図62に示すように、マガジン移送治具152の下部保持治具163がマガジン151の底部と接する位置までマガジン移送治具152を上昇させる。続いて、図63に示すように、さらにマガジン移送治具152を上昇させることによってマガジン151を上昇させ、下部保持治具163と固定治具160とでマガジン151を挟むことによってマガジン151を固定する(工程P22)。   Next, as shown in FIGS. 60 and 61, the drive mechanism 155 is driven to return the holding jig 153 to the original position, and then the magazine 151 is moved by the fixing jig 158 to the back plate 162 of the magazine transfer jig 152. Press on. Subsequently, as shown in FIG. 62, the magazine transfer jig 152 is raised to a position where the lower holding jig 163 of the magazine transfer jig 152 is in contact with the bottom of the magazine 151. Subsequently, as shown in FIG. 63, the magazine 151 is further raised by raising the magazine transfer jig 152, and the magazine 151 is fixed by sandwiching the magazine 151 between the lower holding jig 163 and the fixing jig 160. (Process P22).

次に、図64および図65に示すように、下部保持治具163と固定治具160とでマガジン151を挟んだ状態で、マガジン移送治具152および固定治具160をY方向での原点位置へ移動させる。この原点位置は、予め設定されているマガジン151から配線基板11を搬送レール150へ供給するための基準となる位置であり、原点位置における背板162のY方向での座標(以降、第2のY座標と記す)は予めデータ記憶機構156に記録されている。なお、マガジン151の開口部は、図64の紙面でY方向と直行し、搬送レール150が延在するX方向(第4の方向)に向かって開口している。続いて、図66に示すように、配線基板11をマガジン151から搬送レール150へ供給できる高さ(寸法測定位置)までマガジン移送治具152を上昇させる(工程P23)。   Next, as shown in FIGS. 64 and 65, with the magazine 151 sandwiched between the lower holding jig 163 and the fixing jig 160, the magazine transfer jig 152 and the fixing jig 160 are moved to the origin positions in the Y direction. Move to. The origin position is a reference position for supplying the wiring board 11 from the magazine 151 set in advance to the transport rail 150, and the coordinates in the Y direction of the back plate 162 at the origin position (hereinafter referred to as the second position). (Denoted as Y coordinate) is recorded in the data storage mechanism 156 in advance. Note that the opening of the magazine 151 is perpendicular to the Y direction on the plane of FIG. 64 and opens in the X direction (fourth direction) in which the transport rail 150 extends. Subsequently, as shown in FIG. 66, the magazine transfer jig 152 is raised to a height (dimension measurement position) at which the wiring board 11 can be supplied from the magazine 151 to the transport rail 150 (process P23).

次に、図67および図68に示すように、駆動機構155を駆動し、マガジン移送治具152によって保持されたマガジン151の側面に押さえ治具153を押し付ける(工程P24)。それにより、そのマガジン151の側面のY方向での座標(以降、第3のY座標と記す)を得ることができる。   Next, as shown in FIGS. 67 and 68, the drive mechanism 155 is driven to press the pressing jig 153 against the side surface of the magazine 151 held by the magazine transfer jig 152 (process P24). Thereby, the coordinate in the Y direction of the side surface of the magazine 151 (hereinafter referred to as the third Y coordinate) can be obtained.

続いて、前述の第1のY座標および第2のY座標から、第1のY座標から第2のY座標までのマガジン移送治具152の第1のY方向移動量を求める。ここで、本実施の形態10では、第1のY座標、第2のY座標および第3のY座標を設定した際に、図58〜図68の紙面の右へ行くほど座標が大きくなるようにY座標を設定している場合には、前記第1のY方向移動量は正の数値となり、図58〜図68の紙面の右へ行くほど座標が小さくなるようにY座標を設定している場合には、前記第1のY方向移動量は負の数値となる。次いで、これら第1のY座標、第3のY座標および第1のY方向移動量から、マガジン151の幅(第1の幅)を求める。すなわち、第1のY座標+第1のY方向移動量−第3のY座標から求められる数値の絶対値がマガジン151の幅となる(工程P25)。次いで、図69および図70に示すように、駆動機構155を駆動して押さえ治具153を元の位置へ戻す。   Subsequently, the first Y-direction movement amount of the magazine transfer jig 152 from the first Y coordinate to the second Y coordinate is obtained from the first Y coordinate and the second Y coordinate. Here, in the tenth embodiment, when the first Y coordinate, the second Y coordinate, and the third Y coordinate are set, the coordinate becomes larger toward the right side of the paper in FIGS. When the Y coordinate is set, the first Y-direction movement amount is a positive numerical value, and the Y coordinate is set so that the coordinate decreases as it goes to the right of the page in FIGS. If there is, the first movement amount in the Y direction is a negative value. Next, the width (first width) of the magazine 151 is obtained from the first Y coordinate, the third Y coordinate, and the first Y-direction movement amount. That is, the absolute value of the numerical value obtained from the first Y coordinate + the first Y-direction movement amount−the third Y coordinate is the width of the magazine 151 (process P25). Next, as shown in FIGS. 69 and 70, the driving mechanism 155 is driven to return the pressing jig 153 to the original position.

次に、図71および図72に示すように、Y方向でマガジン151の中心と搬送レール151の中心とが揃うようにマガジン移送治具152および固定治具160を移動させる。この時の移動量(第1の差)は、予めデータ記憶機構156に記録されているY方向での搬送レール151の中心座標、前述の工程で求めたマガジン151の幅および移動前の背板162の座標(第2のY座標)から求めることができる。また、移動後の背板162のY方向での座標を第4のY座標としてデータ記憶機構156に記録する。   Next, as shown in FIGS. 71 and 72, the magazine transfer jig 152 and the fixing jig 160 are moved so that the center of the magazine 151 and the center of the transport rail 151 are aligned in the Y direction. The amount of movement (first difference) at this time is the center coordinates of the transport rail 151 in the Y direction recorded in advance in the data storage mechanism 156, the width of the magazine 151 determined in the above-described process, and the back plate before movement. It can be obtained from the 162 coordinates (second Y coordinate). In addition, the coordinate in the Y direction of the back plate 162 after the movement is recorded in the data storage mechanism 156 as the fourth Y coordinate.

ここまでの工程で、配線基板11をマガジン151から搬送レール150へ供給できる位置(実装基板取り出し位置)までマガジン151を移送することができるが、ここまでの工程中にマガジン移送治具152によって保持されたマガジン151が傾いてしまっている虞がある。その場合には、配線基板11のマガジン151からの取り出し位置と搬送レール150の設置位置とで微小な位置ずれが生じている虞がある。そこで本実施の形態10では、この微小な位置ずれを修正するために、図73および図74に示すように、まず駆動機構155を駆動し、マガジン移送治具152によって保持されたマガジン151の側面に押さえ治具153を押し付ける。続いて、図75に示すように、固定治具160を緩め、押さえ治具153のからの押圧によってマガジン151の傾きを修正する。この時、マガジン151が傾いていなかった場合には、マガジン151の姿勢に変化はない。   In the process so far, the magazine 151 can be transferred to the position where the wiring board 11 can be supplied from the magazine 151 to the transport rail 150 (mounting board take-out position), but is held by the magazine transfer jig 152 in the process so far. There is a possibility that the magazine 151 is tilted. In that case, there is a possibility that a slight positional deviation occurs between the position where the wiring board 11 is taken out from the magazine 151 and the position where the transport rail 150 is installed. Therefore, in the tenth embodiment, in order to correct this minute positional deviation, as shown in FIGS. 73 and 74, first, the drive mechanism 155 is driven, and the side surface of the magazine 151 held by the magazine transfer jig 152 is shown. The holding jig 153 is pressed against. Subsequently, as shown in FIG. 75, the fixing jig 160 is loosened, and the inclination of the magazine 151 is corrected by pressing from the holding jig 153. At this time, if the magazine 151 is not inclined, the posture of the magazine 151 is not changed.

次に、図76に示すように、固定治具160を締めてマガジン151を固定する。続いて、駆動機構155を駆動し、マガジン移送治具152によって保持されたマガジン151の側面に押さえ治具153を押し付ける。それにより、傾きが修正されたマガジン151の側面のY方向での座標(以降、第5のY座標と記す)を得ることができる。ここで、図76において、C1で示す一点差線は、搬送レール150のY方向での中心位置であり、C2で示す一点差線は、傾きが修正されたマガジン151のY方向での中心位置である。   Next, as shown in FIG. 76, the fixing jig 160 is tightened to fix the magazine 151. Subsequently, the drive mechanism 155 is driven, and the pressing jig 153 is pressed against the side surface of the magazine 151 held by the magazine transfer jig 152. Thereby, the coordinate in the Y direction of the side surface of the magazine 151 whose inclination is corrected (hereinafter referred to as the fifth Y coordinate) can be obtained. In FIG. 76, the one-point difference line indicated by C1 is the center position in the Y direction of the transport rail 150, and the one-point difference line indicated by C2 is the center position in the Y direction of the magazine 151 whose inclination is corrected. It is.

続いて、前述の第1のY座標および第4のY座標から、第1のY座標から第4のY座標までのマガジン移送治具152の第2のY方向移動量を求める。次いで、これら第1のY座標、第5のY座標および第2のY方向移動量から、傾き修正後のマガジン151の幅を求める(工程P25)。すなわち、第1のY座標+第2のY方向移動量−第5のY座標から求められる数値の絶対値が傾き修正後のマガジン151の幅となる。次いで、予めデータ記憶機構156に記録されているY方向での搬送レール151の中心座標、傾き修正後のマガジン151の幅および背板162の座標(第4のY座標)から、搬送レール150のY方向での中心位置と傾き修正後のマガジン151のY方向での中心位置とを一致させるためのマガジン移送治具152および固定治具160の修正移動量を求める(工程P26)。次いで、駆動機構155を駆動して押さえ治具153を元の位置へ戻す。   Subsequently, the second Y-direction movement amount of the magazine transfer jig 152 from the first Y coordinate to the fourth Y coordinate is obtained from the first Y coordinate and the fourth Y coordinate. Next, the width of the magazine 151 after the inclination correction is obtained from the first Y coordinate, the fifth Y coordinate, and the second Y-direction movement amount (process P25). That is, the absolute value of the numerical value obtained from the first Y coordinate + the second Y-direction movement amount−the fifth Y coordinate is the width of the magazine 151 after the inclination correction. Next, from the center coordinates of the transport rail 151 in the Y direction recorded in advance in the data storage mechanism 156, the width of the magazine 151 after the inclination correction, and the coordinates of the back plate 162 (fourth Y coordinate), A correction movement amount of the magazine transfer jig 152 and the fixing jig 160 for matching the center position in the Y direction with the center position in the Y direction of the magazine 151 after the inclination correction is obtained (step P26). Next, the drive mechanism 155 is driven to return the pressing jig 153 to the original position.

次に、図77に示すように、上記修正移動量に基づいてマガジン移送治具152および固定治具160を移動させる(工程P27)。それにより、配線基板11をマガジン151から搬送レール150へ位置精度良く確実に供給できる位置までマガジン151を移送することができる。すなわち、本実施の形態10によれば、配線基板11を破損させることなくマガジン151から搬送レール150へ供給することが可能となる。   Next, as shown in FIG. 77, the magazine transfer jig 152 and the fixing jig 160 are moved based on the correction movement amount (step P27). Thus, the magazine 151 can be transferred to a position where the wiring board 11 can be reliably supplied from the magazine 151 to the transport rail 150 with high positional accuracy. That is, according to the tenth embodiment, the wiring board 11 can be supplied from the magazine 151 to the transport rail 150 without being damaged.

配線基板11は、マガジン151から取り出された後、たとえば搬送レール150に従ってチップ1Cの実装が行われる位置(チップ実装位置)まで搬送された後、前記実施の形態1〜9で説明した配線基板11上へのチップ1Cもしくは第2のチップ14の実装工程(第1の工程)が実施され後に再び元のマガジン151もしくは他のマガジン151へ収容される。配線基板11がマガジン151から取り出される時点でチップ1Cおよび第2のチップ14の実装工程が完了している場合には、前記実施の形態1〜9で説明したAuワイヤ15の接続工程(第1の工程)、またはモールド樹脂17による封止工程(第1の工程)等が実施された後に再び元のマガジン151もしくは他のマガジン151へ収容される。また、配線基板11がマガジン151から取り出される時点でモールド樹脂17による封止工程が完了している場合には、配線基板11を切断して半導体パッケージを形成する工程が実施される場合もある。   After the wiring board 11 is taken out from the magazine 151, for example, after being transported to a position (chip mounting position) where the chip 1C is mounted according to the transport rail 150, the wiring board 11 described in the first to ninth embodiments. After the mounting process (first process) of the chip 1C or the second chip 14 on the upper side is performed, the chip 1C is accommodated in the original magazine 151 or another magazine 151 again. When the mounting process of the chip 1C and the second chip 14 is completed at the time when the wiring board 11 is taken out from the magazine 151, the connection process of the Au wire 15 described in the first to ninth embodiments (the first process) Or the sealing step (first step) with the mold resin 17 and the like, and then the original magazine 151 or another magazine 151 is accommodated again. When the wiring substrate 11 is removed from the magazine 151 and the sealing process with the mold resin 17 is completed, a step of cutting the wiring substrate 11 to form a semiconductor package may be performed.

(実施の形態11)
本実施の形態11は、前記実施の形態10で説明した搬送レール150のY方向での中心位置と傾き修正後のマガジン151のY方向での中心位置とを一致させるためのマガジン移送治具152および固定治具160の移動を、マガジン151から配線基板11を1枚取り出すごとに実施するものである。
(Embodiment 11)
In the eleventh embodiment, the magazine transfer jig 152 for matching the center position in the Y direction of the transport rail 150 described in the tenth embodiment with the center position in the Y direction of the magazine 151 after the inclination correction. The movement of the fixing jig 160 is performed every time one wiring board 11 is taken out from the magazine 151.

マガジン151の幅は、複数枚の配線基板11が収容されている各段毎にばらつきがある。図78は、その複数枚の配線基板11が収容されている各段毎にマガジン151の寸法を測定し、各段毎のマガジン151の幅のばらつき分を考慮してマガジン151を配線基板11の供給位置まで移動するまでの工程を示したフローチャートである。   The width of the magazine 151 varies for each stage in which a plurality of wiring boards 11 are accommodated. 78, the dimension of the magazine 151 is measured for each stage in which the plurality of wiring boards 11 are accommodated, and the magazine 151 is attached to the wiring board 11 in consideration of the variation in the width of the magazine 151 for each stage. It is the flowchart which showed the process until it moves to a supply position.

まず、1枚の配線基板(第1の実装基板)11がマガジン151から搬送レール150へ供給されるか、もしくは搬送レール150からマガジン151へ戻ってくる(工程P28)。次いで、次段の配線基板(第2の実装基板)11をマガジン151から搬送レール150へ供給できる高さまでマガジン移送治具152を上昇もしくは下降させる(工程P29)。   First, one wiring board (first mounting board) 11 is supplied from the magazine 151 to the transport rail 150 or returns from the transport rail 150 to the magazine 151 (process P28). Next, the magazine transfer jig 152 is raised or lowered to a height at which the next-stage wiring board (second mounting board) 11 can be supplied from the magazine 151 to the transport rail 150 (process P29).

次に、駆動機構155を駆動し、マガジン移送治具152によって保持されたマガジン151の側面に押さえ治具153を押し付ける。それにより、次段の配線基板11の搬送レール150への供給位置(以降、次段供給位置と記す)おいて、マガジン151の側面のY方向での座標(以降、第6のY座標と記す)を得ることができる。   Next, the drive mechanism 155 is driven, and the pressing jig 153 is pressed against the side surface of the magazine 151 held by the magazine transfer jig 152. Thereby, at the supply position (hereinafter referred to as the next-stage supply position) of the next-stage wiring board 11 to the transport rail 150, the coordinates in the Y direction of the side surface of the magazine 151 (hereinafter referred to as the sixth Y-coordinate). ) Can be obtained.

続いて、前記実施の形態10で説明した第1のY座標、第2のY方向移動量および第6のY座標から、次段供給位置(第1の収容位置)おけるマガジン151の幅(第2の幅)を求める(工程P30)。すなわち、第1のY座標+第2のY方向移動量−第6のY座標から求められる数値の絶対値が、次段供給位置おけるマガジン151の幅となる。次いで、予めデータ記憶機構156に記録されているY方向での搬送レール151の中心座標、次段供給位置おけるマガジン151の幅および背板162の座標(第4のY座標)から、搬送レール150のY方向での中心位置と次段供給位置おけるマガジン151のY方向での中心位置とを一致させるためのマガジン移送治具152および固定治具160の移動量(第2の差)を求める(工程P31)。次いで、駆動機構155を駆動して押さえ治具153を元の位置へ戻す。   Subsequently, from the first Y coordinate, the second Y-direction movement amount, and the sixth Y coordinate described in the tenth embodiment, the width (first) of the magazine 151 at the next stage supply position (first accommodation position). 2) (process P30). That is, the absolute value of the numerical value obtained from the first Y coordinate + the second movement amount in the Y direction−the sixth Y coordinate is the width of the magazine 151 at the next stage supply position. Next, the transport rail 150 is calculated from the center coordinates of the transport rail 151 in the Y direction recorded in the data storage mechanism 156 in advance, the width of the magazine 151 at the next stage supply position, and the coordinates of the back plate 162 (fourth Y coordinate). The movement amount (second difference) of the magazine transfer jig 152 and the fixing jig 160 for matching the center position in the Y direction with the center position in the Y direction of the magazine 151 at the next stage supply position is obtained (second difference). Step P31). Next, the drive mechanism 155 is driven to return the pressing jig 153 to the original position.

次に、工程P31で求めたマガジン移送治具152および固定治具160の移動量に基づいてマガジン移送治具152および固定治具160を移動させる(工程P32)。それにより、次段の配線基板11をマガジン151から搬送レール150へ位置精度良く確実に供給できる位置までマガジン151を移送することができる。このような工程P28〜P32をマガジン151から配線基板11を1枚取り出すごとに実施することにより、マガジン151に収容されている各段の配線基板11を破損させることなくマガジン151から搬送レール150へ供給することが可能となる。   Next, the magazine transfer jig 152 and the fixing jig 160 are moved based on the movement amounts of the magazine transfer jig 152 and the fixing jig 160 obtained in the process P31 (process P32). Thus, the magazine 151 can be transferred to a position where the next-stage wiring board 11 can be reliably supplied from the magazine 151 to the transport rail 150 with high positional accuracy. By performing such steps P28 to P32 every time one wiring board 11 is taken out from the magazine 151, the magazine 151 is transferred to the transport rail 150 without damaging the wiring board 11 in each stage accommodated in the magazine 151. It becomes possible to supply.

上記のような本実施の形態11によっても、前記実施の形態10と同様の効果を得ることができる。   According to the eleventh embodiment as described above, the same effect as in the tenth embodiment can be obtained.

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.

たとえば、前記実施の形態では、チップを配線基板上に実装する場合について説明したが、チップを銅等の金属フレームに実装してもよい。   For example, in the above embodiment, the case where the chip is mounted on the wiring board has been described, but the chip may be mounted on a metal frame such as copper.

本発明の半導体装置の製造方法は、粘着テープに貼り付けた半導体ウエハをダイシングして複数の半導体チップに分割した後、それぞれの半導体チップを粘着テープから剥離し、配線基板等の実装領域に実装する工程を有する半導体装置の製造工程に広く適用することができる。   The method for manufacturing a semiconductor device of the present invention is a method of dicing a semiconductor wafer attached to an adhesive tape to divide the semiconductor wafer into a plurality of semiconductor chips, then peeling each semiconductor chip from the adhesive tape and mounting it on a mounting area such as a wiring board. The present invention can be widely applied to a manufacturing process of a semiconductor device having a process for performing the above process.

1C チップ
1CA チップ形成領域(チップ領域)
1W ウエハ
3 バックグラインドテープ
4 ダイシングテープ(粘着テープ)
5 ウエハリング
6 ダイシングブレード
7 押さえ板
8 エキスパンドリング
10 DAF
11 配線基板(実装基板、第1の実装基板、第2の実装基板)
12 Auワイヤ
13 電極
14 第2のチップ
15 Auワイヤ
16 電極
17 モールド樹脂
18 積層パッケージ
100 チップ剥離装置
101 ステージ
102 吸着駒
103 吸引口
104 溝
105 吸着コレット
105A 傾き調整機構(ヘッド部)
105B 受け座(第1の受け座部)
105C 磁石(第1の磁石)
105D 傾き調整機構(第1の磁性体部)
105E 受け座(第2の受け座部)
105F 磁石(第2の磁石)
105G コレットホルダ
105H 溝
106 吸着口
107 ボンディングヘッド
110A 第1のブロック
110B 第2のブロック
110C 第3のブロック
111A 第1の圧縮コイルばね
111B 第2の圧縮コイルばね
112 プッシャ
121 配管(第1の真空供給系統)
122 配管(第2の真空供給系統、第1のエアー供給系統)
123、124 バルブ
131 突き上げピン(突き上げ治具)
132 ホーン(突き上げ治具)
132B 下部部材(第2の部材)
132H 横穴(空隙)
132S 空隙
132T 先端部材(第1の部材)
150 搬送レール(搬送軌道)
151 マガジン(収容治具)
152 マガジン移送治具
153 押さえ治具
154 リニアガイド
155 駆動機構
156 データ記憶機構
157 ステージ
158 固定治具
159 天板
160 固定治具
161 連結部材
162 背板
163 下部保持治具
KBS ボンディングステージ(第1のボンディングステージ)
KH ボイド(気泡)
P1〜P15 工程
P21〜P32 工程
TK 突起部(加圧治具)
1C chip 1CA chip formation area (chip area)
1W Wafer 3 Back grinding tape 4 Dicing tape (adhesive tape)
5 Wafer ring 6 Dicing blade 7 Holding plate 8 Expanding ring 10 DAF
11 Wiring board (Mounting board, 1st mounting board, 2nd mounting board)
12 Au wire 13 Electrode 14 Second chip 15 Au wire 16 Electrode 17 Mold resin 18 Stacked package 100 Chip peeling device 101 Stage 102 Suction piece 103 Suction port 104 Groove 105 Suction collet 105A Inclination adjusting mechanism (head part)
105B Receiving seat (first receiving seat)
105C Magnet (first magnet)
105D Tilt adjustment mechanism (first magnetic part)
105E Receiving seat (second receiving seat)
105F magnet (second magnet)
105G Collet holder 105H Groove 106 Suction port 107 Bonding head 110A First block 110B Second block 110C Third block 111A First compression coil spring 111B Second compression coil spring 112 Pusher 121 Piping (first vacuum supply system)
122 piping (second vacuum supply system, first air supply system)
123, 124 Valve 131 Push-up pin (push-up jig)
132 Horn (push-up jig)
132B Lower member (second member)
132H Horizontal hole (void)
132S gap 132T tip member (first member)
150 Transport rail (transport track)
151 magazine (holding jig)
152 Magazine transfer jig 153 Holding jig 154 Linear guide 155 Drive mechanism 156 Data storage mechanism 157 Stage 158 Fixing jig 159 Top plate 160 Fixing jig 161 Connecting member 162 Back plate 163 Lower holding jig KBS Bonding stage (first stage) Bonding stage)
KH void (bubble)
P1-P15 Process P21-P32 Process TK Protrusion (Pressure jig)

Claims (6)

以下の工程を含む半導体装置の製造方法:
(a)主面が分割領域によって複数のチップ領域に区画され、前記チップ領域の各々に集積回路が形成され、裏面にDAFを貼付し、更に前記DAF上に粘着テープが貼付された半導体ウエハを用意する工程、
(b)前記分割領域に沿って前記半導体ウエハと前記DAFとを切断して複数の半導体チップに分割し、前記複数の半導体チップを前記粘着テープで保持する工程、
(c)前記粘着テープで保持された前記複数の半導体チップのうち、前記粘着テープからの剥離対象となる半導体チップの上面を吸着コレットで第1の吸引力で吸着および保持することにより、前記半導体チップの下面に貼付けられ、個片化された前記DAFに振動を加えて、前記半導体チップと個片化された前記DAFとを一緒に前記粘着テープから剥離する工程、
(d)前記(c)工程後、前記半導体チップの前記上面を前記吸着コレットで前記第1の吸引力より小さい第2の吸引力で吸着および保持しつつ、前記半導体チップの下面を、個片化された前記DAFを介してチップ実装領域にダイボンディングする工程。
ここで、前記第1の吸引力は、前記半導体チップを、個片化された前記DAFと一緒に前記粘着テープから剥離することのできる吸着力であり、
前記第2の吸引力は、前記第1の吸引力よりも小さく、前記半導体チップを前記吸着コレットから落下させない吸引力であり、
前記半導体チップの中央部での前記振動の伝達と、前記半導体チップの周辺部での前記振動の伝達とが制御され、前記中央部での前記振動は、前記周辺部での前記振動よりも伝達し難い。
A semiconductor device manufacturing method including the following steps:
(A) A semiconductor wafer in which a main surface is divided into a plurality of chip regions by divided regions, an integrated circuit is formed in each of the chip regions, DAF is attached to the back surface, and an adhesive tape is further attached to the DAF. The process to prepare,
(B) cutting the semiconductor wafer and the DAF along the divided region to divide the semiconductor wafer into a plurality of semiconductor chips, and holding the plurality of semiconductor chips with the adhesive tape;
(C) among the plurality of semiconductor chips held by the adhesive tape, by adsorbing and holding the upper surface of the semi-conductor chip that Do and be stripped from the adhesive tape in the first suction force in the suction collet, attached on the lower surface of the front Symbol semiconductors chips, by applying vibration to the DAF which is sectioned, peeling off from the adhesive tape and said DAF to said being a semiconductor chip and diced together,
; (D) (c) after the step, prior Symbol while adsorption and held by the first suction force smaller than the first suction force the upper surface at the suction collet semi conductor chips, the lower surface of the front Symbol semiconductors chips Is die-bonded to the chip mounting region through the DAF separated into pieces .
Here, the first suction force, the pre-Symbol semiconductors chips, a suction force which can be peeled from the adhesive tape together with the DAF which is sectioned,
The second suction force, the first smaller than the suction force, Ri before Symbol attraction der not to drop the semi conductor chip from the suction collet,
The transmission of the vibration at the central portion of the semiconductor chip and the transmission of the vibration at the peripheral portion of the semiconductor chip are controlled, and the vibration at the central portion is transmitted more than the vibration at the peripheral portion. It is hard to do.
請求項1記載の半導体装置の製造方法において、
前記吸着コレットは、前記第1の吸引力を供給する第1の真空供給系統および前記第2の吸引力を供給する第2の真空供給系統と接続され、
前記(c)工程では、前記第1の真空供給系統を開放し、前記第2の真空供給系統を閉じることで前記吸着コレットに前記第1の吸引力を供給し、
前記(d)工程では、前記第1の真空供給系統を閉じ、前記第2の真空供給系統を開放することで前記吸着コレットに前記第2の吸引力を供給する。
In the manufacturing method of the semiconductor device according to claim 1,
The suction collet is connected to a first vacuum supply system that supplies the first suction force and a second vacuum supply system that supplies the second suction force;
In the step (c), the first suction force is supplied to the suction collet by opening the first vacuum supply system and closing the second vacuum supply system,
In the step (d), the second suction force is supplied to the suction collet by closing the first vacuum supply system and opening the second vacuum supply system.
請求項1記載の半導体装置の製造方法において、
前記吸着コレットは、前記第1の吸引力および前記第2の吸引力を供給する第1の真空供給系統および第1のエアー供給系統と接続され、
前記(c)工程では、前記第1の真空供給系統を開放し、前記第1のエアー供給系統を閉じることで前記吸着コレットに前記第1の吸引力を供給し、
前記(d)工程では、前記第1の真空供給系統および前記第1のエアー供給系統を開放することで前記吸着コレットに前記第2の吸引力を供給する。
In the manufacturing method of the semiconductor device according to claim 1,
The suction collet is connected to a first vacuum supply system and a first air supply system that supply the first suction force and the second suction force;
In the step (c), the first suction force is supplied to the suction collet by opening the first vacuum supply system and closing the first air supply system,
In the step (d), the second suction force is supplied to the suction collet by opening the first vacuum supply system and the first air supply system.
請求項1記載の半導体装置の製造方法において、
記半導体チップの厚さは、100μm以下である。
In the manufacturing method of the semiconductor device according to claim 1,
Thickness before Symbol semiconductors chips is 100μm or less.
請求項4記載の半導体装置の製造方法において、
前記第2の吸引力は、10kPa以下である。
In the manufacturing method of the semiconductor device according to claim 4,
The second suction force is 10 kPa or less.
請求項4記載の半導体装置の製造方法において、
前記チップ実装領域は、実装基板の主面または前記実装基板の前記主面に実装された他の半導体チップ上に配置されている。
In the manufacturing method of the semiconductor device according to claim 4,
The chip mounting area is disposed on the main surface of the mounting substrate or another semiconductor chip mounted on the main surface of the mounting substrate.
JP2012131521A 2012-06-11 2012-06-11 Manufacturing method of semiconductor device Active JP5431533B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012131521A JP5431533B2 (en) 2012-06-11 2012-06-11 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012131521A JP5431533B2 (en) 2012-06-11 2012-06-11 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006143277A Division JP5054933B2 (en) 2006-05-23 2006-05-23 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2012199585A JP2012199585A (en) 2012-10-18
JP5431533B2 true JP5431533B2 (en) 2014-03-05

Family

ID=47181426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012131521A Active JP5431533B2 (en) 2012-06-11 2012-06-11 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5431533B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6588391B2 (en) * 2016-06-20 2019-10-09 信越ポリマー株式会社 Support jig for semiconductor wafer and its handling method
JP2021015840A (en) * 2019-07-10 2021-02-12 株式会社ディスコ Wafer processing method
JP2021015823A (en) * 2019-07-10 2021-02-12 株式会社ディスコ Wafer processing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2830694B2 (en) * 1993-06-25 1998-12-02 松下電工株式会社 Semiconductor device mounting apparatus and mounting method
JP3956636B2 (en) * 2001-03-30 2007-08-08 松下電器産業株式会社 Microwork transfer device and transfer method
JP4714406B2 (en) * 2003-03-03 2011-06-29 日立化成工業株式会社 Die bonding material for semiconductor device and semiconductor device using the same
JP4770126B2 (en) * 2003-06-06 2011-09-14 日立化成工業株式会社 Adhesive sheet

Also Published As

Publication number Publication date
JP2012199585A (en) 2012-10-18

Similar Documents

Publication Publication Date Title
JP5054933B2 (en) Manufacturing method of semiconductor device
US8372665B2 (en) Manufacturing method for semiconductor integrated device
JP4574251B2 (en) Manufacturing method of semiconductor device
US7060532B2 (en) Manufacturing method of semiconductor device
JP4864816B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2010129588A (en) Method for manufacturing semiconductor integrated circuit apparatus
JP5479546B2 (en) Manufacturing method of semiconductor integrated circuit device
US20050009299A1 (en) Method of manufacturing a semiconductor device
KR20190032180A (en) Apparatus for manufacturing semiconductor, method of manufacturing semiconductor device and collet
JP5075013B2 (en) Manufacturing method of semiconductor integrated circuit device
JP5431533B2 (en) Manufacturing method of semiconductor device
JP4238669B2 (en) Expanding method and expanding apparatus
JP2008159724A (en) Manufacturing method of semiconductor device
JP4945339B2 (en) Manufacturing method of semiconductor integrated circuit device
JP2013219245A (en) Method for manufacturing semiconductor device
TWI719896B (en) Die bonding device, peeling unit, chuck and manufacturing method of semiconductor device
JP2012156517A (en) Manufacturing method of semiconductor integrated circuit device
JP2005353883A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5431533

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250