JP6588391B2 - Support jig for semiconductor wafer and its handling method - Google Patents
Support jig for semiconductor wafer and its handling method Download PDFInfo
- Publication number
- JP6588391B2 JP6588391B2 JP2016121766A JP2016121766A JP6588391B2 JP 6588391 B2 JP6588391 B2 JP 6588391B2 JP 2016121766 A JP2016121766 A JP 2016121766A JP 2016121766 A JP2016121766 A JP 2016121766A JP 6588391 B2 JP6588391 B2 JP 6588391B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- film layer
- support frame
- less
- adhesive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
本発明は、ウェット処理される半導体ウェーハを対象とした半導体ウェーハ用サポート治具及びその取扱方法に関するものである。 The present invention relates to a semiconductor wafer support jig for a semiconductor wafer to be wet processed and a method for handling the same.
従来における半導体ウェーハは、例えば、高純度化しやすく、抵抗率の制御が容易なシリコンウェーハからなり、表面に回路パターンが形成され、裏面の被バックグラインド面がバックグラインド処理されることにより、100μm以下の厚さに薄化されるとともに、バックグラインド処理された被バックグラインド面が薬液でストレスリリーフ処理されることにより、バックグラインドで損傷したダメージ層が除去され、その後、高温のメッキ液に浸漬されることでメッキ処理される(特許文献1、2参照)。 Conventional semiconductor wafers are made of, for example, a silicon wafer that is easy to be highly purified and whose resistivity is easily controlled, a circuit pattern is formed on the front surface, and the back grind surface on the back surface is subjected to back grind processing, so that it is 100 μm or less. The back-grinded surface that has been back-grinded is subjected to stress relief treatment with a chemical solution to remove the damage layer damaged by back-grinding, and then immersed in a high-temperature plating solution. (See Patent Documents 1 and 2).
半導体ウェーハは、バックグラインド処理で100μm以下、特に70μm以下の厚さに薄化されると、非常に脆く撓みやすく、割れやすくなり、メッキ処理時等に強度不足で支障を来すことがある。この点に鑑み、従来においては、メッキ処理の際、所定の保護部材に薄化された半導体ウェーハを貼り合わせて必要な強度を確保した後、高温のメッキ液に浸漬するようにしている。所定の保護部材としては、例えば、可撓性を有する柔軟な樹脂シート等があげられる。 When a semiconductor wafer is thinned to a thickness of 100 μm or less, particularly 70 μm or less, by back grinding, it becomes very brittle and easily bent and easily cracked, which may cause problems due to insufficient strength during plating. In view of this point, conventionally, after plating, a thinned semiconductor wafer is bonded to a predetermined protective member to ensure a necessary strength, and then immersed in a high-temperature plating solution. Examples of the predetermined protective member include a flexible resin sheet having flexibility.
従来における半導体ウェーハは、以上のように所定の保護部材に貼り合わされた後にメッキ液に浸漬されるが、高温のメッキ液に浸漬されて温度変化が生じると、保護部材との線膨張係数の大きな相違により、保護部材から部分的に剥離して本来保護すべき領域がメッキ液に侵されたり、保護部材から完全に剥離して損傷することがある。この問題を解決する方法としては、半導体ウェーハと同じ線膨張係数の材料、例えばシリコンや所定のガラス製の板を保護部材として半導体ウェーハに貼り合わせる方法があげられる。 A conventional semiconductor wafer is immersed in a plating solution after being bonded to a predetermined protective member as described above. However, when the temperature changes due to immersion in a high-temperature plating solution, the linear expansion coefficient with the protective member is large. Due to the difference, an area to be originally protected by being partially peeled off from the protective member may be affected by the plating solution, or may be completely peeled off from the protective member and damaged. As a method for solving this problem, there is a method in which a material having the same linear expansion coefficient as that of the semiconductor wafer, for example, silicon or a predetermined glass plate is bonded to the semiconductor wafer as a protective member.
しかしながら、シリコンや所定のガラス製の板は、半導体ウェーハと同様の線膨張係数ではあるものの、硬質で柔軟性に欠けるので、メッキ処理後に薄く脆い半導体ウェーハを損傷しないよう簡単に剥離することができず、その結果、後の工程に支障を来すという新たな問題が生じる。また、保護部材は、バックグラインドで薄化された半導体ウェーハのメッキ処理等に必要不可欠なので、コスト削減の観点から、メッキ処理等の度に廃棄するのではなく、繰り返し使用できる部材であることが好ましい。 However, although silicon and certain glass plates have the same linear expansion coefficient as semiconductor wafers, they are hard and inflexible, so they can be easily peeled off after plating to avoid damaging thin and brittle semiconductor wafers. As a result, there arises a new problem that hinders later processes. In addition, since the protective member is indispensable for the plating process of the semiconductor wafer thinned by the back grind, it is a member that can be used repeatedly rather than being discarded every time the plating process is performed from the viewpoint of cost reduction. preferable.
本発明は上記に鑑みなされたもので、ウェット処理時に薄い半導体ウェーハから剥離することが少なく、ウェット処理後に薄い半導体ウェーハを損傷しないよう簡単に剥離することができ、しかも、繰り返し使用することのできる半導体ウェーハ用サポート治具及びその取扱方法を提供することを目的としている。 The present invention has been made in view of the above, and is rarely peeled off from a thin semiconductor wafer during wet processing, can be easily peeled off without damaging the thin semiconductor wafer after wet processing, and can be used repeatedly. It aims at providing the support jig for semiconductor wafers, and its handling method.
本発明においては上記課題を解決するため、メッキ液、薬液、及びエッチング液のうち、少なくともメッキ液でウェット処理される半導体ウェーハに貼り合わされる治具であって、
半導体ウェーハよりも大きい開口部を有するエンドレスの剛性支持フレーム層と、この剛性支持フレーム層に貼着されて開口部を被覆し、この開口部の半導体ウェーハに着脱自在に粘着する可撓性の粘着フィルム層とを含み、
半導体ウェーハが、バックグラインド処理により100μm以下の厚さに薄化されたシリコンウェーハであり、
粘着フィルム層が、厚さ50μm以下のポリイミドフィルムと、このポリイミドフィルムに積層されて剛性支持フレーム層の裏面に粘着される厚さ5μm以上50μm以下のシリコーン系粘着材とから形成され、ポリイミドフィルムの線膨張係数が1ppm/℃以上5ppm/℃以下であることを特徴としている。
In the present invention, in order to solve the above problems , among the plating solution, the chemical solution, and the etching solution, at least a jig that is bonded to a semiconductor wafer wet-treated with the plating solution ,
An endless rigid support frame layer having an opening larger than that of the semiconductor wafer, and a flexible adhesive that is attached to the rigid support frame layer to cover the opening and removably adheres to the semiconductor wafer in the opening. Including a film layer,
The semiconductor wafer is a silicon wafer thinned to a thickness of 100 μm or less by back grinding.
An adhesive film layer is formed of a polyimide film having a thickness of 50 μm or less and a silicone-based adhesive material having a thickness of 5 μm or more and 50 μm or less laminated on the polyimide film and adhered to the back surface of the rigid support frame layer. The linear expansion coefficient is 1 ppm / ° C. or more and 5 ppm / ° C. or less .
また、本発明においては上記課題を解決するため、請求項1に記載した半導体ウェーハ用サポート治具の剛性支持フレーム層の開口部に半導体ウェーハを収容し、この半導体ウェーハを粘着フィルム層のシリコーン系粘着材に粘着支持させた後、半導体ウェーハを、メッキ液、薬液、及びエッチング液のうち、少なくともメッキ液でウェット処理することを特徴としている。 Further, in order to solve the above-mentioned problems in the present invention, the semiconductor wafer is accommodated in the opening portion of the rigid support frame layer of the support jig for semiconductor wafer according to claim 1, and the semiconductor wafer is made of a silicone-based adhesive film layer. After the adhesive material is adhesively supported, the semiconductor wafer is wet-treated with at least a plating solution among a plating solution, a chemical solution, and an etching solution .
ここで、特許請求の範囲における半導体ウェーハは、少なくともφ150、200、300、450mmのシリコンウェーハ等からなり、各種のメッキ液、薬液、エッチング液等の液体でウェット処理されるウェーハである。粘着フィルム層のシリコーン系粘着材は、ポリイミドフィルムと比較して弾性率が非常に小さい。したがって、粘着フィルム層としての線膨張係数は、ポリイミドフィルムの線膨張係数と略同一となる。 Here, the semiconductor wafer in the claims is a wafer made of a silicon wafer having a diameter of at least 150, 200, 300, or 450 mm and wet-treated with liquids such as various plating solutions, chemical solutions, and etching solutions. The silicone-based pressure-sensitive adhesive material for the pressure-sensitive adhesive film layer has a very low elastic modulus as compared with the polyimide film. Therefore, the linear expansion coefficient as the adhesive film layer is substantially the same as the linear expansion coefficient of the polyimide film.
本発明によれば、半導体ウェーハと粘着フィルム層の線膨張率が略同等なので、例え半導体ウェーハに所定のウェット処理を施して温度変化が生じても、粘着フィルム層から半導体ウェーハが剥離するのを抑制することができる。また、柔軟な粘着フィルム層を用いるので、所定のウェット処理後に薄く脆い半導体ウェーハを安全、かつ簡単に剥離することができる。また、半導体ウェーハ用サポート治具が粘着フィルム層のみからなるのではなく、粘着フィルム層と剛性支持フレーム層との組み合わせで構成されるので、繰り返し使用して粘着することができる。 According to the present invention, since the linear expansion coefficients of the semiconductor wafer and the adhesive film layer are substantially equal, even if the semiconductor wafer is subjected to a predetermined wet treatment and a temperature change occurs, the semiconductor wafer is separated from the adhesive film layer. Can be suppressed. Moreover, since a flexible adhesive film layer is used, a thin and fragile semiconductor wafer can be safely and easily peeled after a predetermined wet treatment. Further, since the semiconductor wafer support jig is not composed of only the adhesive film layer but is composed of a combination of the adhesive film layer and the rigid support frame layer, it can be repeatedly used and adhered.
本発明によれば、半導体ウェーハと粘着フィルム層の線膨張率が略同等なので、例え半導体ウェーハをメッキ液に浸してメッキ処理して温度変化が生じても、粘着フィルム層から半導体ウェーハが部分的に剥離して本来保護すべき領域がメッキ液に侵されたり、粘着フィルム層から半導体ウェーハが完全に剥離して損傷するのを有効に防止することができるという効果がある。また、硬質のシリコンや所定のガラス製の板を使用する必要がないので、メッキ処理後に薄く脆い半導体ウェーハを柔軟な粘着フィルム層から破損しないよう安全、かつ簡単に剥離することができる。
したがって、メッキ工程後のハンダ工程等に支障を来すのを防止することができる。また、半導体ウェーハ用サポート治具に機械的強度に優れる剛性支持フレーム層が存在するので、繰り返し使用して粘着することができ、ランニングコスト等の削減が期待できる。また、粘着フィルム層に半導体ウェーハの対向面の一部ではなく、全面を粘着し、支持させることができるので、半導体ウェーハを広い面積で安定した姿勢で保持することが可能になる。さらに、粘着フィルム層のポリイミドフィルムを薄膜化して追従性を向上させるので、半導体ウェーハを粘着フィルム層に隙間なく粘着することが可能になる。
According to the present invention, since the linear expansion coefficients of the semiconductor wafer and the adhesive film layer are substantially the same, even if the semiconductor wafer is immersed in the plating solution and plated to cause a temperature change, the semiconductor wafer is partially removed from the adhesive film layer. Thus, it is possible to effectively prevent an area that should be protected by peeling off from being affected by the plating solution, or that the semiconductor wafer is completely peeled off from the adhesive film layer and damaged. Further, since it is not necessary to use hard silicon or a predetermined glass plate, the thin and fragile semiconductor wafer can be safely and easily peeled off from the flexible adhesive film layer after the plating process.
Accordingly, it is possible to prevent the soldering process after the plating process from being hindered. In addition, since the support jig for semiconductor wafer has a rigid support frame layer having excellent mechanical strength, it can be repeatedly used and adhered, and reduction of running cost and the like can be expected. In addition, since the adhesive film layer can adhere and support not the part of the opposing surface of the semiconductor wafer but also the entire surface, the semiconductor wafer can be held in a stable manner over a wide area. Furthermore, since the polyimide film of the adhesive film layer is thinned to improve followability, the semiconductor wafer can be adhered to the adhesive film layer without any gap.
以下、図面を参照して本発明の好ましい実施の形態を説明すると、本実施形態における半導体ウェーハ用サポート治具10は、図1や図2に示すように、厚さ100μm以下の薄い半導体ウェーハ1よりも大きい開口部12を有するエンドレスの剛性支持フレーム層11と、この剛性支持フレーム層11に貼着されてその開口部12を覆い、この開口部12の半導体ウェーハ1を粘着する可撓性の薄い粘着フィルム層13とを備え、この薄い粘着フィルム層13の線膨張係数を半導体ウェーハ1と略同等の低線膨張係数とするようにしている。
Hereinafter, a preferred embodiment of the present invention will be described with reference to the drawings. A semiconductor
半導体ウェーハ1は、例えばφ300mmのシリコンウェーハからなり、表面に凹凸の回路パターンがリソグラフィー技術等により形成されており、薄型半導体パッケージの製造に資する観点から、裏面の被バックグラインド面がバックグラインド装置によりバックグラインドされることにより、厚みが約750μmから100μm以下に薄化される。この半導体ウェーハ1の周縁部には、結晶方位の判別や位置合わせ等を容易にするフラットなオリフラ、又は平面略半円形のノッチが形成される。 The semiconductor wafer 1 is made of, for example, a silicon wafer having a diameter of 300 mm, and an uneven circuit pattern is formed on the surface by a lithography technique or the like. From the viewpoint of contributing to the manufacture of a thin semiconductor package, the back grind surface on the back surface is formed by a back grind apparatus. By back grinding, the thickness is reduced from about 750 μm to 100 μm or less. A flat orientation flat or a substantially semi-circular notch is formed on the periphery of the semiconductor wafer 1 to facilitate the determination of crystal orientation and alignment.
このような半導体ウェーハ1は、100μm以下の厚さに薄化された後、バックグラインド処理された被バックグラインド面がフッ酸等の薬液でストレスリリーフ処理されることにより、バックグラインドで損傷したダメージ層が除去され、その後、高温のメッキ液に浸漬される。 After such a semiconductor wafer 1 is thinned to a thickness of 100 μm or less, the back-grinded surface to be back-grinded is subjected to stress relief treatment with a chemical solution such as hydrofluoric acid, thereby causing damage caused by back-grinding. The layer is removed and then immersed in a hot plating solution.
半導体ウェーハ用サポート治具10の剛性支持フレーム層11は、例えば強度、熱伝導率、耐熱性、電気特性に優れ、薄い製品の利用に適するガラスエポキシ樹脂により、半導体ウェーハ1よりも大きい開口部12を有する平面リング形に形成され、半導体ウェーハ1を隙間を介して収容し、包囲する。この剛性支持フレーム層11は、半導体ウェーハ1よりも拡径の平面リング形の平板に形成され、取扱作業に資する観点から、100〜1500μmの厚さ、好ましくは200〜1000μm程度の厚さ、より好ましくは300〜750μm程度の厚さとされる。
The rigid
粘着フィルム層13は、厚さ50μm以下の薄いポリイミドフィルム(PI)14と、この薄いポリイミドフィルム14に積層され、耐熱性、耐候性、撥水性、接着性、耐薬品性等に優れる微粘着性のシリコーン系ゴム15とを二層構造に備えた平面円板形に形成され、線膨張係数が5ppm/℃以下、好ましくは4ppm/℃以下、より好ましくは3ppm/℃以下とされる。
The pressure-sensitive adhesive film layer 13 is laminated on a thin polyimide film (PI) 14 having a thickness of 50 μm or less and the thin polyimide film 14, and has a slight adhesiveness that is excellent in heat resistance, weather resistance, water repellency, adhesion, chemical resistance, and the like. And a
ポリイミドフィルム14の線膨張係数は、半導体ウェーハ1の線膨張係数と略同等とする観点から、1〜5ppm/℃、好ましくは1〜4ppm/℃、より好ましくは1〜3ppm/℃の範囲とされる。このため、ポリイミドフィルム14は、(1)芳香族ジアミン類がベンゾオキサゾール構造を70モル%以上含有する芳香族ジアミン類であり、芳香族テトラカルボン酸類がピロメリット酸残基を70モル%以上含有する芳香族テトラカルボン酸類であるフィルム、(2)芳香族ジアミン類がフェニレンジアミン構造を70モル%以上含する芳香族ジアミン類であり、芳香族テトラカルボン酸類がビフェニルテトラカルボン酸構造を70モル%以上含有する芳香族テトラカルボン酸類であるフィルム、あるいは(3)アルコキシ基含有シラン変性ブロック共重合型ポリアミック酸を熱硬化して得られるブロック共重合型ポリイミド−シリカハイブリッドフィルムが選択して利用される。 The linear expansion coefficient of the polyimide film 14 is in the range of 1 to 5 ppm / ° C., preferably 1 to 4 ppm / ° C., more preferably 1 to 3 ppm / ° C. from the viewpoint of making it substantially equal to the linear expansion coefficient of the semiconductor wafer 1. The Therefore, the polyimide film 14 is (1) aromatic diamines containing 70 mol% or more of benzoxazole structure, and aromatic tetracarboxylic acids containing 70 mol% or more of pyromellitic acid residues. (2) Aromatic diamines are aromatic diamines containing 70 mol% or more of phenylene diamine structure, and aromatic tetracarboxylic acids are 70 mol% of biphenyl tetracarboxylic acid structure. A film which is an aromatic tetracarboxylic acid contained above or (3) a block copolymerized polyimide-silica hybrid film obtained by thermosetting an alkoxy group-containing silane-modified block copolymerized polyamic acid is selectively used. .
線膨張係数が5ppm/℃以下のポリイミドフィルム14は、例えば特開平5−70590号公報、特開2000−119419号公報、特開2007−56198号公報、特開2005−68408号公報に記載された製造方法により製造することが可能である。この線膨張係数が5ppm/℃以下の市販のポリイミドフィルム14としては、例えばXENOMAX(東洋紡績社製:商品名)、ポミランT(荒川化学工業社製:商品名)等があげられる。 The polyimide film 14 having a linear expansion coefficient of 5 ppm / ° C. or less was described in, for example, JP-A Nos. 5-70590, 2000-119419, 2007-56198, and 2005-68408. It can be manufactured by a manufacturing method. Examples of the commercially available polyimide film 14 having a linear expansion coefficient of 5 ppm / ° C. or less include XENOMAX (manufactured by Toyobo Co., Ltd .: trade name), Pomilan T (manufactured by Arakawa Chemical Industries Ltd .: trade name), and the like.
このようなポリイミドフィルム14は、半導体ウェーハ1に対する追従性や可撓性を確保する観点から、15〜50μm、好ましくは25〜45μm程度、より好ましくは30〜40μm程度の厚さに形成され、剛性支持フレーム層11の平坦な裏面にシリコーン系ゴム15を介して対向する。
Such a polyimide film 14 is formed to have a thickness of 15 to 50 μm, preferably about 25 to 45 μm, more preferably about 30 to 40 μm, from the viewpoint of ensuring followability and flexibility with respect to the semiconductor wafer 1. It faces the flat back surface of the
シリコーン系ゴム15は、ポリイミドフィルム14と比較して弾性率が非常に小さく、粘着フィルム層13としての線膨張係数がポリイミドフィルム14の線膨張係数と略同一となるので、線膨張係数が不問となる。このシリコーン系ゴム15は、5〜50μm、好ましくは10〜40μm程度、より好ましくは12〜25μm程度の厚さに形成され、剛性支持フレーム層11の裏面に粘着されてその丸い開口部12を下方から被覆し、この開口部12内に収容された半導体ウェーハ1を着脱自在に粘着支持するよう機能する。
The
上記において、ストレスリリーフ処理された薄い半導体ウェーハ1をメッキ処理する場合には、半導体ウェーハ用サポート治具10の剛性支持フレーム層11の開口部12に薄い半導体ウェーハ1を収容し、この薄い半導体ウェーハ1をローラ等で慎重に上方から押圧し、半導体ウェーハ1の粘着フィルム層13に対向する対向面の全面を粘着フィルム層13に隙間なく粘着支持させれば、半導体ウェーハ用サポート治具10と一体化した半導体ウェーハ1を高温のメッキ液に浸漬してメッキ処理することができる。
In the above, when the thin semiconductor wafer 1 subjected to the stress relief process is plated, the thin semiconductor wafer 1 is accommodated in the
上記構成によれば、半導体ウェーハ1と粘着フィルム層13の線膨張率が略同等なので、例え半導体ウェーハ1をメッキ処理して温度変化が生じても、粘着フィルム層13から半導体ウェーハ1が部分的に剥離して本来保護すべき領域がメッキ液に侵されたり、粘着フィルム層13から半導体ウェーハ1が完全に剥離して損傷するのを有効に防止することができる。また、硬質のシリコンや所定のガラス製の板を使用する必要がないので、メッキ処理後に薄く脆い半導体ウェーハ1を柔軟な粘着フィルム層13から破損しないよう安全、かつ簡単に剥離することができる。したがって、メッキ工程後のハンダ工程等に何ら支障を来すことがない。 According to the above configuration, since the linear expansion coefficients of the semiconductor wafer 1 and the adhesive film layer 13 are substantially equal, even if the semiconductor wafer 1 is subjected to a plating process and a temperature change occurs, the semiconductor wafer 1 is partially separated from the adhesive film layer 13. Thus, it is possible to effectively prevent the area that should be protected by peeling off from being affected by the plating solution, or the semiconductor wafer 1 from being completely peeled off from the adhesive film layer 13 and damaged. Further, since it is not necessary to use hard silicon or a predetermined glass plate, the thin and fragile semiconductor wafer 1 can be safely and easily peeled off from the flexible adhesive film layer 13 after plating. Therefore, there is no problem in the soldering process after the plating process.
また、半導体ウェーハ用サポート治具10に機械的強度に優れる剛性支持フレーム層11が存在するので、繰り返し使用して粘着することができ、ランニングコスト等の削減が大いに期待できる。また、粘着フィルム層13に半導体ウェーハ1の対向面の一部ではなく、全面を粘着し、支持させるので、半導体ウェーハ1を広い面積で安定した姿勢で保持することが可能になる。さらに、粘着フィルム層13のポリイミドフィルム14を薄膜化して追従性を向上させるので、半導体ウェーハ1を粘着フィルム層13に隙間なく粘着することが可能になる。
Further, since the
なお、上記実施形態では剛性支持フレームをガラスエポキシ樹脂により平面リング形に形成したが、ウェット処理に特に支障を来さず、防錆性等に問題がなければ、ステンレス鋼材(SUS)等により平面略リング形に形成しても良い。また、剛性支持フレームの外周縁部には、操作用の摘みを突出形成しても良い。 In the above embodiment, the rigid support frame is formed in a flat ring shape from glass epoxy resin. However, if there is no particular problem in wet processing and there is no problem with rust prevention, etc., the rigid support frame is flat with stainless steel (SUS) or the like. You may form in a substantially ring shape. Further, an operation knob may be formed to protrude from the outer peripheral edge of the rigid support frame .
本発明に係る半導体ウェーハ用サポート治具及びその取扱方法は、半導体の製造分野で使用される。 The semiconductor wafer support jig and the method for handling the same according to the present invention are used in the field of semiconductor manufacturing.
1 半導体ウェーハ
10 半導体ウェーハ用サポート治具
11 剛性支持フレーム層
12 開口部
13 粘着フィルム層
14 ポリイミドフィルム
15 シリコーン系ゴム(シリコーン系粘着材)
DESCRIPTION OF SYMBOLS 1
Claims (2)
半導体ウェーハよりも大きい開口部を有するエンドレスの剛性支持フレーム層と、この剛性支持フレーム層に貼着されて開口部を被覆し、この開口部の半導体ウェーハに着脱自在に粘着する可撓性の粘着フィルム層とを含み、
半導体ウェーハが、バックグラインド処理により100μm以下の厚さに薄化されたシリコンウェーハであり、
粘着フィルム層が、厚さ50μm以下のポリイミドフィルムと、このポリイミドフィルムに積層されて剛性支持フレーム層の裏面に粘着される厚さ5μm以上50μm以下のシリコーン系粘着材とから形成され、ポリイミドフィルムの線膨張係数が1ppm/℃以上5ppm/℃以下であることを特徴とする半導体ウェーハ用サポート治具。 Of the plating solution, chemical solution, and etching solution, a semiconductor wafer support jig to be bonded to a semiconductor wafer wet-treated with at least the plating solution ,
An endless rigid support frame layer having an opening larger than that of the semiconductor wafer, and a flexible adhesive that is attached to the rigid support frame layer to cover the opening and removably adheres to the semiconductor wafer in the opening. Including a film layer,
The semiconductor wafer is a silicon wafer thinned to a thickness of 100 μm or less by back grinding.
An adhesive film layer is formed of a polyimide film having a thickness of 50 μm or less and a silicone-based adhesive material having a thickness of 5 μm or more and 50 μm or less laminated on the polyimide film and adhered to the back surface of the rigid support frame layer. A semiconductor wafer support jig having a linear expansion coefficient of 1 ppm / ° C. or more and 5 ppm / ° C. or less .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016121766A JP6588391B2 (en) | 2016-06-20 | 2016-06-20 | Support jig for semiconductor wafer and its handling method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016121766A JP6588391B2 (en) | 2016-06-20 | 2016-06-20 | Support jig for semiconductor wafer and its handling method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017228568A JP2017228568A (en) | 2017-12-28 |
JP6588391B2 true JP6588391B2 (en) | 2019-10-09 |
Family
ID=60892051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016121766A Expired - Fee Related JP6588391B2 (en) | 2016-06-20 | 2016-06-20 | Support jig for semiconductor wafer and its handling method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6588391B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4561129B2 (en) * | 2004-03-08 | 2010-10-13 | トヨタ自動車株式会社 | Semiconductor device manufacturing method and apparatus usable in the method |
JP2006339236A (en) * | 2005-05-31 | 2006-12-14 | Toyobo Co Ltd | Adhesive tape for semiconductor wafer protection |
JP5997478B2 (en) * | 2012-03-30 | 2016-09-28 | リンテック株式会社 | Surface protection sheet |
JP5431533B2 (en) * | 2012-06-11 | 2014-03-05 | ルネサスエレクトロニクス株式会社 | Manufacturing method of semiconductor device |
-
2016
- 2016-06-20 JP JP2016121766A patent/JP6588391B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2017228568A (en) | 2017-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5458323B2 (en) | Electrostatic chuck and manufacturing method thereof | |
JP2013008915A (en) | Substrate processing method and substrate processing apparatus | |
CN106663640B (en) | Method of providing an electronic device and electronic device thereof | |
US20070000595A1 (en) | Adhesive substrate and method for using | |
JP2012033737A (en) | Method for handling semiconductor wafer | |
US10957573B2 (en) | Electrostatic chuck device including a heating member | |
TWI749111B (en) | Double-sided adhesive sheet and manufacturing method of semiconductor device | |
JP3585904B2 (en) | Jig for holding and transporting | |
JP5813289B2 (en) | Semiconductor wafer processing method | |
JP5100579B2 (en) | Adsorption device for substrate and method for handling substrate | |
TWI646624B (en) | Electrostatic chuck with a lightly patternable soft protruding contact surface | |
JP6588391B2 (en) | Support jig for semiconductor wafer and its handling method | |
JP2011018769A (en) | Size adjustment jig for substrate | |
JP6017800B2 (en) | Handling method of semiconductor wafer | |
JP2012256666A (en) | Wafer holding jig | |
JP2006165136A (en) | Etching method | |
JP2005243780A (en) | Wafer-supporting member and wafer-processing method | |
TW201327714A (en) | Carrier, method for wafer support and method for wafer thinning | |
JP7005805B1 (en) | tape | |
JP2011216542A (en) | Method for cleaning of semiconductor wafer | |
JP2013197443A (en) | Handling method of semiconductor wafer | |
KR101585722B1 (en) | Method for menafacturing metal substrate having electronic device formed thereon and metal substrate using the same | |
JP2011014780A (en) | Method of manufacturing substrate for semiconductor device | |
JP2017228567A (en) | Fixture for semiconductor wafer and handling method thereof | |
JP2006210495A (en) | Electronic component fixing jig |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190618 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190730 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190910 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6588391 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |