JP5395926B2 - 液晶ディスプレイ、及び液晶ディスプレイのゲート制御信号の生成方法 - Google Patents

Description

本発明は、液晶ディスプレイに関し、特に、チップオンガラスの液晶ディスプレイに関する。この特許出願は、２００６年３月１０日に出願された特願２００６−０６５６４８号の分割出願であって、２００５年３月１１日に出願された台湾特許出願（出願番号０９４１０７５６４）の利益を享受するものであって、その内容は、引用することによってここに組み込まれる。

液晶ディスプレイ（liquid crystal display；ＬＣＤ）は、ＣＲＴモニタと比較して、軽量さ、フラットさ、及び低放射であることに起因して、コンピュータモニタやテレビにおいて、ますますポピュラーなものとなっている。製造業者は、色やコントラストや明るさ等のＬＣＤの表示品質を改善することに加えて、コストと製造時間とを削減するために製造プロセスを改善しようとしている。

ＬＣＤは、液晶パネルを駆動するために、タイミングコントローラと、ソースドライバと、少なくとも１つのゲートドライバとを含む。従来では、タイミングコントローラは、コントロールプリント回路基板上に溶接され、ソースドライバは、Ｘ基板上に溶接され、ゲートドライバは、Ｙ基板上に溶接される。コントロールプリント回路基板は、フレキシブルプリント回路基板（flexible printed circuit boards；ＦＰＣｓ）を介してＸ基板に接続し、Ｘ基板とＹ基板は、それぞれ、他のＦＰＣを介して液晶パネルに接続する。したがって、従来のＬＣＤは、パネルに接続されるように少なくとも３枚の基板を必要とし、その結果、製造プロセスは、複雑となる。製造プロセスを簡便化するために、チップオンガラス（chip-on-glass；ＣＯＧ）ＬＣＤが開発されている。

図１は、従来のＣＯＧ ＬＣＤの図である。ＣＯＧ ＬＣＤは、パネル１１０と、複数のソースドライバ１１２と、少なくとも１つのゲートドライバ１１４と、プリント回路基板１２０と、複数のフレキシブルプリント回路基板１３０とを含む。ソースドライバ１１２及びゲートドライバ１１４は、パネル１１０のガラス基板上に配設され、フレキシブルプリント回路基板１３０を介して電気的にプリント回路基板１２０に接続される。タイミングコントローラ（図１には図示していない）は、プリント回路基板１２０上に配設され、ソースドライバ１１２及びゲートドライバ１１４にイメージデータ及び制御信号を出力する。ＣＯＧ ＬＣＤにおいては、３枚の基板の代わりに、１枚の基板（ＰＣＢ１２０）のみが、ＦＰＣ１３０を介してパネル１１０に接続するために必要とされる。したがって、製造プロセスは、簡便とされる。

しかしながら、ＣＯＧ ＬＣＤの製造プロセスは、上述した図１における具体例においてはフレキシブルプリント回路基板の枚数が１１であるように、複数のフレキシブルプリント回路基板が必要であることから、まだ十分には簡便ではない。フレキシブルプリント基板は、液晶パネルとの複数の接点を必要とし、これにより、電気的な接触不良の可能性は増加する。

したがって、フレキシブルプリント回路基板の枚数を削減したＣＯＧ ＬＣＤを提供すること、及びそのＬＣＤについての伝送方法を提供することが本発明の目的である。

また、フレキシブルプリント回路基板の枚数を削減するためのゲート制御信号の生成方法を提供することが本発明の他の目的である。

さらに、ＣＯＧ ＬＣＤのソースドライバの識別子と、その識別方法を提供することが本発明の他の目的である。

さらにまた、タイミングコントローラからイメージデータ及び制御信号を一方向又は双方向伝送するためのソースドライバを提供することが本発明の他の目的である。

伝送路数を１又は制限数まで削減し、フレキシブルプリント回路基板の枚数を削減するパケットによる制御信号の伝送方法を提供することが本発明の他の目的である。

ＣＯＧ ＬＣＤの消費電力を抑制する電力マネジメント方法を提供することが本発明の他の目的である。

本発明は、パネルと、タイミングコントローラと、複数のソースドライバと、少なくとも１つのゲートドライバとを備える液晶ディスプレイを提供することによって上述した目的を達成する。パネルは、マトリクス状に配置された画素を有する。タイミングコントローラは、イメージデータ及びソース制御信号を出力する。複数のソースドライバは、連続的に接続されており、１つのソースドライバは、ソース制御信号を参照することによってゲート制御信号を生成するように選択される。ゲートドライバは、ソースドライバとともに、ゲート制御信号にしたがって、パネルを駆動する。

本発明は、液晶ディスプレイのゲート制御信号の生成方法を提供することによって上述した目的を達成する。この方法は、まず、複数のソースドライバにイメージデータ及びソース制御信号を提供する。次に、複数のソースドライバのうちの１つのソースドライバは、ゲートドライバ及びソースドライバによってパネルを駆動するためのソース制御信号を参照することによってゲートドライバにゲート制御信号を生成するように選択される。

本発明の他の目的、特徴、及び利点は、望ましいものの限定されることはない具体例についての以下の詳細な記述から明らかとなるであろう。以下の記述は、添付した図面を参照してなされる。

図１は、従来のＣＯＧ ＬＣＤの図である。 図２(Ａ)は、本発明の望ましい具体例によるチップオンガラス（ＣＯＧ）液晶ディスプレイ（ＬＣＤ）の図である。 図２(Ｂ)は、本発明の望ましい他の具体例によるＣＯＧ ＬＣＤの図である。 図３は、ＬＣＤのソースドライバ及びゲートドライバの制御信号の図である。 図４は、制御パケットのフォーマット図である。 図５(Ａ)は、本発明の望ましい具体例によるソースドライバの図である。 図５(Ｂ)は、図５(Ａ)における波形生成器のブロック図である。 図５(Ｃ)は、図５(Ｂ)におけるＩＤ認識器のブロック図である。 図５(Ｄ)は、制御信号ＰＯＬの波形図である。 図５(Ｅ)は、制御信号ＴＰの波形図である。 図６(Ａ)は、節電のための収束伝送方法のフローチャートである。 図６(Ｂ)は、節電のための発散伝送方法のフローチャートである。

図２(Ａ)は、本発明の望ましい具体例によるチップオンガラス（chip-on-glass；ＣＯＧ）液晶ディスプレイ（liquid crystal display；ＬＣＤ）の図である。ＬＣＤ２００は、パネル２１０と、複数のソースドライバ（Ｓ／Ｄ）２１２（１）〜２１２（１０）と、少なくとも１つのゲートドライバ２１４と、プリント回路基板２２０と、フレキシブルプリント回路基板（flexible printed circuit board；ＦＰＣ）２３０，２３２とを含む。ソースドライバ２１２及びゲートドライバ２１４は、チップオンガラス技術によってパネル２１０のガラス基板上に配設されている。タイミングコントローラ２２５は、フレキシブルプリント回路基板２３０，２３２を介してソースドライバ２１２（３），２１２（８）のそれぞれにイメージデータ及び制御信号の双方を出力するためにプリント回路基板２２０上に配設されている。ガラス基板上のワイヤを介して、ソースドライバ２１２（３）は、隣接するソースドライバ２１２（１），２１２（２），２１２（４），２１２（５）に対してイメージデータ及び制御信号を送信し、ソースドライバ２１２（８）は、隣接するソースドライバ２１２（５），２１２（６），２１２（７），２１２（９），２１２（１０）に対してイメージデータ及び制御信号を送信する。制御信号に基づいて、ゲートドライバ２１４に最も近い位置に配設されているソースドライバ２１２（１）等、ソースドライバのうちの１つは、ゲート制御信号Ｇをゲートドライバ２１４に生成することができる。ゲートドライバ２１４に最も近い位置に配設されているソースドライバを選択する理由は、それらの間のワイヤ長を削減して、ゲート制御信号Ｇの歪みと遅延とを効果的に減少させるためである。また、ソースドライバ２１２（１）に限定されるのではなく、他のソースドライバをゲート制御信号を生成するのに用いることができるのは、注目に値する。この具体例においては、ＬＣＤがイメージデータ及び制御信号を送信するためにガラス基板上に配設されたワイヤを用いることから、フレキシブルプリント回路基板の枚数は、２まで大幅に削減される。

各ソースドライバ２１２は、第１の動作モードと第２の動作モードとを有する。ソースドライバ２１２（３）及びソースドライバ２１２（８）は、双方向伝送を実行するように第１の動作モードに設定される。すなわち、ソースドライバ２１２（３）及びソースドライバ２１２（８）は、それぞれ、タイミングコントローラ２２５からイメージデータ及び制御信号を受信し、それらを左右両側の隣接するソースドライバへと送信する。ソースドライバ２１２（３）を例としてとり上げると、当該ソースドライバ２１２（３）は、当該ソースドライバ２１２（３）の２つの側面に位置している隣接するソースドライバ２１２（２），２１２（４）の双方にイメージデータ及び制御信号を同時に送信することができる。ソースドライバ２１２（１），２１２（２），２１２（４）〜２１２（７），２１２（９），２１２（１０）は、一方向伝送を実行するように第２の動作モードに設定され、タイミングコントローラ２２５に直接接続されない。すなわち、ソースドライバ２１２（１），２１２（２），２１２（４）〜２１２（７），２１２（９），２１２（１０）は、それぞれ、右側（左側）のソースドライバからイメージデータ及び制御信号を受信し、それらを左側（右側）のソースドライバへと送信することができる。ソースドライバ２１２（２）を例としてとり上げると、右側のソースドライバ２１２（３）からイメージデータ及び制御信号を受信し、それらを左側のソースドライバ２１２（１）へと送信する。具体例において、ＬＣＤ２００は、１０個のソースドライバと２枚のフレキシブルプリント回路基板２３０，２３２とを有する大画面モニタである。信号の歪みと遅延とが許容される限り、フレキシブルプリント回路基板の枚数は、２に限定されるものではない。

具体例において、ソースドライバは、ソースドライバ２１２（１）〜２１２（５）を含む左側グループと、ソースドライバ２１２（６）〜２１２（１０）を含む右側グループとに分割される。寄生容量及び抵抗によって生じる信号の歪みと遅延とを最小化することができるように、フレキシブルプリント回路基板２３０は、左側グループの中央のソースドライバ２１２（３）に接続し、フレキシブルプリント回路基板２３２は、右側グループの中央のソースドライバ２１２（８）に接続する。一方、ソースドライバはまた、３つ以上のグループに分割することもでき、各グループは、信号の歪みと遅延とが許容される限り、フレキシブルプリント回路基板を介して直接タイミングコントローラに接続する。

図２(Ｂ)は、本発明の他の望ましい具体例によるＣＯＧ ＬＣＤ２５０の図である。ＬＣＤ２５０は、ＬＣＤ２００と比較して、パネル２１０の右側にゲートドライバ２１６をさらに含む。ゲートドライバ２１４，２１６は、ともに、それらの２つの側からパネル２１０を駆動する。ＬＣＤ２５０の他の要素は、上述したものと同じである。

図３は、ＬＣＤのソースドライバ及びゲートドライバの制御信号の図である。制御信号は、ゲート制御信号Ｇ及びソース制御信号Ｓを含む。ゲート制御信号Ｇは、フレームの開始を表すためのゲートドライバ開始信号ＳＴＶと、ゲート線をイネーブルとするためのゲートクロック信号ＣＰＶと、ゲート線のイネーブル期間を定義するためのゲートドライバ出力イネーブル信号ＯＥＶとを含む。ソース制御信号Ｓは、水平ラインに関するデータの準備を開始するようにソースドライバに通知するためのソースドライバ開始信号ＳＴＨと、データの受信を開始するためのデータイネーブル信号ＤＥと、データ線への駆動電圧の出力を開始するための負荷信号ＴＰと、極性の反転制御を行うための極性制御信号ＰＯＬとを含む。

ソースドライバ開始信号ＳＴＨがアサートされると、ソースドライバ２１２は、データの受信準備を開始し、時間ｔｄ１の経過後、タイミングコントローラ２２５がソースドライバ２１２にイメージデータの出力を開始するように、データイネーブル信号ＤＥがアサートされる。ソースドライバ２１２は、極性制御信号ＰＯＬによって指定された極性で駆動電圧を生成し、次に、負荷信号Ｔｐにしたがって、駆動電圧をパネル２１０に出力する。

従来のＬＣＤ１００においては、制御信号がタイミングコントローラによって各ソースドライバ１１２及びゲートドライバ１１４へと直接出力される。従来の各制御信号は、送信するために少なくとも１本のワイヤを必要とするため、複数のワイヤが必要とされる。タイミングコントローラとソースドライバとゲートドライバとの間のワイヤには寄生容量及び抵抗があることから、制御信号は、容易に歪み、遅延する。

本具体例においては、タイミングコントローラ２２５は、制御信号を制御ビットストリームＣに統合し、それをワイヤによってソースドライバ２１２へと送信する。例えば、制御信号は、それぞれ制御信号に関連するイベントを表す複数の制御パケットにパケット化することができる。タイミングコントローラ２２５は、ターゲット識別子（target identification）によって制御パケットを受信する１つのソースドライバ２１２を指定することができる。例えば、ターゲット識別子は、各ソースドライバを特定する制御パケットに含まれる。ソースドライバ２１２は、制御パケットを受信した後に、制御パケットを復号して制御信号を生成することができる。したがって、制御信号を送信するのに必要なワイヤの本数は、本具体化において大幅に削減される。

ソースドライバ２１２は、内部に識別子を有し、その識別子と制御パケットのターゲット識別子とを比較することにより、受信した制御パケットがそれ自身のもののためであるか否かを特定する。

［制御ビットストリームの送信プロトコル］
従来、制御信号は、タイミングコントローラからソースドライバ／ゲートドライバへとワイヤによってそれぞれ送信される。ソースドライバ及びゲートドライバは、それぞれ、複数の制御信号を必要とするため、制御信号を送信するためのワイヤの本数は多くなる。したがって、従来のフレキシブルプリント回路基板におけるワイヤの本数も多い。その結果、従来の構造は、高コスト及び高品質のフレキシブルプリント回路基板を必要とする。タイミングコントローラとソースドライバ／ゲートドライバとの間のワイヤ長は、信号の遅延及び歪を被るほど長い。

本具体例において、タイミングコントローラ２２５は、最小本数のワイヤで制御ビットストリームＣをソースドライバへと送信する。制御ビットストリームＣは、プルハイイベント（pull high event）やプルローイベント（pull low event）等、それぞれ１つの対応する制御信号のイベントを表す複数の制御パケットを含む。ソースドライバ２１２は、制御パケットを受信した後、それにしたがって、プルハイ又はプルローすることにより、対応する制御信号を生成する。

図４は、制御パケットのフォーマット図である。制御パケットは、ヘッダフィールド３１０と、制御フィールド３１２及びデータフィールド３１４を含む制御項目とを含む。ヘッダフィールド３１０は、例えば０ｘ１１１１１等、パケットの開始を識別するための所定のパターンを記録する。制御フィールド３１２は、ＳＴＨイベント、ＴＰイベント、プルハイイベント、プルローイベント、初期化イベント等、イベントの種別を記録する。データフィールド３１４は、イベントのパラメータを記録する。

本具体例において、各制御パケットは、１６ビットである。デュアルエッジサンプリング（dual-edge sampling）によって制御パケットを受信する場合には、１つの制御パケットを読み出すのに８クロックを要する。すなわち、プルハイイベント及びプルローイベントによって生成された制御信号は、少なくとも８クロックのデュレーションについてハイレベルのままでなければならない。制御信号ＰＯＬ，ＣＰＶ，ＳＴＶ，ＯＥＶは、それぞれ、プルハイイベント及びプルローイベントによって生成することができる。制御信号ＳＴＨ，ＴＰ等の８クロック未満のデュレーションを有する制御信号は、それぞれ、ＳＴＨイベント及びＴＰイベントによって生成される。ソースドライバは、ＳＴＨイベント／ＴＰイベントの受信後、制御信号ＳＴＨ／ＴＰを所定期間ｔｄ２／ｔｗ１だけプルハイし、次に、当該制御信号ＳＴＨ／ＴＰをプルローする。制御パケットを受信するためのサンプリング方法は、デュアルエッジサンプリングに限定されず、立ち上がりエッジサンプリング（rising-edge sampling）や立ち下がりエッジサンプリング（falling-edge sampling）もまた用いることができる。

ＳＴＨイベントを記録した制御フィールド３１２を有する制御パケットに関して、データフィールド３１４は、それについてターゲット識別子を記録する。例えば、ソースドライバ２１２（１）〜２１２（１０）は、それぞれ、０ｘ０００１〜０ｘ１０１０の識別子を内部に有する。ソースドライバは、ＳＴＨイベントの制御パケットを受信した後、この制御パケットのターゲット識別子と内部の識別子とを比較し、比較結果が一致した場合には、制御信号ＳＴＨをプルハイし、次に、期間ｔｄ２の経過後に、当該制御信号ＳＴＨをプルローする。

図３から、制御信号ＴＰ，ＣＰＶが同時にプルハイされることから、ＴＰイベントの制御パケットを受信した後、制御信号ＴＰ，ＣＰＶがプルハイされることがわかる。そして、制御信号ＴＰは、期間ｔｗ１の経過後にプルローされ、制御信号ＣＰＶは、ＣＰＶのプルローイベントの制御パケットの受信後にプルローされる。

制御信号ＰＯＬ，ＳＴＶ，ＯＥＶは、プルハイイベント及びプルローイベントによって生成される。プルハイイベントを記録した制御フィールド３１２を有する制御パケットに関して、そのデータフィールド３１４は、信号がプルハイされるように指定する。プルローイベントを記録した制御フィールド３１２を有する制御パケットに関して、そのデータフィールド３１４は、信号がプルローされるように指定する。

初期化イベントを記録した制御フィールド３１２を有する制御パケットに関して、ソースドライバからのファン等、数種類の初期化を設定することができる。他の種類のイベントもまた、制御パケットによって表すことができる。

本具体例において、制御ビットストリームＣを送信するために最小本数のワイヤが必要とされ、タイミングコントローラとソースドライバとを接続するワイヤの本数は、大幅に削減され、回路のレイアウトは、簡便となり、安定性が高まる。さらに、制御ビットストリームＣは、制御信号の一部のみを統合し、独立したワイヤにおいてそれぞれ送信される制御信号の他の部分をなくすことができる。全ての制御信号が制御ビットストリームに統合されるわけではないものの、ワイヤの本数は、なお削減することができる。

［ソースドライバ］
図５(Ａ)は、本発明の望ましい具体例によるソースドライバの図である。ソースドライバ２１２は、受信機４１０，４１２と、トランシーバ４１３，４１５と、バススイッチ４２２と、波形生成器４２０，４２１と、駆動ユニット４３４とを含む。トランシーバ４１３は、制御トランシーバ４１４と、データトランシーバ４２４とを含み、トランシーバ４１５は、制御トランシーバ４１６と、データトランシーバ４２６とを含む。

バススイッチ４２２は、２つのスイッチＳＷ１，ＳＷ２を含む。この具体例において、ソースドライバ２１２（３），２１２（８）が、第１の動作モードで動作するとき、バススイッチは、スイッチＳＷ１，ＳＷ２をオフにするため、制御トランシーバ４１４，４１６は、互いに遮断され、データトランシーバ４２４，４２６は、互いに遮断される。したがって、受信機４１０によって受信された制御ビットストリームＣ１及びイメージデータＤ１は、それぞれ、制御トランシーバ４１４とデータトランシーバ４２４とに送信され、受信機４１０によって受信された制御ビットストリームＣ２及びイメージデータＤ２は、それぞれ、制御トランシーバ４１６とデータトランシーバ４２６とに送信される。

この具体例において、ソースドライバ２１２（１），２１２（２），２１２（４）〜２１２（７），２１２（９），２１２（１０）が、第２の動作モードで動作するとき、受信機４１０，４１２は、ディセーブルとされ、バススイッチは、スイッチＳＷ１，ＳＷ２をオンにするため、トランシーバ４１３，４１５は、相互接続される。すなわち、データトランシーバ４２４，４２６は、互いに接続され、制御トランシーバ４１４，４１６は、互いに接続される。したがって、ソースドライバは、指定された送信方向に対応して次に隣接するソースドライバに受信された制御ビットストリーム及びイメージデータを送信することができる。

波形生成器４２０，４２１は、それぞれ、ＳＴＨ（１），ＳＴＨ（２），ＰＯＬ（１），ＰＯＬ（２），ＴＰ（１），ＴＰ（２）等のソース制御信号Ｓを生成し、その結果、ＣＰＶ（１），ＣＰＶ（２），ＳＴＶ（１），ＳＴＶ（２），ＯＥＶ（１），ＯＥＶ（２）等のゲート制御信号Ｇを生成するために、制御ビットストリームＣ１，Ｃ２を受信する。ゲート制御信号Ｇは、ソースドライバのうちの１つによって生成される。図２(Ａ)におけるＬＣＤ２００においては、ゲートドライバ２１４に最も近い位置に配設されているソースドライバ２１２（１）等、ソースドライバのうちの１つがゲート制御信号Ｇを生成し、他のソースドライバ２１２は生成しない。図２(Ｂ)におけるＬＣＤ２５０においては、ゲートドライバ２１４，２１６にそれぞれ最も近い位置に配設されているソースドライバ２１２（１），２１２（１０）等、２つのソースドライバがゲートドライバ２１４，２１６についてのゲート制御信号Ｇをそれぞれ生成し、他のソースドライバは生成しない。

駆動ユニット４３４は、信号ＳＴＨを受信すると、信号ＰＯＬに対応してアナログの駆動電圧に変換するために、イメージデータＤのラッチを開始し、次に、負荷信号ＴＰを受信した後、パネル２１０へとアナログの駆動信号を送信する。

ソースドライバ２１２（３）等の第１の動作モードのソースドライバにおいて、波形生成器４２０，４２１は、それぞれ、制御ビットストリームＣ１，Ｃ２をともに受信し、ソース制御信号Ｓとゲート制御信号Ｇとを生成する。ここで、制御ビットストリームＣ１，Ｃ２は、独立しており、イメージデータＤ１，Ｄ２は、独立している。一方、ソースドライバ２１２（２），２１２（４）等の第２の動作モードのソースドライバにおいて、制御ビットストリームＣ１は、制御ビットストリームＣ２であり、イメージデータＤ１は、イメージデータＤ２であるため、波形生成器４２０，４２１のうちの１つのみが、ソース制御信号Ｓとゲート制御信号Ｇとを生成するように駆動される。第２の動作モードのソースドライバにおいて、他方の波形生成器は、ディセーブルとされるか、省略されるか、又はソース制御信号Ｓとゲート制御信号Ｇとを生成するようになお駆動することができる。

図５(Ｂ)は、図５(Ａ)における波形生成器のブロック図である。各波形生成器４２０，４２１は、パーサ４５１と、ＩＤ認識器４５３と、信号生成器４６０と、初期化器４７０とを含む。パーサ４５１は、制御ビットストリームＣを受信し、制御パケットの制御フィールド３１２及びデータフィールド３１４を含む制御項目を解析し、解析した制御項目をＩＤ認識器４５３、信号生成器４６０、又は初期化器４７０に供給する。この具体例におけるＳＴＨイベントのように特定のイベントをともなう制御項目は、ＩＤ認識器４５３に供給され、プルハイイベント又はプルローイベントをともなう制御項目は、信号生成器４６０に設定され、初期化イベントをともなう制御項目は、初期化器４７０に供給される。

図５(Ｃ)は、図５(Ｂ)におけるＩＤ認識器のブロック図である。ＩＤ認識器４５３は、比較器４５６を含む。各ソースドライバは、固有のチップ状の識別子ＩＤｐを有する。チップ状の識別子ＩＤｐは、例えば、ガラス基板上のソースドライバのピンをプルハイ又はプルローすることにより、それぞれ外部的に設定される。比較器４５６は、チップ状の識別子ＩＤｐと制御パケットから抽出されたターゲット識別子ＩＤｔとの比較が一致したとき、信号ＳＴＨのトリガとなる。信号ＳＴＨのデュレーションｔｄ２は、比較器４５６において予め決定することができる。

信号生成器４６０は、プルハイイベントをともなう制御項目を受信した後、対応する信号をプルハイする。プルハイされた信号のレベルは、信号生成器４６０がプルローイベントをともなう対応する制御項目を受信するまで維持される。例えば、制御信号ＰＯＬを例としてとり上げる。図５(Ｄ)は、制御信号ＰＯＬの波形図である。信号生成器４６０は、プルハイイベントＨをともなう制御項目を受信すると、信号ＰＨをプルハイし、プルローイベントＬをともなう対応する制御項目を受信すると、信号ＰＬをプルローする。信号ＰＨ，ＰＬのカップリングが信号ＰＯＬである。ＣＰＶ，ＳＴＶ，ＯＥＶ等の他の制御信号もまた、上述した手順によって生成される。

波形生成器が制御パケットを読み出すに８クロック要するため、制御信号ＴＰ等のように、制御信号のハイレベルのデュレーションが８クロック未満である場合に、当該制御信号がプルハイイベント及びプルローイベントによって生成されるのは適切ではない。図５(Ｅ)は、制御信号ＴＰの波形図である。信号生成器４６０は、制御信号ＴＰのプルハイイベントＨをともなう制御項目を受信すると信号ＴＨをプルハイし、次に、所定期間ｔｗ１だけ計数し、次に、信号ＴＬをプルローする。信号ＴＨ，ＴＬのカップリングが制御信号ＴＰである。

図３に示すように、ＳＴＨ，ＴＰ等のソース制御信号に応じて、ゲート制御信号Ｇもまた、生成することができる。信号ＣＰＶは、制御信号ＳＴＨに応じて生成される。ソースドライバ２１２（１）の制御信号ＳＴＨがアサートされると、そのカウンタが駆動し、期間ｔｄ６の経過後に、信号ＣＰＶがプルハイされ、期間ｔｗ４の経過後に、信号ＣＰＶがプルローされる。また、信号ＳＴＶは、制御信号ＳＴＨに応じて生成される。ソースドライバ２１２（１）の制御信号ＳＴＨがアサートされると、信号ＳＴＶは、期間ｔｄ７の経過後にプルハイされ、期間ｔｗ５の経過後にプルローされる。さらに、信号ＯＥＶは、制御信号ＳＴＨに応じて生成される。ソースドライバ２１２（１）の制御信号ＳＴＨがアサートされると、信号ＯＥＶは、期間ｔｄ８の経過後にプルハイされ、期間ｗ６の経過後にプルローされる。

初期化器４７０は、初期化イベントをともなう制御項目を受信した後、対応するパラメータを設定するようにＤＣ値を出力する。

ソース制御信号は、従来の方法におけるようにタイミングコントローラではなく、ソースドライバ自身によって生成されることから、本具体例のソースドライバは、制御信号の減衰を低減することができる。

さらに、ソースドライバは、ゲート制御信号を生成し、ガラス基板上のワイヤを介して直接ゲートドライバに供給することができるため、本具体例は、タイミングコントローラからゲートドライバへのワイヤの本数を削減することができる。送信ワイヤ長が削減することから、ゲート制御信号の品質は改善される。

［電力マネジメント］
図６(Ａ)は、節電のための収束伝送方法（convergent transmission method for power saving）のフローチャートである。図２(Ａ)におけるソースドライバ２１２（１）〜２１２（５）を例としてとり上げる。まず、ステップＳ６１０において、タイミングコントローラ２２５から最も離れた位置に配設されているソースドライバ２１２（１），２１２（５）は、タイミングコントローラ２２５によってソースドライバを介して送信されたイメージデータを受信する。例えば、ソースドライバ２１２（１），２１２（５）のデータトランシーバ４２４，４２６についての電力が遮断され、節電モードに移行する。次に、ステップＳ６１２において、タイミングコントローラ２２５から最も離れた位置に配設されている駆動状態のソースドライバ２１２（２），２１２（４）は、イメージデータを受信し、例えば、ソースドライバ２１２（２），２１２（４）のデータトランシーバ４２４，４２６についての電力が遮断され、節電モードに移行する。次に、ステップＳ６１４において、ソースドライバ２１２（３）は、タイミングコントローラ２２５からイメージデータを受信し、節電モードに移行する。ここで、節電モードにおいては、ソースドライバの制御トランシーバ４１６，４１４についての電力が遮断されるべきではないことに注意すべきである。そして、ステップＳ６１６において、各ソースドライバ２１２（１）〜２１２（５）は、負荷信号ＴＰを受信し、パネル２１０の駆動を開始するように駆動する。この伝送方法は、ソースドライバ２１２（６）〜２１２（１０）にも適用することができる。

図６(Ｂ)は、節電のための発散伝送方法（divergent transmission method for power saving）のフローチャートである。図２(Ａ)におけるソースドライバ２１２（１）〜２１２（５）を例としてとり上げる。まず、ソースドライバ２１２（１）〜２１２（５）は、節電モードに移行する。次に、ステップＳ６２２において、タイミングコントローラ２２５から最も近い位置に配設されているソースドライバ２１２（３）は、当該タイミングコントローラ２２５によって送信されたイメージデータを受信するように駆動する。次に、ステップＳ６２４において、ソースドライバ２１２（２），２１２（４）は、イメージデータを受信するように駆動する。次に、ステップＳ６２６において、ソースドライバ２１２（１），２１２（５）は、イメージデータを受信するように駆動する。この伝送方法は、ソースドライバ２１２（６）〜２１２（１０）にも適用することができる。

節電モードにおいては、少なくともデータトランシーバ及び駆動ユニットについての電力を遮断することができる。消費電力を大きくする大きな電圧の揺れと高周波とを有するデータトランシーバは、イメージデータを送信する。したがって、節電の収束／発散伝送方法は、節電のために不要なデータ伝送を低減することができる。ソースドライバがなお制御ビットストリームを受信し、応答性よく駆動することができるように、当該ソースドライバの制御トランシーバについての電力を遮断すべきではない。

収束伝送方法及び発散伝送方法は、同時に適用することができる。例えば、ソースドライバ２１２（１）〜２１２（３）は、収束伝送方法を用いることができ、ソースドライバ２１２（４）〜２１２（５）は、発散伝送方法を用いることができる。逆もまた同様である。

本発明が、一例を介して、また望ましい具体例として記述されていた一方で、本発明は、これに限定されるものではないことは理解されるべきである。これに対して、本発明は、様々な変形例並びに同様の配置及び処理を包含するように意図されるべきである。したがって、添付した特許請求の範囲は、そのような変形例並びに同様の配置及び処理を全て包含するように、最も広い解釈として与えられるべきである。

Claims (8)

1. 画素のアレイを有するパネルと、
   イメージデータ及び制御ビットストリームを出力するタイミングコントローラと、
   ゲート制御信号にしたがって、上記パネルの画素を駆動する少なくとも１つのゲートドライバと、
   連続的に接続された複数のソースドライバと、
   を備え、
   上記ソースドライバは、
   上記タイミングコントローラからの制御ビットストリームを受信し、上記タイミングコントローラから受信した制御ビットストリームを出力するために、上記タイミングコントローラに接続された第１のソースドライバと、
   上記第１のソースドライバから出力された制御ビットストリームに応答して前記ゲート制御信号を発生するために、少なくとも１つのゲートドライバに接続された第２のソースドライバと、
   を備え、
   上記第２のソースドライバは、カウンタを備え、該カウンタは、上記第２のソースドライバが制御ビットストリームを受信したときに、基準クロック信号のクロックパルスの数の計数を開始し、カウンタにより計数された基準クロック信号のクロックパルスの数が所定値に到達すると、ゲート制御信号は上記第２のソースドライバによりアサートされ、上記ゲート制御信号は、上記カウンタにより計数される基準クロック信号のクロックパルスの数が第２の所定値に至るまで、アサートされること
   を特徴とする液晶ディスプレイ。
2. 上記ソースドライバ及び上記ゲートドライバは、上記パネルのガラス基板上に配設されていること
   を特徴とする請求項１記載の液晶ディスプレイ。
3. 上記ゲート制御信号は、ゲートクロック信号（ＣＰＶ）、ゲートドライバ開始信号（ＳＴＶ）、及び出力イネーブル信号（ＯＥＶ）を含むこと
   を特徴とする請求項１記載の液晶ディスプレイ。
4. 上記第２のソースドライバは、上記ガラス基板上で上記ゲートドライバに最も近い位置に配設されているソースドライバであること
   を特徴とする請求項２記載の液晶ディスプレイ。
5. パネルと、連続的に接続された複数のソースドライバと、少なくとも１つのゲートドライバとを有し、上記ソースドライバは、タイミングコントローラからの制御ビットストリームを受信し、制御ビットストリームを出力するために、前記タイミングコントローラに接続された第１のソースドライバと、上記第１のソースドライバから出力された制御ビットストリームに応答して前記ゲート制御信号を発生するために、少なくとも１つのゲートドライバに接続された第２のソースドライバと、を備え、上記第２のソースドライバはカウンタを備え、上記カウンタは、上記第２のソースドライバが制御ビットストリームを受信したときに、基準クロック信号のクロックパルスの数の計数を開始し、カウンタにより計数された基準クロック信号のクロックパルスの数が第１の所定値に到達すると、ゲート制御信号は上記第２のソースドライバによりアサートされ、上記ゲート制御信号は、上記カウンタにより計数される基準クロック信号のクロックパルスの数が第２の所定値に至るまで、アサートされ、前記ソースドライバは、第１のソースドライバと第２のソースドライバを備える、液晶ディスプレイのゲート制御信号の生成方法において、
   上記第１のソースドライバに上記タイミングコントローラにより生成された制御ビットストリームを提供するステップと、
   上記第２のソースドライバに上記第１のソースドライバにより上記制御ビットストリームを出力するステップと、
   上記第１のソースドライバにより出力された上記制御ビットストリームの受信に応答して、上記第２のソースドライバで上記ゲート制御信号を生成するステップと、
   上記第２のソースドライバにより生成された上記ゲート制御信号を上記ゲートドライバに適用するステップとを備え、
   上記パネルは、上記ゲートドライバ及び上記ソースドライバによって駆動されること
   を特徴とする液晶ディスプレイのゲート制御信号の生成方法。
6. 上記ゲート制御信号を生成するステップは、
   所定値を設定するステップと、
   上記選択された第２のソースドライバのカウンタの計数が所定値に達するまで、上記ゲート制御信号のアサートを維持するステップと、
   上記選択された第２のソースドライバのカウンタの計数が上記所定値になった後、上記ゲート制御信号をディアサートするステップとを有すること
   を特徴とする請求項５記載の液晶ディスプレイのゲート制御信号の生成方法。
7. 上記ゲート制御信号は、ゲートクロック信号（ＣＰＶ）、ゲートドライバ開始信号（ＳＴＶ）、及び出力イネーブル信号（ＯＥＶ）を含むこと
   を特徴とする請求項５記載の液晶ディスプレイのゲート制御信号の生成方法。
8. 選択された上記第２のソースドライバは、上記パネル上で上記ゲートドライバに最も近い位置に配設されているソースドライバであること
   を特徴とする請求項５記載の液晶ディスプレイのゲート制御信号の生成方法。