JP5395413B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5395413B2 JP5395413B2 JP2008305557A JP2008305557A JP5395413B2 JP 5395413 B2 JP5395413 B2 JP 5395413B2 JP 2008305557 A JP2008305557 A JP 2008305557A JP 2008305557 A JP2008305557 A JP 2008305557A JP 5395413 B2 JP5395413 B2 JP 5395413B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- porous insulating
- porous
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
シリコン(Si)と炭素(C)と酸素(O)とを含み、前記基板上に形成された多孔質絶縁膜と、
前記多孔質絶縁膜中に埋め込まれた銅配線と、
前記銅配線上に形成されたメタルキャップ膜と、
を有し、
前記多孔質絶縁膜は、少なくとも上層のC/Si比が1.5以上であり、かつ、前記多孔質絶縁膜の少なくとも上層に含有される空孔の最大径が1.3nm以下の半導体装置
が提供される。
前記多孔質絶縁膜に銅配線を埋め込む工程と、
前記銅配線上にメタルキャップ膜を形成する工程と、
を含み、
前記多孔質絶縁膜を形成する前記工程において、少なくとも上層のC/Si比が1.5以上の前記多孔質絶縁膜を形成し、かつ、前記多孔質絶縁膜の少なくとも上層に最大径が1.3nm以下の空孔を含有させる半導体装置の製造方法
が提供される。
図1は、本実施形態の半導体装置を模式的に示す断面図である。この半導体装置は、半導体基板10と、シリコン(Si)と炭素(C)と酸素(O)とを含み、半導体基板10に形成された第一の多孔質絶縁膜11a及び第二の多孔質絶縁膜11bと、第一の多孔質絶縁膜11a中に埋め込まれた第一の銅配線12aと、第二の多孔質絶縁膜11b中に、それぞれ、埋め込まれた第二の銅配線12b及び銅ビア22と、第一の銅配線12a上に形成された第一のメタルキャップ膜13aと、第二の銅配線12b上に形成された第二のメタルキャップ膜13bと、を有する。第一、第二の多孔質絶縁膜11a、11bは、少なくとも上層のC/Si比が1.5以上であり、かつ、第一、第二の多孔質絶縁膜11a、11bの少なくとも上層に含有される空孔の最大径が1.3nm以下である。第一、第二の多孔質絶縁膜11a、11bに含有される複数の空孔は互いに独立している。第一の多孔質絶縁膜11aは第一のメタルキャップ膜13aを介して銅配線12aと銅配線12b間に存在している。
図8は、本実施形態における半導体装置の模式的な断面図である。本実施形態の半導体装置は、半導体基板30と、半導体基板30上に形成されたMOSFET301と、半導体基板30およびMOSFET301上に形成されたコンタクト絶縁膜302と、コンタクト絶縁膜302上に形成された第一の多孔質絶縁膜31aと、第一の多孔質絶縁膜31a中に埋め込まれた第一の銅配線32aと、第一の銅配線32a上に形成された第一のメタルキャップ膜33aと、それらの全面を均一に覆う第一のキャップ絶縁膜34aと、を有する。
図9は、本実施形態における半導体装置の模式的な断面図である。本実施形態の半導体装置は、半導体基板50と、半導体基板50上に形成されたMOSFET501と、半導体基板50およびMOSFET501上に形成されたコンタクト絶縁膜502と、コンタクト絶縁膜502上に形成された第一の多孔質絶縁膜51aと、第一の多孔質絶縁膜51a中に埋め込まれた第一の銅配線52aと、第一の銅配線52a上に形成された第一のメタルキャップ膜53aと、それらの全面を均一に覆う第一のキャップ絶縁膜54aを有する。
(1)半導体基板と、前記半導体基板上に形成されたシリコン(Si)、炭素(C)、酸素(O)を含む多孔質絶縁膜と、前記多孔質絶縁膜中に埋め込まれた銅配線及び銅ビアと、前記銅配線上に形成されたメタルキャップ膜を備えるような構造において、前記銅配線間に存在する前記多孔質絶縁膜のC/Si比が1.5以上であり、かつ、多孔質絶縁膜中に存在する空孔の最大径が1.3nm以下でそれぞれの空孔が独立していることを特徴とする半導体装置。
(2)前記銅配線間に存在する前記多孔質絶縁膜の少なくとも上面層のC/Si比が1.5以上であり、かつ膜中に存在する空孔の最大径が1.3nm以下でそれぞれの空孔が独立していることを特徴とする(1)に記載の半導体装置。
(3)前記多孔質絶縁膜が環状シロキサンを含むことを特徴とする(1)および(2)に記載の半導体装置。
(4)半導体基板上に、シリコン、炭素、酸素を含むような最大空孔径が1.3nmφ以下でそれぞれの空孔が独立している、且つC/Si組成比が1.5以上を有するような多孔質絶縁膜を形成する工程と、前記多孔質絶縁膜中に銅配線及び銅ビアを形成する工程と、前記銅配線上にメタルキャップ膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
(5)半導体基板上にシリコン、炭素、酸素を含むような多孔質絶縁膜を形成する工程と、前記多孔質絶縁膜中に銅配線を形成する工程と、前記多孔質絶縁膜の最大空孔径が1.3nmφ以下でそれぞれの空孔が独立しており、且つそのC/Si組成比を1.5以上に形成する上面改質工程と、前記銅配線上にメタルキャップ膜を形成する工程とを含むようことを特徴とする半導体装置の製造方法。
図1で示す構成は、たとえば、図10で示す方法により製造することができる。半導体基板70上に有機シリコン系原料ガスを用いたプラズマCVD(化学気相成長、Chemical Vapor Deposition)法や塗布法、その後のEB(電子ビーム)、UV、熱キュア法等により第一の多孔質絶縁膜71を形成する。第一の多孔質絶縁膜71は、たとえば、比誘電率2.6未満のSiOCH等である。ついで、テトラビニルテトラメチルシクロテトラシロキサンを原料とし、プラズマ重合法により、第一の多孔質絶縁膜71の上に分子細孔シリカ(MPS、Molecular Pore Stacking)膜(第二の多孔質絶縁膜72)を形成する。ここで、第二の多孔質絶縁膜72のC/Si比は2.5である。また、第二の多孔質絶縁膜72の最大空孔径は1.3nm以下であり、かつ、それぞれの空孔が独立している。第二の多孔質絶縁膜72の比誘電率は2.55である。第一の多孔質絶縁膜71の層厚は100nmであり、第二の多孔質絶縁膜72の層厚は50nmである。ついで、プラズマCVD法等を用いて第二の多孔質絶縁膜72の上にシリコン酸化(SiO2)膜等のハードマスク73を形成する(図10(a))。
図1で示す構成は、たとえば、図11で示す方法によっても製造することができる。半導体基板800上に有機シリコン系原料ガスを用いたプラズマCVD法や塗布法、その後のEB、UV、熱キュア法等により多孔質絶縁膜81を形成する。多孔質絶縁膜81は、たとえば、比誘電率2.6未満のSiOCH等である。その上にシリコン酸化膜(SiO2)等のハードマスク82を形成する(図11(a))。
図1で示す構成は、たとえば、図12で示す方法によっても製造することができる。半導体基板900上に有機シリコン系原料ガスを用いたプラズマCVD法や塗布法、その後のEB、UV、熱キュア法等により第一の多孔質絶縁膜91を形成する。第一の多孔質絶縁膜91は、たとえば、比誘電率2.6未満のSiOCH等である。ついで、テトラビニルテトラメチルシクロテトラシロキサンを原料とし、プラズマ重合法により、第一の多孔質絶縁膜91の上に分子細孔シリカ膜(第二の多孔質絶縁膜92)を形成する。ここで、第二の多孔質絶縁膜92のC/Si比は2.5である。また、第二の多孔質絶縁膜92の最大空孔径は1.3nmであり、平均空孔径が0.35nmである。図13は、陽電子消滅法を用いて第二の多孔質絶縁膜92の連結性を調べた結果を示すが、図13の矢印に示すように、第二の多孔質絶縁膜92の空孔の連結性が0.0である。また、第二の多孔質絶縁膜92の比誘電率は2.55である。なお、第一の多孔質絶縁膜91の層厚は100nmであり、第二の多孔質絶縁膜92の層厚は150nmである。ついで、プラズマCVD法等を用いて第二の多孔質絶縁膜92の上にシリコン酸化膜(SiO2)等のハードマスク93を形成する(図12(a))。
C/Si比が2.5で、平均空孔径が0.35nm、最大空孔径が1.25nmで空孔が独立している(陽電子消滅法により空孔の連結性が0.0である)多孔質絶縁膜(ポーラスSiOC(H)膜)を用意した。また、本実施例で用いる多孔質絶縁膜の比誘電率は2.55であった。この多孔質絶縁膜に対して、CoWB無電解メッキ液を滴下し、SIMS(二次イオン質量分析計)により膜中のCoイオンの濃度分布を調べた。図14は、無電解メッキ液の滴下前後のSIMSの結果を示す。図14に示すがごとく、無電解メッキ液を滴下前後で多孔質絶縁膜におけるCoイオンの濃度は変化がないことを確認した。すなわち、無電解メッキ法によるメタルキャップ膜の形成工程において、多孔質絶縁膜中へのCoイオンの拡散が発生しないことが確認された。
C/Si比が0.5で、平均空孔径が0.75、最大空孔径が2nmで空孔が連結している従来の多孔質絶縁膜(ポーラスSiOC(H)膜)を用意した。なお、この多孔質絶縁膜の比誘電率は2.55である。この従来の多孔質絶縁膜に対して、CoWB無電解メッキ液を滴下し、SIMSにより膜中のCoイオンの濃度分布を調べた。図20は、無電解メッキ液の滴下前後のSIMSの結果を示す。図20に示すがごとく多孔質絶縁膜中に無電解メッキ液の主成分たるCoイオンの濃度が増加している様子が確認された。すなわち、従来の多孔質絶縁膜では、無電解メッキ法によるメタルキャップの形成工程において、表面からCoイオンが膜中に拡散することが示された。
C/Si比および最大空孔径が異なる複数のポーラスSiOC(H)膜を用意し、CoWB無電解メッキ液を滴下して無電解メッキ液の滴下前後のSIMS測定を行った。ポーラスSiOC(H)膜のC/Si比と最大空孔径と無電解メッキ液を滴下(メタルキャップ膜の形成工程)後のメタルイオンの増加率との関係を図15に示す。図15に示すように、C/Si比が1.5以上であり、小角散乱X線測定による最大空孔径が1.3nm以下の場合に、多孔質絶縁膜中への金属イオンの拡散が検出されないことがわかった。
図16で示す配線構造を以下のように作製した。半導体基板10としてシリコン基板に多孔質絶縁膜100を形成した。ここで、多孔質絶縁膜100は、テトラビニルテトラメチルシクロテトラシロキサンを原料とし、プラズマ重合法により、形成した。多孔質絶縁膜100は、上層(層厚10nm)において、平均空孔径が0.35nm、最大空孔径が1.25nmであることを小角散乱X線で確認した。また、陽電子消滅法によりすべての空孔が独立していることを確認した。多孔質絶縁膜100の誘電率2.55であった。なお、多孔質絶縁膜100のC/Si=1.5である。ついで、多孔質絶縁膜100の上にCoWB無電解メッキ液を滴下し、メタルキャップ膜を形成した。その後、SiO2やSiON、SiNからなるカバー膜やAlからなるパッドを形成した後、隣接配線間のショート測定を実施した。具体的には、幅60、70、80、90、100、120nmの配線間に0.5MV/cmの電界をかけた場合のリーク電流を調べた。図17に、配線間リーク電流値の累積確率を示す。この累積結果とは(1/全試料数×100)の累積値を縦軸に、各試料の測定値を横軸にプロットしている。図17で示す結果から、最大空孔径が1.25nmφ、誘電率2.55、C/Si=1.5の独立空孔分布多孔質絶縁膜では配線間のショートは確認されなかった。
図16中の多孔質絶縁膜100として、最大空孔径が2nmで空孔が連結しており、誘電率2.55、C/Si=0.5の従来の多孔質絶縁膜を用いた配線構造を作製し、その上にCoWB無電解メッキ液を滴下し、メタルキャップ膜を形成した。その後、隣接配線間のショート測定を実施した。具体的には、幅60、70、80、90、100、120nmの配線間に0.5MV/cmの電界をかけた場合のリーク電流を調べた。図21に、配線間リーク電流値の累積確率を示す。図21で示す結果から、配線間でショートするチップが発生している様子が確認された。
実施例6で作製した配線構造を用い、エレクトロマイグレーション(EM)寿命を測定した結果について、図18に示す。図18は、CoWPのメタルキャップ膜が形成されたもの(A)、CoWPに換えてCoWBのメタルキャップ膜が形成されたもの(B)およびメタルキャップが形成されていないもの(C)のそれぞれの結果を示す。この結果から、メタルキャップを用いることにより、EM寿命が1桁改善されることが確認された。つまり、配線層間膜として、最大空孔径が1.25nmφで独立空孔構造となっており、誘電率2.55、C/Si=1.5の多孔質絶縁膜を用いることで、メタルキャップ膜の形成の際、配線間絶縁信頼性の劣化を発生させることなく、銅のマイグレーションの抑制が可能となることが明らかとなった。
11a 第一の多孔質絶縁膜
11b 第二の多孔質絶縁膜
12a 第一の銅配線
12b 第二の銅配線
13a 第一のメタルキャップ膜
13b 第二のメタルキャップ膜
14a 第一のキャップ絶縁膜
14b 第二のキャップ絶縁膜
16 バリアメタル膜
17 銅膜
22 銅ビア
30 半導体基板
31a 第一の多孔質絶縁膜
31b 第二の多孔質絶縁膜
32a 第一の銅配線
32b 第二の銅配線
33a 第一のメタルキャップ膜
33b 第二のメタルキャップ膜
34a 第一のキャップ絶縁膜
34b 第二のキャップ絶縁膜
35 ビア絶縁膜
36 バリアメタル膜
37 銅膜
42 銅ビア
50 半導体基板
51a 第一の多孔質絶縁膜
51b 第二の多孔質絶縁膜
52a 第一の銅配線
52b 第二の銅配線
53a 第一のメタルキャップ膜
53b 第二のメタルキャップ膜
54a 第一のキャップ絶縁膜
54b 第二のキャップ絶縁膜
55a 第一の薄膜層
55b 第二の薄膜層
56 バリアメタル膜
57 銅膜
63 銅ビア
70 半導体基板
71 第一の多孔質絶縁膜
72 第二の多孔質絶縁膜
73 ハードマスク
74 配線溝
75 銅膜
76 バリアメタル膜
77 銅配線表面
78 多孔質絶縁膜表面
79 メタルキャップ膜
80 キャップ絶縁膜
800 半導体基板
81 多孔質絶縁膜
82 ハードマスク
83 配線溝
84 バリアメタル膜
85 銅膜
86 配配線表面
87 多孔質絶縁膜表面
88 薄膜層
89 メタルキャップ膜
90 キャップ絶縁膜
900 半導体基板
91 第一の多孔質絶縁膜
92 第二の多孔質絶縁膜
93 ハードマスク
94 配線溝
95 銅膜
96 バリアメタル膜
97 銅配線表面
98 多孔質絶縁膜表面
99 メタルキャップ膜
100 多孔質絶縁膜
101 MOSFET
102 コンタクト絶縁膜
201 反応室
203 基板加熱部
204 シャワーヘッド
206 接地線
207 排気配管
208 冷却トラップ
209 真空ポンプ
211 給電線
212 マッチングコントローラ
213 RF電源
215 配管
216a 気化システム
216b 気化システム
218 流量コントローラ
219 ヒータ
220 バルブ
221a バルブ
221b バルブ
222 排気バルブ
224 環状シロキサン
225 原料タンク
226 キャリアガス
227 供給配管
230 配管
232 流量指示器
234 流量コントローラ
235 気化制御器
236 内部配管
237 気化室
238 ヒータ
239 配管
239 気化室出口配管
240 ヒータ
241 ベント配管
242 バルブ
246 バルブ
247 バルブ
248 バルブ
250 バルブ
251 バルブ
252 バルブ
253 配管
253 キャリアガス
254 流量コントローラ
255 バルブ
256 配管
257 ヒータ
258 原料タンク
259 環状シロキサン
260 配管
261 バルブ
262 流量コントローラ
263 バルブ
264 気化原料供給配管
266 バルブ
267 配管
271 多孔質絶縁膜
272 多孔質絶縁膜
301 MOSFET
302 コンタクト絶縁膜
501 MOSFET
502 コンタクト絶縁膜
Claims (8)
- 複数の前記空孔が互いに独立している請求項1に記載の半導体装置。
- 前記多孔質絶縁膜は、第一の多孔質膜と前記第一の多孔質膜上に形成された第二の多孔質膜とからなり、前記第二の多孔質膜のC/Si比が1.5以上であり、かつ、前記第二の多孔質膜に含有される複数の前記空孔の最大径が1.3nm以下で互いに独立している請求項1または2に記載の半導体装置。
- 前記多孔質絶縁膜が、材料として用いられた前記環状シロキサンの骨格を含む請求項1乃至3いずれかに記載の半導体装置。
- 前記多孔質絶縁膜が前記メタルキャップ膜を介して複数の前記銅配線間に存在している請求項1乃至4いずれかに記載の半導体装置。
- 前記多孔質絶縁膜を形成する前記工程において、互いに独立した複数の前記空孔を前記多孔質絶縁膜に含有させる請求項6に記載の半導体装置の製造方法。
- 前記多孔質絶縁膜を形成する工程において、
第一の多孔質層を形成する工程と、
前記第一の多孔質層上に第二の多孔質膜を形成する工程と、
を含み、
前記第二の多孔質膜を形成する工程において、C/Si比が1.5以上の前記第二の多孔質膜を形成し、かつ、最大径が1.3nm以下で互いに独立した複数の前記空孔を前記第二の多孔質膜に含有させる請求項6または7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008305557A JP5395413B2 (ja) | 2008-11-28 | 2008-11-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008305557A JP5395413B2 (ja) | 2008-11-28 | 2008-11-28 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010129921A JP2010129921A (ja) | 2010-06-10 |
JP5395413B2 true JP5395413B2 (ja) | 2014-01-22 |
Family
ID=42330088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008305557A Expired - Fee Related JP5395413B2 (ja) | 2008-11-28 | 2008-11-28 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5395413B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5654794B2 (ja) * | 2010-07-15 | 2015-01-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP7391741B2 (ja) | 2020-03-23 | 2023-12-05 | 株式会社東芝 | 構造体 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4160277B2 (ja) * | 2001-06-29 | 2008-10-01 | 株式会社東芝 | 半導体装置の製造方法 |
JP2005056945A (ja) * | 2003-08-08 | 2005-03-03 | Hitachi Ltd | 半導体装置の製造方法 |
WO2005053009A1 (ja) * | 2003-11-28 | 2005-06-09 | Nec Corporation | 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置 |
JP2005203700A (ja) * | 2004-01-19 | 2005-07-28 | Sekisui Chem Co Ltd | 有機無機複合体、その製造方法およびこれを用いた半導体装置 |
WO2007032563A1 (ja) * | 2005-09-16 | 2007-03-22 | Nec Corporation | 配線構造並びに半導体装置及びその製造方法 |
-
2008
- 2008-11-28 JP JP2008305557A patent/JP5395413B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010129921A (ja) | 2010-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8242019B2 (en) | Selective deposition of metal-containing cap layers for semiconductor devices | |
US8178439B2 (en) | Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices | |
US10014213B2 (en) | Selective bottom-up metal feature filling for interconnects | |
JP4983871B2 (ja) | 多孔質絶縁膜の製造方法、多孔質絶縁膜及び半導体装置 | |
US7964442B2 (en) | Methods to obtain low k dielectric barrier with superior etch resistivity | |
JP4423379B2 (ja) | 銅配線、半導体装置および銅配線の形成方法 | |
JP5554951B2 (ja) | 半導体装置の製造方法 | |
JP2011166106A (ja) | 半導体装置の製造方法及び半導体装置 | |
US20100055442A1 (en) | METHOD OF PE-ALD OF SiNxCy AND INTEGRATION OF LINER MATERIALS ON POROUS LOW K SUBSTRATES | |
US8426322B2 (en) | Method for producing semiconductor device and semiconductor device | |
KR20100116631A (ko) | 선택적 저온 루테늄 증착을 반도체 디바이스의 구리 금속 배선에 통합하는 방법 | |
JP2005513766A (ja) | ダマシン適用において誘電体材料を堆積する方法 | |
JP5174435B2 (ja) | ウェットエッチングアンダカットを最小にし且つ超低k(k<2.5)誘電体をポアシーリングする方法 | |
WO2007061134A1 (ja) | 多孔質絶縁膜の形成方法、半導体装置の製造装置、半導体装置の製造方法及び半導体装置 | |
TW201142945A (en) | Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition | |
JP5904866B2 (ja) | 半導体装置の製造方法および半導体装置 | |
US8084294B2 (en) | Method of fabricating organic silicon film, semiconductor device including the same, and method of fabricating the semiconductor device | |
JP5395413B2 (ja) | 半導体装置およびその製造方法 | |
Chen et al. | Interconnect Processing: Integration, Dielectrics, Metals | |
JP6109368B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2013214697A (ja) | 半導体装置および半導体装置の製造方法 | |
US20120122320A1 (en) | Method Of Processing Low K Dielectric Films | |
US20080182021A1 (en) | Continuous ultra-thin copper film formed using a low thermal budget | |
JP2009177023A (ja) | 多孔質絶縁膜及びその形成方法並びに半導体装置の製造方法 | |
JP2010287653A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130807 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131018 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |