JP5391688B2 - 半導体装置の製造方法と半導体装置 - Google Patents
半導体装置の製造方法と半導体装置 Download PDFInfo
- Publication number
- JP5391688B2 JP5391688B2 JP2008331992A JP2008331992A JP5391688B2 JP 5391688 B2 JP5391688 B2 JP 5391688B2 JP 2008331992 A JP2008331992 A JP 2008331992A JP 2008331992 A JP2008331992 A JP 2008331992A JP 5391688 B2 JP5391688 B2 JP 5391688B2
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- fin
- type silicon
- insulating
- silicon region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 58
- 229910052710 silicon Inorganic materials 0.000 claims description 58
- 239000010703 silicon Substances 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 9
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- 238000005530 etching Methods 0.000 description 15
- 239000007789 gas Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 1
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- 229910015345 MOn Inorganic materials 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- WZVIPWQGBBCHJP-UHFFFAOYSA-N hafnium(4+);2-methylpropan-2-olate Chemical compound [Hf+4].CC(C)(C)[O-].CC(C)(C)[O-].CC(C)(C)[O-].CC(C)(C)[O-] WZVIPWQGBBCHJP-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
本発明は、半導体装置の製造方法と半導体装置に関し、特にフィン形構造を持つ電界効果トランジスタを含む半導体装置の製造方法と半導体装置に関する。
フィン形構造を持つ電界効果トランジスタの開発が行なわれている。フィン形構造を持つ電界効果トランジスタとは、一般的にＦｉｎ−ＦＥＴまたはダブルゲートＦｉｎ−ＦＥＴと呼ばれ、基板の表面に対してチャネルの面が垂直になっている３次元型の電界効果トランジスタであって、基板の面に対して垂直な薄い壁（フィン）状の突起があり、フィンの両側面上にゲート絶縁膜、ゲート電極が形成され、ゲート両側のフィンにソース／ドレイン領域が形成されている構造を有する。
フィン形構造を持つ電界効果トランジスタは、チャネル面を基板表面に垂直に配置するため、基板上の占有面積を低減でき、誘電体分離を容易とし、微細化、高速動作化に対する適応性が高い。絶縁膜上にシリコン層を配置したＳＯＩ（semiconductor on insulator)基板のシリコン層上に酸化膜や、酸化膜／窒化膜積層等のキャップ層を設け、パターニングしてシリコンのフィンを形成する。フィン表面に酸化シリコン、窒化酸化シリコン等のゲート絶縁膜を形成した後、ポリシリコン層を堆積し、パターニングして絶縁ゲート電極を形成する。ゲート電極両側のフィン領域をドープしてソース／ドレイン領域を形成すれば、基本的なＦＥＴ構造を形成できる。
フィン形電界効果トランジスタ（ＦＥＴ）の構成例を、図５に示す。図５において、ＳＯＩ基板のシリコン層をパターニングして、フィン５１とその両側で幅を広げたコンタクト領域５２，５３が形成される。シリコン層の上にはキャップ層６１が残る。フィン側壁に一旦犠牲酸化膜を形成し除去した後、ゲート絶縁膜６２を酸化、窒化などにより形成する。基板上にポリシリコン層を堆積し、パターニングしてゲート電極７１を形成する。ゲート電極７１の端部には幅を広げたコンタクト領域７２が形成される。イオン注入などで不純物を添加してソース／ドレイン領域を形成する。層間絶縁膜でトランジスタ構造を埋め込んだ後、コンタクト領域に達するコンタクトホールを開口し、タングステンプラグ等の導電性プラグ８０をコンタクトホール内に埋め込む。ゲート電極をポリシリコン層とシリサイド層の積層とすること、メタルゲート電極を採用することによりゲート抵抗を低減化することもできる。
フィン形ＦＥＴのチャネルは、ゲート絶縁膜を介してゲート電極と対向する側面に形成される。チャネル長は、ゲート電極の幅で決定される。チャネル幅はフィンの高さで決定される。フィンの長さはプロセス精度などによって決定される。幅狭のソース／ドレインの引き出し部は、ソース／ドレインの抵抗を高くし易い。フィンの端部を拡げず、フィンを切断して金属層を埋め込み、ショットキコンタクトを形成する提案もある。
ゲート電極と半導体基板が広い面積で対向すると、ゲート電極の寄生容量を大きくし、高速動作の妨げとなる。ゲート電極の寄生容量を小さくするには、半導体基板とゲート電極の対向面積を小さくすることが望ましい。
ゲート電極が半導体基板と広い面積で対向しない構成も提案されている。この方法では、ハードマスクを用いてＳｉフィンをエッチングする。ハードマスク、Ｓｉフィンを酸化膜ライナ、窒化膜ライナで覆った後、絶縁膜で埋め込む。窒化膜ライナが露出するまで化学機械研磨（ＣＭＰ）を行い、絶縁膜の一部厚さをエッチバックして絶縁膜上面を窒化膜ライナより下方に下げる。基板対向部分を残して両ライナをエッチングしてトレンチを形成し、露出したＳｉフィン表面にゲート絶縁膜を形成し、ポリシリコンゲート電極層をトレンチに埋め込む。平坦化してハードマスクを露出する。上面を引き下げられた絶縁膜上には広くポリシリコンゲート電極層が残る。メタルゲート電極層を形成し、その上にゲートエッチングマスクを形成する。ゲートエッチングマスクを用いて、メタルゲート電極層、ポリシリコンゲート電極層をエッチングして、ゲート電極をパターニングする。エッチングで形成された、Ｓｉフィンと絶縁膜の間の空間を介して、ポリシリコンゲート電極層に不純物をイオン注入する。
本発明の１目的は、新規なフィン形電界効果トランジスタの製造方法を提供することである。
本発明の１観点によれば、
半導体層と前記半導体層上の絶縁体層からなる支持基板上に、頂部水平面と垂直側面を有し、第１の方向に延在するフィン型シリコン領域を形成し、
前記フィン型シリコン領域中間部を横断し、前記フィン型シリコン領域の頂部水平面と垂直側面を覆う頂部と垂直部及び、前記支持基板の前記フィン型シリコン領域両側の少なくとも一部の表面を覆う底部水平部を有し、前記第１の方向とは異なる第２の方向に延在する絶縁ダミーゲート電極を形成し、
前記絶縁ダミーゲート電極、前記フィン型シリコン領域を埋め込む第１の絶縁膜を形成し、
前記絶縁ダミーゲート電極が露出するまで前記第１の絶縁膜を研磨し、
前記絶縁ダミーゲート電極の頂部と、垂直部の少なくとも一部とを除去して前記フィン型シリコン領域表面を露出し、前記絶縁ダミーゲート電極の底部水平部は残した状態で、トレンチを形成し、
前記トレンチ内で前記フィン型シリコン領域表面上に、前記絶縁ダミーゲート電極の底部水平部に連続する、ゲート電極構造を形成する、
半導体装置の製造方法
が提供される。
半導体層と前記半導体層上の絶縁体層からなる支持基板上に、頂部水平面と垂直側面を有し、第１の方向に延在するフィン型シリコン領域を形成し、
前記フィン型シリコン領域中間部を横断し、前記フィン型シリコン領域の頂部水平面と垂直側面を覆う頂部と垂直部及び、前記支持基板の前記フィン型シリコン領域両側の少なくとも一部の表面を覆う底部水平部を有し、前記第１の方向とは異なる第２の方向に延在する絶縁ダミーゲート電極を形成し、
前記絶縁ダミーゲート電極、前記フィン型シリコン領域を埋め込む第１の絶縁膜を形成し、
前記絶縁ダミーゲート電極が露出するまで前記第１の絶縁膜を研磨し、
前記絶縁ダミーゲート電極の頂部と、垂直部の少なくとも一部とを除去して前記フィン型シリコン領域表面を露出し、前記絶縁ダミーゲート電極の底部水平部は残した状態で、トレンチを形成し、
前記トレンチ内で前記フィン型シリコン領域表面上に、前記絶縁ダミーゲート電極の底部水平部に連続する、ゲート電極構造を形成する、
半導体装置の製造方法
が提供される。
寄生容量が小さく、寸法精度の高いゲート電極を備えたフィン形トランジスタを製造することができる。
以下、図面を参照して実施例による半導体装置の製造方法を説明する。
図１ＡＰ〜１ＨＰは実施例１によるフィン形トランジスタの製造方法の主要工程を示すＳＯＩ基板の平面図、図１ＡＸ〜１ＨＸは同ＳＯＩ基板のＸ−Ｘ方向に沿う断面図、図１ＡＹ〜１ＨＹは同ＳＯＩ基板のＹ−Ｙ方向に沿う断面図である。図番中のＰは平面図、ＸはＸ−Ｘ方向に沿う断面図、ＹはＹ−Ｙ方向に沿う断面図を表わす。
図１ＡＰ，１ＡＸ，１ＡＹに示すように、フィン形半導体領域を形成する。ＳＯＩ基板を用いてｎ型ＭＯＳＦＥＴを形成する場合を例にとって説明する。ｐＭＯＳＦＥＴの場合は導電型を反転する。ＳＯＩ基板は、平坦表面を有する支持半導体基板１１の上に酸化シリコン層１２が配置され、その上にｐ型シリコン層（ｐ型ＭＯＳＦＥＴの場合はｎ型シリコン層）１３が配置されている。シリコン層１３の厚さが作成するフィンの高さ４０ｎｍ〜６０ｎｍに一致する場合を例として説明する。
ｐ型シリコン層１３の上に酸化シリコン膜１４を、熱酸化または熱ＣＶＤにより、厚さ２０ｎｍ〜５０ｎｍ程度形成する。酸化シリコン層１４は、エッチングにおいてハードマスクとして機能し、その後は、フィン形シリコン領域のキャップ層として機能する。キャップ層１４の上にフィンの平面形状を画定するレジストパターンＲＰ１をホトリソグラフィまたは電子線リソグラフィにより形成する。レジストパターンＲＰ１は、例えばフィン幅２０ｎｍ〜３０ｎｍ、フィン長さ数百ｎｍを画定する。フィン形状の寸法は、これらに限らない。
プレーナ構造のＳＯＩ型ＭＯＳＦＥＴの場合、最適フィン幅は、不純物濃度で多少変化するが、シリコンチャネルの厚さがゲート長の１／３以下の時ＭＯＳＦＥＴは完全空乏動作を示し、シリコンチャネルの厚さがゲート長の１／３を超える時ＭＯＳＦＥＴは部分完全空乏動作を示すと言われる。完全空乏動作は、短チャネル効果を抑制し、トランジスタのオフリーク電流を小さくして電力消費を低減するのに適している。完全空乏動作をさせる場合、チャネル長が３０ｎｍであると、チャネル厚さ１０ｎｍ以下となる。フィン形ＭＯＳＦＥＴの場合はフィン両側面にチャネルが形成されるので、フィン幅はチャネル厚さの２倍となる。すなわち、フィン幅がゲート長の２／３を超える時ＭＯＳＦＥＴは部分完全空乏動作を示すことになる。ゲート長４５ｎｍの場合、完全空乏動作をさせるフィン幅は３０ｎｍ以下、ゲート長３０ｎｍの場合、完全空乏動作をさせるフィン幅は２０ｎｍ以下となる。
レジストパターンＲＰ１をエッチングマスクとして、例えばＣ４Ｆ６／ＣＯ／Ａｒ／Ｏ２の混合ガスをエッチャントとしたリアクティブイオンエッチング（ＲＩＥ）により、キャップ層をパターニングし、例えばＨＢｒ／Ｏ２の混合ガスをエッチャントとしたＲＩＥによりシリコン層をパターニングする。ほぼ垂直な側面を有するシリコンフィン領域１３が形成される。レジストパターンＲＰ１は、ハードマスク形成後に除去しても、エッチング中に消滅しても、エッチング後も残っている場合はエッチング工程後に除去してもよい。図２Ａは、パターニングされたフィン構造を概略的に示す。シリコンフィン領域１３の上面がキャップ層１４で覆われている。
図１ＢＰ，１ＢＸ，１ＢＹに示すように、フィンを覆って、基板全面上にダミーゲート電極層を堆積し、レジストパターンを用いてパターニングする。ダミーゲート電極層は、キャップ層とは異なるエッチング特性を有する絶縁材料で形成する。例えば、ジクロルシランとアンモニアをソースガスとした熱ＣＶＤ（化学気相堆積）により、窒化シリコン膜１６を厚さ２０ｎｍ〜５０ｎｍ程度等方的に堆積する。窒化シリコン膜１６上に、シリコンフィン１３を横断するように、レジストパターンＲＰ２を形成する。レジストパターンの平面形状は、ダミーゲート電極の平面形状を画定する。ゲート電極は、ダミーゲート電極の頂部水平部分、垂直部分を置換して形成される。レジストパターンＲＰ２の幅は、チャネル長を画定する。レジストパターンＲＰ２の幅は、例えば３０ｎｍ〜４５ｎｍである。レジストパターンＲＰ２の長さは、フィン幅より大であれば、特に制限されない。
レジストパターンＲＰ２をマスクとして、例えばＣＨ２Ｆ２／Ａｒ／Ｏ２の混合ガスをエッチャントとしたＲＩＥにより、窒化シリコン膜１６をパターニングする。必要に応じてエッチャントガスを変更し、酸化シリコンのキャップ層１４もパターニングする。その後、レジストパターンＲＰ２は除去する。図２Ｂは、レジストパターンＲＰ２を除去した状態の構造を概略的に示す。シリコンフィン領域１３の側面、キャップ層１４の側面、上面を横断してダミーゲート電極１６が形成されている。
図１ＣＰ，１ＣＸ，１ＣＹに示すように、シリコンフィン領域１３に対してエクステンション領域Ｅｘｔ形成用のイオン注入を行なう。ｎ型ＭＯＳＦＥＴの場合は、例えば、ｎ型不純物としてＡｓを加速エネルギ４ｋｅＶ、ドーズ量１Ｅ１５（１×１０１５を表わす）ｃｍ−２、注入角度基板法線から１０度〜２０度の複数方向、で注入する。シリコンフィン領域１３上面は酸化シリコンのキャップ層１４で覆われているので、不純物はフィン側面に注入される。ｐ型ＭＯＳＦＥＴの場合は、ｐ型不純物Ｂを加速エネルギ０．６ｋｅＶ、ドーズ量１Ｅ１５ｃｍ−２でイオン注入する。なお、エクステンション領域は必須構成要件ではない。
図１ＤＰ，１ＤＸ，１ＤＹに示すように、基板上に絶縁膜を堆積し、異方性エッチングにより平坦部上から除去してサイドウォールスペーサ１８を形成する。例えば、シランと酸素をソースガスとした熱ＣＶＤによって酸化シリコン膜を厚さ５ｎｍ〜２０ｎｍ程度堆積し、異方性エッチングをＣ４Ｆ６／ＣＯ／Ａｒ／Ｏ２の混合ガスをエッチャントとしたＲＩＥで行なう。３次元構造の垂直面、すなわち図１ＤＰに示すようにダミーゲート電極１６の側面、シリコンフィン領域１３の側面の上にサイドウォールスペーサ１８が残る。エクステンション領域を省略した時は、サイドウォールスペーサも省略できる。
ソース／ドレイン領域の低抵抗拡散領域Ｄｉｆ用のイオン注入を行なう。ｎ型ＭＯＳＦＥＴの場合、例えば、ｎ型不純物としてＡｓを、加速エネルギ２５ｋｅＶ、ドーズ量５Ｅ１５ｃｍ−２、注入角度１０度〜２０度でイオン注入する。ｐ型ＭＯＳＦＥＴの場合は、ｐ型不純物ＢＦ２を加速エネルギ１５ｋｅＶ、ドーズ量３Ｅ１５〜５Ｅ１５ｃｍ−２、注入角度１０度〜２０度でイオン注入する。イオン注入後、例えば１０５０℃のスパイクアニールを行い、不純物を活性化する。
必要に応じて、Ｎｉ、Ｃo等のシリサイド反応可能な金属層を基板上に堆積し、アニール処理を行なってシリコン表面上にシリサイド層ＳＬを形成する。ＮｉＳｉの場合、アニール温度は約４５０℃である。シリコンフィンのソース／ドレイン領域上面上にシリサイド層ＳＬが形成される。サイドウォールスペーサ１８に覆われたソース／ドレイン領域の側面には、シリサイド層ＳＬは形成されない。以後、加熱工程の温度は制限される。
図１ＥＰ，１ＥＸ，１ＥＹに示すように、基板全面上に酸化シリコン膜などの絶縁膜２０を堆積し、ＣＭＰを行なって表面を平坦化すると共に、ダミーゲート電極１６の頂部表面を露出する。図２Ｃは、ＣＭＰ後の半導体基板の外観を概略的に示す。絶縁膜２０表面内に、サイドウォールスペーサ１８によって囲まれたダミーゲート電極１６が露出している。
図１ＦＰ，１ＦＸ，１ＦＹに示すように、熱燐酸を用いて窒化シリコンのダミーゲート電極１６をエッチングする。エッチングは、ダミーゲート電極１６の底部水平部分を残すようにして終了させる。絶縁膜２０の表面から深さ方向に、延在するトレンチＴが形成される。トレンチＴ内でダミーゲート電極１６に覆われていたシリコンフィン（チャネル領域）表面が露出する。トレンチＴの側方はサイドウォールスペーサ１８、シリコンフィン領域１３で囲まれている。
図１ＧＰ，１ＧＸ，１ＧＹに示すように、２７０℃程度の基板温度で、オゾン（Ｏ３）を用いた酸化処理により、露出したシリコンフィン領域表面に、厚さ０．５ｎｍ〜０．７ｎｍ程度の酸化シリコン膜を形成する。続いて、ハイｋ絶縁膜を堆積する。例えば２７０℃程度の基板温度で、テトラターシャルブトキシハフニウム（ＨＴＢ、Ｈｆ（ｔ−ＯＣ４Ｈ９）４）とＳｉ２Ｈ６との混合ガスを流して、厚さ１．５ｎｍ〜２．０ｎｍ程度のＨｆＳｉＯ膜を堆積させる。さらに窒素ガスプラズマ中で窒化させＨｆＳｉＯＮ膜を形成してもよい。酸化シリコン膜とハイｋ膜の積層によるゲート絶縁膜２１が形成される。なお、ハイｋ膜として、ＨｆＳｉＯ膜、ＨｆＳｉＯＮ膜の代わりに、ＨｆＯ２膜、ＨｆＡｌＯ膜、ＨｆＡｌＯＮ膜、ＬａＯ２膜、ＬａＳｉＯ膜、ＬａＡｌＯ膜等を形成してもよい。
ゲート絶縁膜２１の上に、スパッタリングによりＴｉＮ膜、Ｗ膜を堆積し、ゲート電極２２を形成する。ＴｉＮ膜は、ＡｒとＮ２の混合ガス雰囲気中でＴｉターゲットをスパッタリングすることで厚さ５ｎｍ〜３０ｎｍ程度形成する。Ｗ膜は、Ａｒ雰囲気中でＷターゲットをスパッタリングして厚さ１０ｎｍ〜５０ｎｍ程度形成し、トレンチを埋め戻す。ＴｉＮ／Ｗ構造のメタルゲート電極２２が成膜される。絶縁膜２０上の不要金属層はＣＭＰで除去する。このようにして、ゲート絶縁膜２１とゲート電極２２を積層したゲート電極構造Ｇが形成される。この状態の外観は、再び図２Ｃに示すものとなる。
図１ＨＰ，１ＨＸ，１ＨＹに示すように、基板上に酸化シリコン膜等の層間絶縁膜２４を堆積し、コンタクトホールをエッチングしてゲート電極２２、ソースドレイン領域Ｓ／Ｄ表面を露出し、導電性プラグ２６を埋め込む。導電性プラグは、例えばＴｉＮ膜とＷ膜の積層で形成する。図２Ｄは、導電性プラグ２６を形成した状態の外観を概略的に示す。
本実施例によれば、シリコンフィンの表面にゲート電極構造と同一形状のダミーゲート電極を形成し、ソース／ドレイン領域を形成する。下地上に独立して立ち上がっているシリコンフィン領域に対してソース／ドレイン領域形成のイオン注入工程を行うことができ、自由度が高い。ダミーゲート電極を包む絶縁膜を形成後、ダミーゲート電極を除去して、トレンチを埋め込んでゲート電極構造を形成するので、ゲート電極構造を高精度にすることができる。
図３ＡＰ〜３ＨＰは実施例２によるフィン形トランジスタの製造方法の主要工程を示すＳＯＩ基板の平面図、図３ＡＸ〜３ＨＸは同ＳＯＩ基板のＸ−Ｘ方向に沿う断面図、図３ＡＹ〜３ＨＹは同ＳＯＩ基板のＹ−Ｙ方向に沿う断面図である。
図３ＡＰ，３ＡＸ，３ＡＹに示すように、レジストパターンＲＰ１を用いて、キャップ層１４を備えたフィン形シリコン領域１３を形成する。図１ＡＰ，１ＡＸ，１ＡＹに示す工程と同様の工程である。以下実施例１と同様の工程は、適宜説明を省略する。
図３ＢＰ，３ＢＸ，３ＢＹに示すように、フィン形シリコン領域１３上にダミーゲート電極１６を形成する。図１ＢＰ，１ＢＸ，１ＢＹに示す工程と同様の工程である。
図３ＣＰ，３ＣＸ，３ＣＹに示すように、基板全面上に酸化シリコン膜などのダミー絶縁膜２８を堆積し、ＣＭＰを行なって表面を平坦化すると共に、ダミーゲート電極１６の頂部表面を露出する。図１ＥＰ，１ＥＸ，１ＥＹに示す工程と同様の工程であるが、サイドウォールスペーサ、ソース／ドレイン領域は未だ形成されておらず、絶縁膜２０の代わりにダミー絶縁膜２８が形成される。ダミー絶縁膜２８はその後除去される膜である。
図３ＤＰ，３ＤＸ，３ＤＹに示すように、熱燐酸を用いて窒化シリコンのダミーゲート電極１６をエッチングする。ダミー絶縁膜２８内にトレンチが形成される。図１ＦＰ，１ＦＸ，１ＦＹに示す工程と同様の工程である。
図３ＥＰ，３ＥＸ，３ＥＹに示すように、ダミー絶縁膜２８で囲まれたトレンチ内にゲート絶縁膜２１、ゲート電極２２を含むゲート電極構造Ｇを形成する。図１ＧＰ，１ＧＸ，１ＧＹに示す工程同様の工程である。
図３ＦＰ，３ＦＸ，３ＦＹに示すように、ダミー絶縁膜２８を除去する。酸化シリコンのダミー絶縁膜の場合は、希弗酸でエッチングする。ゲート電極構造を形成したシリコンフィンが露出する。図１ＣＰ，１ＣＸ，１ＣＹに示す構造同様の構造であるが、ダミーゲート電極１６の代わりに、ゲート電極構造Ｇが形成されている。ゲート電極構造Ｇ両側のシリコンフィン領域に、エクステンション領域用のイオン注入を行なう。図１ＣＰ，１ＣＸ，１ＣＹに示す工程同様の工程である。
図３ＧＰ，３ＧＸ，３ＧＹに示すように、絶縁膜を堆積し、異方性エッチングにより平坦部上から除去してサイドウォールスペーサ１８を形成する。続いて、ソース／ドレインの低抵抗領域Ｄｉｆ用のイオン注入を行なう。必要に応じてシリサイド層ＳＬを形成する。図１ＤＰ，１ＤＸ，１ＤＹに示す工程同様の工程である。
図３ＨＰ，３ＨＸ，３ＨＹに示すように、絶縁膜２０を堆積し、ＣＭＰで平坦化してゲート電極２２の頂部表面を露出する。結果として得られる構造は、図１ＧＰ，１ＧＸ，１ＧＹに示す工程後に得られる構造と同様となる。その後、図１ＨＰ，１ＨＸ，１ＨＹに示す層間絶縁膜形成工程、導電性プラグ形成工程を行って各電極を層間絶縁膜表面に引き出す。
本実施例によれば、ゲート電極形成時には不純物注入領域、シリサイド層は形成されておらず、加熱工程の温度制限が大幅に緩和される。１０００℃以上の高温プロセスを行なうことが可能となる。例えば、ゲート絶縁膜形成後に、１０００℃、５秒程度のアニールを行って、ゲート絶縁膜を高品質化することができる。
図４Ａは、フィン形ＣＭОＳ半導体装置の構成例を示す。ｎチャネルＭＯＳトランジスタｎＭＯＳおよびｐチャネルＭＯＳトランジスタｐＭＯＳは、基本的に実施例１または実施例２の構造を有し、導電型が逆である。両トランジスタのゲート電極は接続され、入力信号Ｖｉｎが印加される。ｎＭＯＳトランジスタのソースは接地され、ｐＭＯＳトランジスタのソースは電源電圧に接続される。ｎＭＯＳトランジスタのドレインとｐＭＯＳトランジスタのドレインは相互接続され、出力電圧Ｖｏｕｔを供給する。
図４Ｂは、図４Ａに示すフィン形半導体装置の等価回路図である。ｎＭＯＳトランジスタとｐＭＯＳトランジスタが直列接続され、ゲートが相互接続されている。入力信号Ｖｉｎがゲートに入力され、出力が相互接続点から供給される。
以上、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、ゲート電極は、ＴａＮ，ＴａＣ，ＴａＣＮ，ＴａＣＮＯ，ＴａＳｉ，ＴａＳｉＮ，ＴａＡｌＮ，ＴｉＳｉ，ＴｉＡｌＮ，ＭｏＮ，ＭｏＡｌＮとＷの積層あるいはＳｉとの積層としてもよい。また、ｎＭＯＳトランジスタとｐＭＯＳトランジスタでゲート電極に異なる材料を使ってもよい。絶縁膜として、酸化シリコンに代え、ポーラスシリカ等の酸化シリコンより低い誘電率を有する低誘電率絶縁膜を用いることができる。その他、種々の変更、置換、改良、組み合わせ等が可能なことは当業者に自明であろう。
１１ 支持半導体基板、
１２ 酸化シリコン層、
１３ シリコンフィン領域、
１４ キャップ層、
１６ 窒化シリコン膜（ダミーゲート電極）、
１８ サイドウォールスペーサ、
２０ 絶縁膜、
２１ ゲート絶縁膜、
２２ ゲート電極、
２４ 層間絶縁膜、
２６ 導電性プラグ、
ＲＰ レジストパターン、
ＳＬ シリサイド層。
１２ 酸化シリコン層、
１３ シリコンフィン領域、
１４ キャップ層、
１６ 窒化シリコン膜（ダミーゲート電極）、
１８ サイドウォールスペーサ、
２０ 絶縁膜、
２１ ゲート絶縁膜、
２２ ゲート電極、
２４ 層間絶縁膜、
２６ 導電性プラグ、
ＲＰ レジストパターン、
ＳＬ シリサイド層。
Claims (10)
- 半導体層と前記半導体層上の絶縁体層からなる支持基板上に、頂部水平面と垂直側面を有し、第１の方向に延在するフィン型シリコン領域を形成し、
前記フィン型シリコン領域中間部を横断し、前記フィン型シリコン領域の頂部水平面と垂直側面を覆う頂部と垂直部及び、前記支持基板の前記フィン型シリコン領域両側の少なくとも一部の表面を覆う底部水平部を有し、前記第１の方向とは異なる第２の方向に延在する絶縁ダミーゲート電極を形成し、
前記絶縁ダミーゲート電極、前記フィン型シリコン領域を埋め込む第１の絶縁膜を形成し、
前記絶縁ダミーゲート電極が露出するまで前記第１の絶縁膜を研磨し、
前記絶縁ダミーゲート電極の頂部と、垂直部の少なくとも一部とを除去して前記フィン型シリコン領域表面を露出し、前記絶縁ダミーゲート電極の底部水平部は残した状態で、トレンチを形成し、
前記トレンチ内で前記フィン型シリコン領域表面上に、前記絶縁ダミーゲート電極の底部水平部に連続する、ゲート電極構造を形成する、
半導体装置の製造方法。 - 前記ゲート電極構造を形成する際、前記第１の絶縁膜表面と前記ゲート電極構造の頂面とを面一の構造とする請求項１記載の半導体装置の製造方法。
- 前記絶縁ダミーゲート電極を形成する前に、前記フィン型シリコン領域頂部表面を覆う絶縁キャップ層を形成し、前記絶縁ダミーゲート電極構造を形成する際前記絶縁キャップ層もパターニングする、
請求項１または２記載の半導体装置の製造方法。 - 前記絶縁ダミーゲート電極を形成した後、両側の前記フィン型シリコン領域側面にソース／ドレイン領域を形成する、
請求項１〜３のいずれか1項記載の半導体装置の製造方法。 - 前記ゲート電極構造を形成した後、前記第１の絶縁膜を除去し、
前記ゲート電極構造両側の前記フィン型シリコン領域側面にソース／ドレイン領域を形成する、
請求項１〜３のいずれか1項記載の半導体装置の製造方法。 - 前記ソース／ドレイン領域形成後、前記ゲート電極構造、前記フィン型シリコン領域を覆う第２の絶縁膜を形成し、
前記ゲート電極構造頂面が露出するまで前記第２の絶縁膜を研磨する、
請求項５記載の半導体装置の製造方法。 - 前記ソース／ドレイン領域を形成する際、
エクステンション領域形成用の斜めイオン注入を行ない、
前記フィン型シリコン領域と前記ゲート電極構造の垂直な面上に絶縁サイドウォールスペーサを形成し、
低抵抗領域形成用の斜めイオン注入を行なう、
請求項４〜６のいずれか１項記載の半導体装置の製造方法。 - 前記ソース／ドレイン領域を形成した後、前記ソース／ドレイン領域表面にシリサイド層を形成する、
請求項４〜７のいずれか１項記載の半導体装置の製造方法。 - 半導体層と前記半導体層上の絶縁体層からなる支持基板と、
前記支持基板上に形成され、頂部水平面、垂直側面を有するフィン形シリコン領域と、
前記フィン型シリコン領域中間部の頂部水平面上に形成された絶縁キャップ層と、
前記フィン型シリコン領域中間部の垂直側面に接し、両側の前記支持基板の少なくとも一部の表面を覆う底部水平部を有する絶縁ダミーゲート電極と、
前記フィン型シリコン領域中間部の垂直側面、前記絶縁キャップ層の側面、上面を覆って形成され、前記絶縁ダミーゲート電極の底部水平部に連続するゲート電極構造と、
前記ゲート電極構造の両側の前記フィン型シリコン領域側面に形成されたソース／ドレイン領域と、
前記フィン型シリコン領域、前記絶縁キャップ層、前記絶縁ダミーゲート電極、前記ゲート電極構造を囲み、前記ゲート電極構造の頂面と面一の表面を有する絶縁膜と、
を有する半導体装置。 - 前記フィン型シリコン領域、前記ゲート電極構造の垂直な面上に形成された絶縁サイドウォールスペーサ
をさらに有する、請求項９記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008331992A JP5391688B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置の製造方法と半導体装置 |
| US12/639,561 US8883577B2 (en) | 2008-12-26 | 2009-12-16 | Semiconductor device and producing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008331992A JP5391688B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置の製造方法と半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010153689A JP2010153689A (ja) | 2010-07-08 |
| JP5391688B2 true JP5391688B2 (ja) | 2014-01-15 |
Family
ID=42285447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008331992A Expired - Fee Related JP5391688B2 (ja) | 2008-12-26 | 2008-12-26 | 半導体装置の製造方法と半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8883577B2 (ja) |
| JP (1) | JP5391688B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101797961B1 (ko) * | 2011-06-09 | 2017-11-16 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
| US8664729B2 (en) * | 2011-12-14 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for reduced gate resistance finFET |
| US8946027B2 (en) * | 2012-02-07 | 2015-02-03 | International Business Machines Corporation | Replacement-gate FinFET structure and process |
| JP2014096553A (ja) * | 2012-10-09 | 2014-05-22 | Tokyo Electron Ltd | プラズマ処理方法、及びプラズマ処理装置 |
| US10005990B2 (en) * | 2013-02-01 | 2018-06-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cleaning method for semiconductor device fabrication |
| EP2887399B1 (en) * | 2013-12-20 | 2017-08-30 | Imec | A method for manufacturing a transistor device and associated device |
| US9613954B2 (en) | 2014-07-08 | 2017-04-04 | International Business Machines Corporation | Selective removal of semiconductor fins |
| US9647091B2 (en) * | 2015-05-01 | 2017-05-09 | International Business Machines Corporation | Annealed metal source drain overlapping the gate |
| US10164120B2 (en) | 2015-05-28 | 2018-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002289871A (ja) | 2001-03-28 | 2002-10-04 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6764884B1 (en) * | 2003-04-03 | 2004-07-20 | Advanced Micro Devices, Inc. | Method for forming a gate in a FinFET device and thinning a fin in a channel region of the FinFET device |
| JP2004356472A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| US7456476B2 (en) * | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
| US7015534B2 (en) * | 2003-10-14 | 2006-03-21 | Texas Instruments Incorporated | Encapsulated MOS transistor gate structures and methods for making the same |
| KR100521384B1 (ko) * | 2003-11-17 | 2005-10-12 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR100585178B1 (ko) * | 2005-02-05 | 2006-05-30 | 삼성전자주식회사 | 금속 게이트 전극을 가지는 ＦｉｎＦＥＴ을 포함하는반도체 소자 및 그 제조방법 |
| WO2006132172A1 (ja) * | 2005-06-07 | 2006-12-14 | Nec Corporation | フィン型電界効果型トランジスタ、半導体装置及びその製造方法 |
-
2008
- 2008-12-26 JP JP2008331992A patent/JP5391688B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-16 US US12/639,561 patent/US8883577B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010153689A (ja) | 2010-07-08 |
| US8883577B2 (en) | 2014-11-11 |
| US20100167475A1 (en) | 2010-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11824057B2 (en) | Semiconductor device with fin-type field effect transistor | |
| JP5391688B2 (ja) | 半導体装置の製造方法と半導体装置 | |
| US7381649B2 (en) | Structure for a multiple-gate FET device and a method for its fabrication | |
| TWI655776B (zh) | 半導體元件與其形成方法 | |
| US9659962B2 (en) | Semiconductor devices and methods of manufacture thereof | |
| TWI525829B (zh) | 半導體裝置及其製造方法 | |
| KR100781580B1 (ko) | 이중 구조 핀 전계 효과 트랜지스터 및 그 제조 방법 | |
| JP5569243B2 (ja) | 半導体装置及びその製造方法 | |
| US11233140B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5668277B2 (ja) | 半導体装置 | |
| CN103311281A (zh) | 半导体器件及其制造方法 | |
| JP5184831B2 (ja) | フィン型トランジスタの形成方法 | |
| US8361854B2 (en) | Fin field-effect transistor structure and manufacturing process thereof | |
| TW202145568A (zh) | 半導體裝置及其製造方法 | |
| US20070158753A1 (en) | Semiconductor device structure having low and high performance devices of same conductive type on same substrate | |
| CN107123670B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US20210376116A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
| US9117930B2 (en) | Methods of forming stressed fin channel structures for FinFET semiconductor devices | |
| TW201225216A (en) | Multi-gate transistor devices and manufacturing method thereof | |
| US20240113164A1 (en) | Film modification for gate cut process | |
| US20230069421A1 (en) | Semiconductor Device and Methods of Manufacture | |
| US20210359095A1 (en) | Semiconductor Device Structure with Uneven Gate Profile |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130702 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130829 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130930 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5391688 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |