JP5386665B2 - アンプ故障検出回路 - Google Patents

Description

本発明はアンプ故障検出回路に関するものである。特に、これに限らないが、本発明は、出力信号を生成して負荷を駆動するのに用いられるデジタルエラー信号をフィードバックを用いて生成するデジタルアンプの故障検出回路及び保護回路に関するものである。

デジタルアンプ(デジタル入力で動作するアンプという意味の)はよく知られている。この様なアンプは一般的に、アンプ又は出力の後段からの信号をフィードバックして、このフィードバック信号をアンプへの入力又は処理された信号(即ち、入力から生じた信号)と比較することによりエラー信号を生成するように構成されたフィードバック手段を含んでいる。エラー信号はデジタルエラー信号であってもよく、或いは、エラー信号はアナログで、後にアナログデジタル変換器(ＡＤＣ)を経てデジタル化されてもよい。

エラー信号はそして、用いられる前に、単独で又は他の信号と組み合わせられて、例えば積分段によって処理され、負荷を駆動するためにアンプ出力信号を生成することができる。オーディオアンプであれば、負荷はラウドスピーカであってもよい。アンプは、片側配置の負荷を駆動するため、１つのアンプ出力信号を供給することができる。或いは、アンプは、両側ブリッジ配置の負荷を駆動するため、２つの出力信号を作成することができる。このような両側アンプは通常、両側(一般的に、ハイ側及びロー側と呼ばれる)でのフィードバックを含んでいる。
フィードバックを含んでいると、例えば負荷を駆動する電源の変動によって引き起こされる歪み及びノイズを除去することによりアンプの性能を向上させることができる。

アンプ回路には、デジタルアンプを含め、出力での故障状態により回路構成要素に物理的損傷が引き起こされるという危険性が大いにある。又、出力での故障状態は、もし未検出のままであれば、出力信号の質に深刻な影響を与えることもある。この様な故障状態には、例えば、非常に大きな短絡電流が得られる出力とグラウンドとの間の短絡という総過負荷状態が含まれる。
或いは、故障状態には、負荷を駆動するブリッジのハイ側とロー側との間の短絡(負荷が短絡している)又は負荷とグラウンドとの間の短絡のような低レベル過負荷状態が含まれる。この様な低レベル過負荷状態では、故障状態の深刻さはアンプの入力レベルに関係していることがある。低レベル短絡回路は、アンプへの入力が低くなるとき、より重大になり得る。

故障状態の更なる部類は、アンプの出力段におけるトランジスタ部品の温度に関係している。トランジスタは、長期使用及び／又は高負荷電流により熱くなるにつれて効率が悪くなり、過熱、従って物理的損傷の危険もある。上記不利点の１以上を防ぐ又は緩和することが本発明の目的である。
特に、アンプの出力での故障状態の有無を示す出力信号を供給することができるデジタルアンプの故障検出回路を提供することが本発明の実施形態の目的である。

本発明によれば、入力信号を受信し、該入力信号に応じてアンプ出力で出力信号を生成するように構成されたアンプであって、
前記出力信号を示すフィードバック信号を供給するように構成されたフィードバック手段と、
前記フィードバック信号を受信し、該フィードバック信号に応じたデジタルエラー信号を生成するように構成されたエラー信号生成手段と、
前記出力信号を生成すると共に前記デジタルエラー信号を受信し、該デジタルエラー信号に応じて該出力信号を調整するように構成された出力信号生成手段
とを具え、
更に、
前記デジタルエラー信号を受信し、該デジタルエラー信号に応じて前記アンプ出力での故障状態の有無を決定し、故障状態の有無を示す信号を供給するように構成された故障検出回路
を具えているアンプが提供される。

幾つかの実施形態において、前記アンプは更に、故障信号(故障状態の有無を示す前記信号)に応答するように構成された故障応答回路構成を具えていてもよい。換言すれば、前記アンプは、故障信号(複数可)によって始動される回路構成を含んでいてもよい。

故障状態が検出されると、アンプ回路を保護するために予防処置がとられる。この予防処置には、出力を弱めること、定電流制限器を作動させてアンプの出力段を通過する電流を減少させること、又は、例えばデジタル入力信号を減衰させることによって出力電流を徐々に減少させることが含まれる。この予防処置はこの様に故障応答回路構成によって実行されてもよく、これは保護回路構成としても説明できる。好ましい実施形態において、前記１或いは複数の故障信号は、複数の故障の種類(例えば異なる深刻さの)を示すことができ、故障検出に応じてとられる処置は、故障の種類によって決まる。
好ましくは、前記故障検出回路は、前記デジタルエラー信号を所定の閾値と比較して、比較器出力信号を供給するように構成された比較器を具えている。

幾つかの実施形態において、前記比較器出力信号は、故障状態の有無を示す信号として直接用いられてもよく、即ち前記故障検出回路は、始動されて、前記デジタルエラー信号が前記所定の閾値より大きいか小さいかに応じて故障を示すことができる。加えて、又は或いは、前記比較器出力信号は他の信号と共に処理されてもよいので、前記故障信号は、比較器出力及び他の信号(これは、例えば、前記入力信号の大きさに応じた信号であってもよい)に応じたものとなる。
或いは、前記故障検出回路は、前記デジタルエラー信号を処理するように構成された処理手段(例えば、処理回路構成)と、処理されたデジタルエラー信号を所定の閾値と比較して、比較器出力信号を供給するように構成された比較器とを具えていてもよい。ここでも、前記比較器出力信号は、故障信号として直接用いられてもよく(前記故障検出回路は従って、前記処理されたデジタルエラー信号が前記所定の閾値より大きいか小さいかに応じて故障状態の有無を決定する)、及び／又は他の信号と共に処理されて故障表示を行なってもよい。

前記処理手段は、前記処理されたデジタルエラー信号が前記デジタルエラー信号の平均値及び／又は前記デジタルエラー信号の平均値の大きさを示すように構成されてもよい。前記処理手段は、前記デジタルエラー信号にフィルタをかけるように構成されたフィルタを具えていてもよく、該フィルタは、フィルタのかけられたデジタルエラー信号が１６と３２との間の数のエラー信号サンプルの平均となるように構成された平均化フィルタを具えていてもよい。

前記処理手段は、前記フィルタのかけられたデジタルエラー信号を受信し、該フィルタのかけられたデジタルエラー信号の大きさを示す信号を出力するように構成されたモジュラスを具えていてもよく、前記処理されたデジタルエラー信号は、該モジュラスによって出力された信号であってもよい。

この様に、幾つかの実施形態において、故障状態の有無の決定は、前記デジタルエラー信号(又はこれから生じた信号)と１つの所定の閾値との比較のみから行なわれる。或いは、又は加えて、故障状態(又は他の故障状態)は、前記デジタルエラー信号(又はこれから生じた信号)を複数の閾値と比較することによって決定され、該決定も前記入力信号に応じたものであってよい。

幾つかの実施形態において、前記故障検出回路は、入力信号を所定の入力閾値と比較するように構成された入力信号比較器と、該入力信号比較器からの出力及び前記デジタルエラー信号又は処理されたデジタルエラー信号を受信した前記比較器からの出力を受信し、ＡＮＤゲート出力信号を供給するように構成されたＡＮＤゲートとを具えている。該ＡＮＤゲートからの出力はこの様に、故障状態を示す信号(即ち故障信号)として用いられる。
好ましくは、前記故障検出回路は、前記デジタルエラー信号を処理するように構成された処理手段と、処理されたデジタルエラー信号を複数の所定の閾値と比較して、対応する複数の比較器出力信号を供給するように構成された比較手段とを具えている。そして、前記比較手段は更に、前記入力信号を複数の所定の入力信号閾値と比較して、対応する複数の比較器出力信号を供給するように構成されてもよい。そして、前記アンプは、これらの比較器出力信号の両セットを組み合わせて１つの故障信号(これは、従って、前記デジタルエラー信号及び前記入力信号レベルに依存するものとなる)を生じさせる手段を具えていてもよい。

幾つかの実施形態において、前記出力信号は、第１アンプ出力で生成された第１出力信号であり、前記アンプは更に、前記入力信号に応じて第２アンプ出力で第２出力信号を生成するように構成され、前記アンプは更に、
前記第２出力信号を示す第２フィードバック信号を供給するように構成された第２フィードバック手段と、
前記第２フィードバック信号を受信し、該第２フィードバック信号に応じた第２デジタルエラー信号を生成するように構成された第２エラー信号生成手段と、
前記第２出力信号を生成すると共に前記第２デジタルエラー信号を受信し、該第２デジタルエラー信号に応じて該第２出力信号を調整するように構成された第２出力信号生成手段
とを具え、前記故障検出回路は、前記第１及び第２デジタルエラー信号を受信し、該両デジタルエラー信号に応じて前記両アンプ出力での故障状態の有無を決定し、故障状態の有無を示す信号を供給するように構成されている。
そして前記故障検出回路は、前記第１デジタルエラー信号を処理するように構成された第１処理手段と、第１の処理されたデジタルエラー信号を第１の所定の閾値と比較して、第１比較器出力信号を供給するように構成された第１比較器と、前記第２デジタルエラー信号を処理するように構成された第２処理手段と、第２の処理されたデジタルエラー信号を第２の所定の閾値と比較して、第２比較器出力信号を供給するように構成された第２比較器とを具えていてもよく、前記故障検出回路は、前記第１及び第２比較器出力信号に応じて故障状態の存在を決定するように構成されてもよい。例えば、前記処理された両デジタルエラー信号の少なくとも１つが対応する所定の閾値よりも大きい場合に故障信号を出力する。

前記故障検出回路は、前記第１及び第２比較器出力信号を受信するように構成されたＯＲゲートを具えていてもよい。

幾つかの実施形態において、前記故障検出回路は更に、
前記第１及び第２デジタルエラー信号を処理して、第３の処理されたデジタル信号を生成するように構成され、前記第３の処理されたデジタル信号は、前記第１及び第２デジタルエラー信号の両方に応じたものである第３処理手段と、
前記第３の処理された信号を第３の閾値と比較して、第３比較器出力信号を供給するように構成された第３比較器
とを具え、前記故障検出回路は、前記第３比較器出力信号に応じて前記両アンプ出力での故障状態の有無を決定するように構成されている。

前記第３処理手段は、前記第１デジタルエラー信号にフィルタをかけるように構成されたフィルタと、前記第２デジタルエラー信号にフィルタをかけるように構成されたフィルタと、フィルタのかけられた第１及び第２デジタルエラー信号を受信し、これらの差を示す差信号を生成するように構成された減算器とを具えていてもよい。加えて、前記第３処理手段(又は処理回路構成)は、前記差信号を受信し、該差信号の大きさを示すマグニチュード信号を出力するように構成されたモジュラスを具えていてもよい。

前記故障検出回路は更に、
前記入力信号を受信して、該入力信号を入力信号閾値と比較するように構成された入力信号比較器と、
前記第３比較器及び入力信号比較器の出力を受信して、ＡＮＤゲート出力信号を出力するように構成されたＡＮＤゲート
とを具えていてもよく、前記故障検出回路は、前記ＡＮＤゲート出力信号に応じて故障状態の有無を決定する。

前記故障検出回路は複数の比較器を具えていてもよく、各比較器は、前記第３の処理されたデジタル信号をそれぞれの閾値と比較して、該比較の結果を示すそれぞれの比較信号を出力するように構成されている。そして、前記故障検出回路は又、対応する複数の入力信号比較器と対応する複数のＡＮＤゲートとを含んでいてもよく、各入力信号比較器は、前記入力信号をそれぞれの所定の入力閾値と比較するように構成され、各ＡＮＤゲートは、それぞれの比較信号及びそれぞれの入力信号比較器からの出力信号を受信して、それぞれの出力信号を供給するように構成されている。加えて、前記故障検出回路は又、前記複数のＡＮＤゲートからの出力信号を受信するように構成されたＯＲゲートを具えていてもよい。

幾つかの実施形態において、前記故障検出回路は更に、
前記又は各デジタルエラー信号を処理し、処理された出力信号を供給するように構成された処理手段と、
周波数クロックによって決定された周波数で前記処理された出力信号を格納するように構成された第１レジスタと、
前記第１レジスタの出力及び第２レジスタフィードバック信号を受信するように構成された加算器と、
前記周波数クロックによって決定された前記周波数で前記加算器の出力を格納するように構成された第２レジスタと、
前記第２レジスタの出力から前記加算器へ前記第２レジスタフィードバック信号を供給するように構成されたフィードバック手段と、
前記第２レジスタの出力を所定の閾値と比較して、アンプ出力での故障状態の有無を示す信号を供給するように構成された比較器
とを具えている。

この様な実施形態において、処理された出力信号を供給する前記処理手段は、前記又は各デジタルエラー信号にフィルタをかけるように構成されてもよい。処理された出力信号を供給する前記処理手段はそして、前記第１デジタルエラー信号にフィルタをかけるように構成された第１フィルタを具えていてもよく、前記処理された出力信号は、フィルタのかけられた第１デジタルエラー信号である。

処理された出力信号を供給する前記処理手段は、前記第１デジタルエラー信号にフィルタをかけるように構成された第１フィルタと、前記第２デジタルエラー信号にフィルタをかけるように構成された第２フィルタと、フィルタのかけられた第１及び第２デジタルエラー信号を受信し、これらの差を示す差信号を生成するように構成された減算器とを具えていてもよい。そして前記処理手段は、前記差信号にフィルタをかけるように構成された第３フィルタを具えていてもよく、前記処理された出力信号は、該第３フィルタからの出力である。

幾つかの実施形態において、前記第１フィルタは、フィルタのかけられたエラー信号が１６と３２との間の数のエラー信号サンプルの平均となるように構成された平均化フィルタを具えていてもよい。

前記差信号はデジタル信号であってもよく、前記第２フィルタは、フィルタのかけられた差信号が１６と３２との間の数のエラー信号サンプルの平均となるように構成された平均化フィルタを具えていてもよい。

前記アンプは更に、前記比較器及び／又はＡＮＤゲートの出力信号の少なくとも１つを受信して、前記アンプ出力での故障状態の有無を示す１つの故障信号を供給するように構成された出力段を具えていてもよい。この出力段はＯＲゲートを具えていてもよい。

本発明の他の態様は、本発明の第１の態様に従うアンプの故障検出回路を提供する。
本発明の他の態様によれば、入力信号に応じて出力信号を生成する型のアンプであって、アンプ出力信号を示すフィードバック信号を供給するように構成されたフィードバック手段と、前記フィードバック信号を受信し、該フィードバック信号に応じたデジタルエラー信号を生成するように構成されたエラー信号生成手段と、前記出力信号を生成すると共に前記デジタルエラー信号を受信し、該デジタルエラー信号に応じて該出力信号を調整するように構成された出力信号生成手段とを具えている型のアンプの出力での故障状態を検出する方法であって、
前記デジタルエラー信号を監視する(例えば故障検出回路で)ステップと、
前記デジタルエラー信号に応じてアンプ出力での故障状態の有無を決定するステップ
とを具えた方法が提供される。

前記決定のステップは、前記デジタルエラー信号の大きさに応じて前記アンプ出力での故障状態の有無を決定するステップを具えていてもよく、前記監視のステップは、前記デジタルエラー信号を処理すること(これはフィルタをかけることを含んでいてもよい)を含んでいてもよい。加えて、又は或いは、前記処理は、前記デジタルエラー信号又はフィルタのかけられたデジタルエラー信号の大きさに対応する信号を生成することを含んでいてもよい。

幾つかの実施形態において、前記決定のステップは、処理されたデジタルエラー信号を少なくとも１つの所定の閾値と比較することと、該比較の結果を故障状態の有無の表示として用いることとを含んでいる。
前記方法は又、
前記アンプへの前記入力信号を監視するステップと、
前記デジタルエラー信号及び前記入力信号に応じて前記アンプ出力での故障状態の有無を決定するステップ
とを具えていてもよい。
そして前記決定のステップは、前記デジタルエラー信号の大きさ及び前記入力信号の大きさに応じて前記アンプ出力での故障状態の有無を決定するステップを具えていてもよい。これは、前記入力信号の大きさを少なくとも１つの所定の閾値と比較することを含んでいてもよい。

本発明の他の態様は、入力信号に応じて第１及び第２出力で第１及び第２出力信号を生成する型のアンプであって、第１及び第２アンプ出力信号をそれぞれ示す第１及び第２フィードバック信号を供給するように構成された第１及び第２フィードバック手段と、それぞれのフィードバック信号を受信して、前記第１及び第２フィードバック信号にそれぞれ応じた第１及び第２デジタルエラー信号を生成するように構成された第１及び第２エラー信号生成手段と、前記第１及び第２出力信号を生成すると共に前記第１及び第２デジタルエラー信号を受信し、該両デジタルエラー信号に応じて該両出力信号を調整するように構成された第１及び第２出力信号生成手段とを具えている型のアンプの出力での故障状態を検出する方法であって、
前記第１デジタルエラー信号を監視するステップと、
前記第１デジタルエラー信号に応じてアンプ出力での故障状態の有無を決定するステップと、
前記第２デジタルエラー信号を監視するステップと、
前記第２デジタルエラー信号に応じてアンプ出力での故障状態の有無を決定するステップ
とを具えた方法が提供される。

この方法は更に、
前記アンプへの前記入力信号を監視するステップと、
前記第１及び第２デジタルエラー信号を処理し、該第１及び第２デジタルエラー信号の両方に応じて処理された信号を供給するステップと、
前記処理された信号及び前記入力信号に応じてアンプ出力での故障状態の有無を決定するステップ
とを具えていてもよい。前記処理された信号は、前記第１デジタルエラー信号と第２デジタルエラー信号との間の差を示すものであってもよい。

本発明の幾つかの実施形態の利点は、エラー信号(複数可)の大きさを測定することによって、アンプの出力での故障を検出し、故障防止回路構成(これは保護回路構成としても説明できる)を作動させるのに用いられる信号を生成することができるということである。

添付図面を参照して、本発明を単に実施例として以下に説明する。
本発明に従う故障検出回路が特に適しているデジタルアンプの一形態が、英国特許出願第０４２４１２２.０号に記載されている。これは、デジタル入力信号から所望の出力信号に応じた基準信号を生成し、この基準信号を実際の出力信号と比較してエラー信号を生成することによって動作する。該エラー信号は、デジタルエラー信号を供給するためにアナログデジタル変換器を通過する。このエラー信号はそれから更に処理されて元のデジタル入力信号と組み合わされ、従来のパルス幅変調段に通されて出力段を駆動する。出力が低すぎればエラーが正になり、これによって出力を増加させる。出力が高すぎればエラー信号は負に向かうので、出力を減少させる。上記実施形態においては、ブリッジの各側は個別に比較され、即ち、２つのエラー信号が用いられ、１つは出力のハイ側から、１つはロー側から生じたものである。

上記デジタルアンプにおいて、フィードバックは、それが入力段から出力段までアンプの全体を包含しているという意味で大域的である。これは、フィードバックが変調器を包含しているに過ぎない従来のデルタシグマアンプと対照的である。加えて、本アンプは片側アンプとして動作することもでき、又、出力をＨブリッジによって駆動すると共に、該Ｈブリッジを２つの補完信号処理段によって駆動してもよい。補完信号処理段のそれぞれについてエラー信号が個別に生成される。

次に図１を参照すると、デジタル入力信号が入力段２によってアンプ１に供給される。該デジタル入力信号は主デジタルノイズ整形器３に供給されるが、これは当該技術における従来のどのような形のものであってもよい。主デジタルノイズ整形器３は７ビットのノイズ整形された出力を生成し、これは第１スイッチング周波数で更新される。幾つかの好ましい実施形態において、この第１周波数は８４３.７５ｋＨｚであり、これは１０８ＭＨｚのマスタークロック周波数から都合良く生じさせることができる。この周波数で動作するクロックは市販されている。しかしながら、第１周波数は、代替実施形態において異なる値を有していてもよいということが理解されるであろう。例えば、第１周波数は、４００ｋＨｚ乃至８ＭＨｚの範囲であってもよい。

主デジタルノイズ整形器３の出力はノイズ整形されたデータから構成され、各補完信号処理段４及び５に供給される。信号処理段５に通された信号は先ずインバータ６を通過する。これは、信号処理段４の出力が出力７(幾つかの実施形態においては、図示の如くラウドスピーカである)を駆動するＨブリッジのハイ側を駆動することを可能にすると共に、信号処理段５の出力がＨブリッジのロー側を駆動することを可能にしている。Ｈブリッジは、補完信号処理段４及び５の一部をそれぞれ形成している従来の出力段21及び41を具えている。

信号処理段４に供給されたライン８上の信号は第１変調段９に供給される。第１変調段９はパルス幅変調器から構成され、これはノイズ整形されたデジタル入力信号をＰＷＭ信号に変換する。パルス幅変調器９は、主デジタルノイズ整形器３よりも低いスイッチング周波数で動作する。それは通常、主デジタルノイズ整形器３のスイッチング周波数の半分、即ち、２００ｋＨｚと４ＭＨｚとの間で動作する。この様に、主ノイズ整形器の出力は、ＰＷＭのスイッチング周波数の２倍で更新することができる。パルス幅変調器９の詳細は全く従来型であってもよいので、ここでは更に説明しない。

ＰＷＭ信号はインバータ10によって反転され、抵抗器11を経て差分段12に供給される。この様に差分段12に通された信号は第１変調デジタル基準信号から構成されている。該第１デジタル基準信号は所望のデジタル出力信号を示すものであり、即ちそれは、実際のデジタル出力信号がどうあるべきかを表わしている。実際の出力との比較によってどのようなエラーでも訂正することができるので、電源又は出力段における誤差を除去することができる。これを達成するため、差分段12は更に第１フィードバック信号を受信し、これを前記第１基準信号と比較して第１エラー信号を生成し、これがライン13に出力される。該第１エラー信号は積分段44に通される。積分段44は、アナログ積分器14とデジタル積分段18とを具えている。アナログ積分器14は、オペアンプ15とコンデンサ16とを具えている。アナログ積分器14の出力はアナログデジタル変換器(ＡＤＣ)17に供給され、これが高分解能デジタル信号を生成する。該デジタル信号の分解能は、幾つかの実施形態において１４ビット、又は更に大きくてもよい。

デジタル化信号は更に少なくとも２つの積分器に通され、合計少なくとも３回のエラー信号の積分が行なわれる。比較的遅いスイッチング速度で動作する高品質デジタルアンプに所望の信号対ノイズ、歪み及び電源除去比を得るためには少なくとも３つの積分器が要求される。３回の積分は、デジタル及び／又はアナログ積分器のどのような組み合わせによって行なわれてもよく、各積分器は、当該技術において知られているどのような形のものであってもよい。図示した実施形態において、デジタル化信号(ＡＤＣ17からの)は更に３つの積分器に通されているが、これらは全てデジタルであり、デジタル積分段18に一群化されたものとして概略的に示されている。アンプが標準デジタルＣＭＯＳプロセスを用いる集積回路として作製されるのであれば、要求される入力及び出力ピンの数を減少させるため、これら３つの積分器18を全てデジタルにすることが有利である。

デジタル積分段18の出力は、第１のノイズ整形されたエラー信号51とみなすことができる。これが、加算段19において主デジタルノイズ整形器３からの元のノイズ整形されたデータに加算される。この実施例において、加算段19は又、信号を８ビットに切り捨てる。該信号はそれから、パルス幅変調器から構成される第２変調段20に通される。パルス幅変調器20は、マスタークロックの立ち上がり及び立ち下がりエッジを利用してデータの余剰最下位ビットを符号化する。信号はそして従来の出力段21に通され、これが出力負荷７に電流を供給する。

出力段21からの信号は第１フィードバック信号を形成し、これが差分段12に供給される。フィードバック信号のゲインは抵抗器22及び23によって決定され、これらは、抵抗器11と共に出力段21と接地接続との間で分圧器を形成している。

信号処理段５は、それが主デジタルノイズ整形器からの反転したノイズ整形された信号で動作するということを除いて、信号処理段４の複製である。該信号は、変調段29、インバータ30、及び抵抗器31を通過して差分段32に至り、そこでは第２デジタル基準信号から構成されている。これが第２フィードバック信号と比較され、ライン33に第２エラー信号の出力を行なう。この第２エラー信号はそれから積分段45によって処理される。積分段45は、オペアンプ35とコンデンサ36とを具えているアナログ積分器34と、ＡＤＣ37と、デジタル積分段38とを具えている。信号はそれから加算器39において元のデジタル入力信号の反転信号に加算される。結果として生じた信号はそれから８ビットに切り捨てられ、出力段41を駆動するためにパルス幅変調器を具えている変調段40によって変調される。

２００ｋＨｚと４ＭＨｚとの間のスイッチング周波数で動作するパルス幅変調器40が、満足できる信号対ノイズ性能を提供するために示されてきた。第２フィードバック信号のためのゲインは抵抗器31、42及び43によって提供される。

又、アンプを片側システムとして動作させ、負荷の他方の側を接地することもできる。しかしながら、両側で動作することは、出力段21、31内のトランジスタスイッチ全体に印加される電圧が半分になるので有利である。

本発明に従う故障検出回路50は、デジタル積分段18から出力された積分デジタルエラー信号を信号処理段４から供給するように構成された第１入力51を有している。故障検出回路50は、デジタル積分段38から出力された積分デジタルエラー信号を信号処理段５から供給するように構成された第２入力52を有している。故障検出回路50は、入力段２からの入力信号を供給するように構成された第３入力53を有している。片側システムでは、故障検出回路は、積分エラー信号を供給するように構成された１つの入力のみを有している。

故障検出回路50は、アンプ１の出力７での故障状態の有無を示す出力信号を供給するように構成された出力54を有している。出力54は、デジタル積分段 18及び38から出力されたデジタルエラー信号及び入力段２からの入力信号を分析することによって、出力７での故障状態の有無を示す信号を供給する。これらのエラー信号は、出力ＰＷＭ信号を出力７に適応させるためにアンプ１内で用いられる。

次に図２を参照すると、これは、本発明の第１実施形態に従う総過負荷故障検出回路60を概略的に表わしている。該総過負荷故障検出回路は、入力51からのデジタルエラー信号を受信するように構成された平均化フィルタ61を具えている。総過負荷故障検出回路60は、平均化フィルタ61が入力52からのデジタルエラー信号を受信するように構成されてもよいということは容易に理解されるであろう。或いは、入力51及び52からのデジタルエラー信号を受信するように構成された２つの総過負荷故障検出回路60があってもよい。

平均化フィルタ61は、前のエラーデータの簡単な平均値を供給する。サンプルの数は重要である。過小な数のサンプルが用いられた場合には、アンプが最初にスイッチオンされたとき、アンプは一瞬不安定であるので故障状態が誤って検出されることがある。しかしながら、過多な数のサンプルが用いられた場合には、故障を検出する速度が低下する。サンプルの適当な数は１６と３２との間であり、この数では、８００ｋＨｚで作動するアンプで通常１０〜２０μsという十分に短い検出時間が得られる。

ライン62上の平均化フィルタ61の出力はモジュラス63に供給され、該モジュラスは、フィルタのかけられたエラー信号の大きさを決定し、該大きさをライン64に出力する。マグニチュード信号は比較器65へ入力され、該比較器は、前記信号をライン66上の比較器65へ入力される所定の閾値と比較する。フィルタのかけられたエラー信号が前記所定の閾値よりも大きいとき、比較器65は、アンプ１の出力７での総過負荷故障状態の存在を示す信号を出力67に出力する。出力７とグラウンドとの間の短絡のような総過負荷は、アンプ出力信号を大きく変化させることになる。従って、出力信号とアンプへの入力信号との間の差(即ちデジタルエラー信号)が大きく増加することになる。適切な所定の閾値を選択することによって、故障検出回路は、アンプの通常動作中に始動することなく、出力７での総過負荷故障状態の存在を示すであろう。

図３は、本発明の実施形態に従う低レベル過負荷故障検出回路70を概略的に表わしている。該総過負荷故障検出回路は、入力51からのデジタルエラー信号を受信するように構成された平均化フィルタ71を具えている。低レベル過負荷故障検出回路70は、平均化フィルタ71が入力52からのデジタルエラー信号を受信するように構成されてもよいということは容易に理解されるであろう。低レベル過負荷故障検出回路70の平均化フィルタ71は、総過負荷故障検出回路60の平均化フィルタ61と同じ種類であってもよい。或いは、平均化フィルタは両回路に共通であってもよい。

ライン72上の平均化フィルタ71の出力はモジュラス73に供給され、該モジュラスは、フィルタのかけられたエラー信号の大きさを決定し、該大きさをライン74に出力する。モジュラス73はモジュラス63と同じ種類であってもよい。或いは、モジュラスは両回路に共通であってもよい。

マグニチュード信号は比較器75へ入力され、該比較器は、前記信号をライン76上の所定の閾値と比較する。フィルタのかけられたエラー信号が前記所定の閾値よりも大きいとき、比較器75は出力ライン77に信号を出力する。低レベル過負荷故障検出回路70は更に、ライン53上のデジタルアンプへの入力信号を受信するように構成された第２比較器78を具えている。比較器75は、前記入力信号をライン79上の比較器75へ入力される所定の閾値と比較する。入力信号が前記所定の閾値未満であるとき、比較器75は出力ライン80に信号を出力する。これが入力信号範囲を決定する。

論理ＡＮＤゲート81は、ライン77、80上の各比較器75、78からの信号を受信し、両ライン上の信号が論理ハイ信号に対応していれば出力ライン82に出力信号を供給するように構成されている。その結果として、入力信号が比較器78の所定の閾値より小さく、且つフィルタのかけられたエラー信号が比較器75の所定の閾値より大きいときに、出力ライン82上の信号は、アンプの出力７での低レベル過負荷故障状態の存在を示すものとなる。比較器を追加して、入力信号が所定の閾値未満であることを確認することによって、入力信号が所定の閾値を下回るときに、総過負荷故障検出回路を始動するために必要な平均エラー信号よりも低い平均エラー信号によって低レベル過負荷故障検出回路を始動することができる。低レベル過負荷はアンプが高レベル入力で動作している場合よりもアンプが低レベル入力で動作しているときにアンプの動作に害を及ぼすものであるので、これは望ましい。加えて、エラー信号は低レベル入力では低くなり、予想されるエラー信号の変動が低くなるということになる。

図３の故障検出回路は、入力信号を複数の所定の閾値と比較して複数の入力範囲を決定するように変形することができる。エラー信号も同様に複数の所定の閾値と比較することができ、故障を始動するために必要な平均エラーのレベルを入力信号のレベルにより近く整合することができる。これによって故障検出の正確さが改善される。しかしながら、実施費用の増加と構成の困難性を招く。

図４は、図３の低レベル過負荷故障検出回路の変形を概略的に表わしている。両回路に共通の回路構成要素には同じ参照番号を付している。低レベル過負荷故障検出回路85においては、ライン51及び52に供給された両デジタルエラー信号が、平均化フィルタ71及び86によってフィルタがかけられる。フィルタのかけられた両エラー信号はそして、両エラー信号間の差をライン72からモジュラス73に供給するように構成された減算器87に通される。

低レベル過負荷故障検出回路は、アンプが両側構成で動作しているときに存在するどのような電源ＤＣオフセット電圧でも除去するよう、この様に２つの平均エラー信号間の差信号で動作することが有利である。これによって、ＤＣオフセット電圧が低レベル過負荷故障検出回路を誤って始動することが防止される。

図５は、本発明の実施形態に従う熱故障検出回路90を概略的に表わしている。該熱故障検出回路90は、入力51からのデジタルエラー信号を受信するように構成された平均化フィルタ91を具えている。熱故障検出回路90は、平均化フィルタ91が入力52からのデジタルエラー信号を受信するように構成されてもよいということは容易に理解されるであろう。低レベル過負荷故障検出回路70の平均化フィルタ91は、総過負荷故障検出回路60の平均化フィルタ61又は低レベル過負荷故障検出回路70の平均化フィルタ71と同じ種類であってもよい。或いは、平均化フィルタは３つの回路全てに共通であってもよい。

平均化フィルタからライン92に出力されるフィルタのかけられたエラー信号は、周波数クロック94によって駆動される適度に低いクロック速度で第１レジスタ93によって格納される。周波数クロック94によって設定されたクロッキング速度は、ライン51又は52から入力されたデジタルエラー信号のサンプリング速度よりも低い。周波数クロックの周波数は、通常１Ｈｚ程度である。レジスタ93の出力は、ライン95を介して加算器96に接続されている。加算器96は又、ライン97上のフィードバック信号を受信する。ライン98上の加算器96の出力は乗算器99に通され、該乗算器は、該信号にライン100上の所定の変数を乗算する。この実施形態における所定の変数は、出力段21、41の熱抵抗に応じた所定の分数係数変数である。ライン101上の乗算器99の出力は第２レジスタ102によって格納され、該レジスタも又、周波数クロック94によって供給されるクロック速度で駆動される。

第２レジスタ102の出力は、ライン97から加算器96へフィードバック信号を供給する。第２レジスタ102の出力は又、ライン103を経て比較器104に通され、該比較器は、該信号をライン105によって供給される所定の閾値と比較する。該所定の閾値は、熱故障検出回路90の温度トリップ値に対応している。ライン103上の信号がライン105上の所定の閾値を超えた場合に、比較器は、アンプ１の出力７での熱故障状態の存在を示す出力をライン106に供給する。

熱故障検出回路は、第２レジスタ102からの出力を現在のフィルタのかけられたエラーと所定値との倍数に等しい量だけ各クロック周期で増加させることによって動作する。事実上、ライン106上の出力は、期間中の平均エラー値及び所定値に比例する期間後に熱故障状態を示すことになる。大きなエラーであれば出力７を流れる電流が増加して、出力７の加熱の増加を引き起こすので、これは出力段21、41における温度の増加を表わすものとなる。エラー信号は積分されて、長期に及ぶ電流の流れで増加した出力の過熱を反映するものとなる。

図６は、図５の熱故障検出回路の変形を概略的に表わしている。両回路に共通の回路構成要素には同じ参照番号を付している。熱故障検出回路110においては、ライン51及び52に供給された両デジタルエラー信号に、平均化フィルタ91及び111によってフィルタがかけられる。フィルタのかけられた両エラー信号はそして、両エラー信号間の差をライン114から平均化フィルタ113に供給するように構成された減算器112に通される。平均化フィルタ91及び111は、図３の低レベル過負荷故障検出回路のフィルタ71及び86と同じであってもよい。或いは、同じ一対のフィルタが(減算器87／112と共に)両方に共通であってもよい。平均化フィルタ113は、組み合わさって差信号に大きな変化を引き起こす２つのデジタルエラー信号間のランダム変化を防止するために差信号にフィルタをかけることが要求される。熱故障検出回路110の残りは熱故障検出回路90と同一である。

熱故障検出回路は、アンプが両側構成で動作しているときに存在するどのような電源ＤＣオフセット電圧でも除去するよう、この様に２つの平均エラー信号間の差信号で動作することが有利である。これによって、このような害のないＤＣオフセット電圧が熱故障検出回路を誤って始動することが防止される。

次に図７を参照すると、これは本発明の好ましい実施形態を概略的に表わしており、故障検出回路120は、図２、４及び６を参照して上記の如く説明された総過負荷故障検出回路、低レベル過負荷故障検出回路及び熱故障検出回路を組み合わせて構成されている。その様なものとして、同一の構成要素は同じ参照番号によって参照される。

故障検出回路120は、アンプ１の各側からのデジタルエラー信号を供給するように構成された入力51及び52を有している。各デジタルエラー信号は平均化フィルタ121、122を通過するように構成され、フィルタのかけられたエラー信号はそれぞれ、モジュラス63、123と、フィルタのかけられたエラー信号の大きさをライン66、125に供給された所定の閾値と比較するように構成された比較器65、124とを具えている総過負荷故障検出回路を通過する。フィルタのかけられたデジタルエラー信号の大きさがそれぞれの閾値を超えた場合に、総過負荷故障状態の有無を示す信号がライン67又は126の何れかに出力される。

平均化フィルタ121、122から出力されるフィルタのかけられたエラー信号は減算器127に通される。該減算器は、図４及び６に関して説明された様に低レベル過負荷及び故障検出回路に２つのフィルタのかけられたエラー信号間の差を供給するように構成されている。熱故障検出回路は変わらず、前述の如くアンプの出力７での熱故障状態の有無を示す出力信号をライン106に供給し続ける。

低レベル過負荷回路は図示の如く、モジュラス73から出力された差信号の大きさをライン76及び129に供給された２つの所定の閾値と比較するように構成された一対の第１比較器75、128を具えている。同様に、ライン53上のアンプ１への入力信号は、２つの比較器78、130に通され、ライン79、131上の２つの所定の閾値と比較されて２つの入力信号範囲を決定する。比較器75、78及び128、130からの出力はそれぞれ、論理ＡＮＤゲート81、132によって処理される。ＡＮＤゲート81、132は、アンプ１の出力７での低レベル過負荷故障の有無を示す出力信号をライン82、133に供給する。

故障検出回路120は更に、ライン67、82、106、126、133上の出力信号を受信し、ライン67、82、106、126、133上の信号の何れかがアンプ１の出力７での故障を示している場合に、１つの出力をライン135に供給するように構成された出力段134を具えている。出力段134は論理ＯＲゲートから構成されている。

故障検出回路は、総過負荷、低レベル過負荷及び熱故障検出回路の任意の組み合わせを具えていてもよいということは容易に理解されるであろう。又、故障検出回路は、片側又は両側アンプで動作するように構成されてもよく、総過負荷回路は、何れか又は両方の側の総過負荷を検出するように構成されてもよい。同様に、低レベル過負荷回路及び熱回路は、何れか又は両方の側の、又は２つのデジタルエラー信号間の差信号の低レベル過負荷を検出するように構成されてもよい。低レベル過負荷回路は、入力信号範囲を定めるように構成された任意の数の比較器を具えていてもよい。

平均化フィルタは、上述された簡単な平均フィルタから構成されていてもよく、当該技術において知られているどの様なフィルタから構成されていてもよい。

故障検出回路は、デジタルエラー信号を供給するように構成されたアンプフィードバック手段を具えているどの様なデジタルアンプにも適用できる。デジタルエラー信号は、アンプ出力での負荷を駆動するための出力信号を生成するためにアンプ内で用いられるものである。フィードバック手段があるためにデジタルエラー信号は出力信号の変化を示すものとなり、これによって、アンプの出力での故障状態の有無を示すための１又は複数のデジタルエラー信号の監視が可能になる。

上記説明から、故障検出手段を具えて、本発明を実施したアンプは、
デジタルデータ信号を受信して対応変調基準信号を生成するように構成された第１変調段と、
フィードバック信号及び前記変調基準信号を受信し、該変調基準信号と該フィードバック信号との間の差を示す対応エラー信号を生成するように構成された比較器と、
比較器からの前記エラー信号を積分して積分デジタルエラー信号を生成するように構成された積分段と、
前記積分デジタルエラー信号及び前記デジタルデータ信号を受信し、それらの和を示す調整された(要するに、補正された)デジタルデータ信号を生成するように構成された加算器と、
第２変調段を具えた出力段であって、前記調整されたデジタルデータ信号を受信して、負荷を駆動するための対応変調出力信号を生成するように構成された出力段と、
前記フィードバック信号を前記比較器に供給するように構成され、該フィードバック信号は前記変調出力信号を示しているフィードバック手段
とを具えている型のデジタルアンプであってもよいということが明らかであろう。

この様な例において、故障検出回路に供給されるデジタルエラーは積分デジタルエラー信号である。

好ましくは、前記積分段は、前記エラー信号の少なくとも三次積分を行なうように構成された少なくとも３つの積分器を具えている。これら少なくとも３つの積分器は、全てデジタルであってもよいし、又、アナログ積分器とデジタル積分器との組み合わせであってもよい。

前記第２変調段は、幾つかの好ましい実施形態において０Ｈｚ〜４ＭＨｚの範囲内、他の場合において２００ｋＨｚ〜４ＭＨｚの範囲内のスイッチング周波数で動作する。

本発明を実施したアンプは、デジタル入力信号を受信して該デジタル入力信号をノイズ整形し、ノイズ整形された信号をデジタルデータ信号として前記第１変調段に供給するように適合されたデジタルノイズ整形器を更に具えていてもよい。

幾つかの好ましい実施形態において、前記第１変調段はパルス幅変調器を具えており、前記変調基準信号はパルス幅変調信号である。前記第２変調段もパルス幅変調器を具えていてもよく、前記変調出力信号はパルス幅変調信号であってもよい。

前記第１変調段は、前記デジタルデータ信号を受信するように構成された変調器と、変調器の出力を反転させるように構成されたインバータとを具えていてもよい。

幾つかの好ましい実施形態において、前記第２変調段は、前記調整されたデジタルデータ信号に応じた変調制御信号を生成するように構成され、前記出力段は、該変調制御信号によって制御されるように構成されたスイッチング手段を更に具えている。

前記変調出力信号は、負荷の片側に印加するための変調出力電圧であってもよい。

有利なことに、前記積分段は、前記エラー信号を積分するように構成された第１アナログ積分器と、該第１アナログ積分器のアナログ出力をデジタル信号に変換するように構成されたアナログデジタル変換器(ＡＤＣ)と、直列に配列されてＡＤＣからのデジタル信号を積分する２つのデジタル積分器とを具えている。

この様に、積分段は、アナログ積分器とデジタル積分器との組合せを具えていてもよく、即ち、それは、少なくとも１つのアナログ積分器と、アナログデジタル変換器と、少なくとも１つのデジタル積分器とを含んでいてもよい。又、積分段は、デジタル積分器のみ、好ましくは少なくとも３つ具えていてもよい。

アナログ積分器／積分段の出力を変換するＡＤＣを具えている実施形態において、ＡＤＣは、好ましくは少なくとも１０ビットの分解能、理想的には１４ビット程度の分解能を有している。

幾つかの好ましい実施形態において、前記変調出力信号は変調電圧であり、前記フィードバック手段は、前記フィードバック信号が出力電圧に比例する電圧信号となるように構成された分圧器を具えている。

更に好ましい実施形態において、前記変調出力信号は、負荷の片側に印加するための変調出力電圧であり、前記アンプは、
前記デジタルデータ信号を反転させるように構成されたインバータと、
該反転デジタルデータ信号を受信して対応第２変調基準信号を生成するように構成された第３変調段と、
第２フィードバック信号及び前記第２変調基準信号を受信し、該第２変調基準信号と該第２フィードバック信号との間の差を示す対応第２エラー信号を生成するように構成された第２比較器と、
第２比較器からの前記第２エラー信号を積分して第２積分デジタルエラー信号を生成するように構成された第２積分段と、
前記第２積分デジタルエラー信号及び前記反転デジタルデータ信号を受信し、それらの和を示す第２の調整された(補正された)デジタルデータ信号を生成するように構成された第２加算器と、
第４変調段を具えた第２出力段であって、前記第２の調整されたデジタルデータ信号を受信して、負荷を駆動するための対応第２変調出力信号を生成するように構成された第２出力段と、
前記第２フィードバック信号を前記第２比較器に供給するように構成され、前記第２変調出力信号は前記負荷の第２の側へ印加するための第２変調電圧であり、前記第２フィードバック信号は該第２変調電圧を示している第２フィードバック手段
とを更に具えている。

前記第１及び第２出力段は、出力負荷を駆動するためのＨブリッジ回路を具えていてもよい。

故障検出回路に供給される第１及び第２デジタルエラー信号はこの様に、第１及び第２積分デジタルエラー信号であってもよい。そして故障検出回路は、入力信号の大きさと組み合わせて、第１及び第２積分デジタルエラー信号の大きさに応じて第１故障状態を、両エラー信号間の差に応じて第２故障状態を検出するように構成されてもよい。第３故障状態は、入力信号の大きさにかかわらず、両エラー信号間の差に応じて検出される。

特に図１及び７の説明から、幾つかの実施形態において、保護回路構成(故障検出器)は、出力ＰＷＭ信号を増加又は減少させるために用いられるアンプエラー信号を分析することによって機能するということが理解されるであろう。幾つかの実施形態は動作の３つのモードを有する。

ａ．総過負荷。これは、各平均エラー信号を監視する予め設定された閾値に設定された簡単な比較器である。これは、ＯＰとＧＮＤとの短絡のような非常に大きな短絡電流が得られる大きなエラーを扱う。
ｂ．低レベル過負荷。これは、ＯＰとＯＰとの短絡及びラウドスピーカとＧＮＤとの短絡のようなより小さい過負荷を調べる。これは、ＯＰは入力レベルに依存するという事実を用いることによって機能する。非常に低レベルの入力では、ＯＰエラー信号は高レベル入力のときよりも小さくなる。従って、異なる入力レベルのために異なる閾値がプログラムされる。害のない電源オフセットを除去するため、Ａ側エラー信号とＢ側エラー信号との間の差に対して閾値が比較される。
ｃ．熱。エラー信号は、ＯＰに引かれている電流に関する情報を与え、従って、ＯＰのＦＥＴ温度を推測するために用いられる情報を与える。

図７は、検出の３つのモードを全てカバーしている保護回路を示している。アンプの両側からのエラーデータは先ず平均化フィルタ121、122を通過し、前のエラーデータの簡単な平均値を与える。より高度なフィルタリングの仕組みが可能である。サンプルの数は重要である。サンプルの数が過少である場合には、システムが一瞬不安定であるので、保護が起動時に始動されることがある。サンプルの数が過多である場合には、保護のための始動の速度が低下する。適当な折衷案は、１６から３２の出力トランジションであり、この数によれば、８００ｋＨｚのスイッチング周波数で通常１０から２０ｕＳという十分に短い検出時間が得られる。総過負荷については、フィルタ121及び122の出力がモジュラス63及び123に供給され、そこで信号の大きさが得られる。比較器65及び124は、該信号を閾値、即ち予め設定された変数と比較する。各側からの平均エラー信号が過大であるときに、ＯＲゲート134を介して保護が始動される。

低レベル過負荷については、減算器127が平均エラー信号の差を得る。ここでもモジュラスが得られ(73を用いて)、信号が75及び128を経て予め設定された閾値と比較される。閾値が通過して入力データが範囲内である場合に、保護が検出される。これは、ＡＮＤゲート81及び132によって達成される。

熱保護も又、図７のモジュラス113及びそれに続く構成要素によって得られる。
本発明を実施した故障検出回路は保護回路としても説明できる。幾つかの実施形態において、保護回路は、過負荷及び短絡の全ての形を検出するであろう。シングルエンド電源Ｈブリッジ出力段を含むアンプで、電源が接地されている場合、ブリッジ電圧の半分の共通モード出力電圧が得られる。本発明を実施した保護回路は、例えば駆動された負荷(例えばラウドスピーカ)が１つの出力及びグランドに接続されていることによって引き起こされるブリッジの不均衡を検出するように構成されてもよい。従って、この場合は、ラウドスピーカの保護も達成される。

有利なことに、本発明の実施形態はセルフテストモードを提供することができる(即ち、アンプの場合、セルフテスト回路構成を含めてもよく、及び／又はセルフテストモードで動作でき、本発明を実施した方法は１又は複数のセルフテストステップを含んでもよい)。例えば、本発明を実施した故障検出器／保護回路は、記憶手段(レジスタの様な)を含んで累積エラーを監視し、ある時間間隔にわたって何回故障が検出されたか(例えば、保護は最近８時間の動作で１回始動された)というような情報を提供することができる。故障検出(又は同様に保護の始動)を記録するこの機能は耐久性テストに有用である。

本発明の実施形態は又、有用な診断情報を提供することができる。実施形態は、起こった故障／エラーの種類及びその方向を示す故障信号を供給することができる。エラーの種類及びその方向から、出力段が正しく機能しているかどうか、そしてある故障がどこで起こったかを推測することができる。

実施形態は又、負荷感知機能を提供することができる。エラー(故障)信号は、規定された出力段及び規定された信号レベルについて、取り付けられた負荷に関する情報を与え、これから負荷のインピーダンスが推測できる。これは２つの状況において、即ち、アンプをセットアップして負荷が接続されていることを確認することにおいて、そして、自動的に周波数応答を適合させて周波数応答を変化させる負荷インピーダンスを補償することにおいて有用である。この最後の点は、通常用いられる、負荷インピーダンスに応じて異なる周波数応答を有する出力フィルタによるものである。
本発明の更なる応用及び変形は、適度に習熟した者には容易に明らかであろう。

本発明の実施形態に従う、故障検出回路を具えたデジタルアンプを概略的に表わしている。 本発明の実施形態に従う総過負荷故障検出回路を概略的に表わしている。 本発明の実施形態に従う低レベル過負荷故障検出回路を概略的に表わしている。 本発明の更なる実施形態に従う低レベル過負荷故障検出回路を概略的に表わしている。 本発明の実施形態に従う熱故障検出回路を概略的に表わしている。 本発明の更なる実施形態に従う熱故障検出回路を概略的に表わしている。 本発明の実施形態に従う故障検出回路を概略的に表わしている。

Claims (45)

1. 入力信号を受信し、該入力信号に応じてアンプ出力で出力信号を生成するように構成されたアンプであって、
   入力信号を受信して第１変調基準信号を生成するように構成された変調手段と、
   前記出力信号を示す第１フィードバック信号を供給するように構成されたフィードバック手段と、
   前記第１フィードバック信号及び第１変調基準信号を受信し、該第１変調基準信号と第１フィードバック信号との間の差を示す第１デジタルエラー信号を生成するように構成されたエラー信号生成手段と、
   前記出力信号を生成すると共に前記第１デジタルエラー信号を積分して第１積分デジタルエラー信号を生成し、該第１積分デジタルエラー信号に応じて該出力信号を調整するように構成された出力信号生成手段
   とを具え、
   更に、
   前記第１積分デジタルエラー信号を受信し、該第１積分デジタルエラー信号に応じて前記アンプ出力での故障状態の有無を決定し、故障状態の有無を示す信号を供給するように構成された故障検出回路
   を具えているアンプ。
2. 前記故障検出回路は、前記第１積分デジタルエラー信号を所定の閾値と比較して、比較器出力信号を供給するように構成された比較器を具えている請求項１に記載のアンプ。
3. 前記故障検出回路は、前記第１積分デジタルエラー信号を処理するように構成された処理手段と、処理された第１積分デジタルエラー信号を所定の閾値と比較して、比較器出力信号を供給するように構成された比較器とを具えている請求項１に記載のアンプ。
4. 前記処理手段は、前記処理された第１積分デジタルエラー信号が前記第１積分デジタルエラー信号の平均値を示すように構成されている請求項３に記載のアンプ。
5. 前記処理手段は、前記処理された第１積分デジタルエラー信号が前記第１積分デジタルエラー信号の平均値の大きさを示すように構成されている請求項３又は請求項４に記載のアンプ。
6. 前記処理手段は、前記第１積分デジタルエラー信号にフィルタをかけるように構成されたフィルタを具えている請求項３乃至請求項５の何れかに記載のアンプ。
7. 前記フィルタは、フィルタのかけられた第１積分デジタルエラー信号が１６と３２との間の数のエラー信号サンプルの平均となるように構成された平均化フィルタを具えている請求項６に記載のアンプ。
8. 前記処理手段は、前記フィルタのかけられた第１積分デジタルエラー信号を受信し、該フィルタのかけられた第１積分デジタルエラー信号の大きさを示す信号を出力するように構成されたモジュラスを具えている請求項６又は請求項７に記載のアンプ。
9. 前記処理された第１積分デジタルエラー信号は、前記モジュラスによって出力された信号である請求項８に記載のアンプ。
10. 前記故障検出回路は、入力信号を所定の入力閾値と比較するように構成された入力信号比較器と、該入力信号比較器からの出力及び前記第１積分デジタルエラー信号又は処理された第１積分デジタルエラー信号を受信した前記比較器からの出力を受信して、ＡＮＤゲート出力信号を供給するように構成されたＡＮＤゲートとを具えている請求項２乃至請求項９の何れかに記載のアンプ。
11. 前記故障検出回路は、前記第１積分デジタルエラー信号を処理するように構成された処理手段と、処理された第１積分デジタルエラー信号を複数の所定の閾値と比較して、対応する複数の比較器出力信号を供給するように構成された比較手段とを具えている請求項１に記載のアンプ。
12. 前記比較手段は更に、前記入力信号を複数の所定の入力信号閾値と比較して、対応する複数の比較器出力信号を供給するように構成されている請求項１１に記載のアンプ。
13. 前記出力信号は、第１アンプ出力で生成された第１出力信号であり、前記アンプは更に、前記入力信号に応じて第２アンプ出力で第２出力信号を生成するように構成され、前記アンプは更に、
    入力信号を受信して第２変調基準信号を生成するように構成された第２変調手段と、
    前記第２出力信号を示す第２フィードバック信号を供給するように構成された第２フィードバック手段と、
    前記第２フィードバック信号及び第２変調基準信号を受信し、該第２変調基準信号と第２フィードバック信号との間の差を示す第２デジタルエラー信号を生成するように構成された第２エラー信号生成手段と、
    前記第２出力信号を生成すると共に前記第２デジタルエラー信号を積分して第２積分デジタルエラー信号を生成し、該第２積分デジタルエラー信号に応じて該第２出力信号を調整するように構成された第２出力信号生成手段
    とを具え、前記故障検出回路は、前記第１積分及び第２積分デジタルエラー信号を受信し、該両積分デジタルエラー信号に応じて前記両アンプ出力での故障状態の有無を決定し、故障状態の有無を示す信号を供給するように構成されている請求項１乃至請求項１２の何れかに記載のアンプ。
14. 前記故障検出回路は、
    前記第１積分デジタルエラー信号を処理するように構成された第１処理手段と、
    第１の処理された積分デジタルエラー信号を第１の所定の閾値と比較して、第１比較器出力信号を供給するように構成された第１比較器と、
    前記第２積分デジタルエラー信号を処理するように構成された第２処理手段と、
    第２の処理された積分デジタルエラー信号を第２の所定の閾値と比較して、第２比較器出力信号を供給するように構成された第２比較器
    とを具えており、前記故障検出回路は、前記第１及び第２比較器出力信号に応じて故障状態の存在を決定するように構成されている請求項１３に記載のアンプ。
15. 前記故障検出回路は、前記第１及び第２比較器出力信号を受信するように構成されたＯＲゲートを具えている請求項１４に記載のアンプ。
16. 前記故障検出回路は更に、
    前記第１積分及び第２積分デジタルエラー信号を処理して、第３の処理されたデジタル信号を生成するように構成され、前記第３の処理されたデジタル信号は、前記第１積分及び第２積分デジタルエラー信号の両方に応じたものである第３処理手段と、
    前記第３の処理された信号を第３の閾値と比較して、第３比較器出力信号を供給するように構成された第３比較器
    とを具え、前記故障検出回路は、前記第３比較器出力信号に応じて前記両アンプ出力での故障状態の有無を決定するように構成されている請求項１３乃至請求項１５の何れかに記載のアンプ。
17. 前記第３処理手段は、前記第１積分デジタルエラー信号にフィルタをかけるように構成されたフィルタと、前記第２積分デジタルエラー信号にフィルタをかけるように構成されたフィルタと、フィルタのかけられた第１積分及び第２積分デジタルエラー信号を受信し、これらの差を示す差信号を生成するように構成された減算器とを具えている請求項１６に記載のアンプ。
18. 前記第３処理手段は、前記差信号を受信し、該差信号の大きさを示すマグニチュード信号を出力するように構成されたモジュラスを具えている請求項１７に記載のアンプ。
19. 前記故障検出回路は更に、
    前記入力信号を受信して、該入力信号を入力信号閾値と比較するように構成された入力信号比較器と、
    前記第３比較器及び入力信号比較器の出力を受信して、ＡＮＤゲート出力信号を出力するように構成されたＡＮＤゲート
    とを具えており、前記故障検出回路は、前記ＡＮＤゲート出力信号に応じて故障状態の有無を決定する請求項１６乃至請求項１８の何れかに記載のアンプ。
20. 前記故障検出回路は複数の比較器を具えており、各比較器は、前記第３の処理されたデジタル信号をそれぞれの閾値と比較して、該比較の結果を示すそれぞれの比較信号を出力するように構成されている請求項１６乃至請求項１９の何れかに記載のアンプ。
21. 前記故障検出回路は、対応する複数の入力信号比較器と対応する複数のＡＮＤゲートとを具えており、各入力信号比較器は、前記入力信号をそれぞれの所定の入力閾値と比較するように構成され、各ＡＮＤゲートは、それぞれの比較信号及びそれぞれの入力信号比較器からの出力信号を受信して、それぞれの出力信号を供給するように構成されている請求項２０に記載のアンプ。
22. 前記故障検出回路は、前記複数のＡＮＤゲートからの出力信号を受信するように構成されたＯＲゲートを具えている請求項２１に記載のアンプ。
23. 前記故障検出回路は更に、
    前記又は各積分デジタルエラー信号を処理し、処理された出力信号を供給するように構成された処理手段と、
    周波数クロックによって決定された周波数で前記処理された出力信号を格納するように構成された第１レジスタと、
    前記第１レジスタの出力及び第２レジスタフィードバック信号を受信するように構成された加算器と、
    前記周波数クロックによって決定された前記周波数で前記加算器の出力を格納するように構成された第２レジスタと、
    前記第２レジスタの出力から前記加算器へ前記第２レジスタフィードバック信号を供給するように構成されたフィードバック手段と、
    前記第２レジスタの出力を所定の閾値と比較して、アンプ出力での故障状態の有無を示す信号を供給するように構成された比較器
    とを具えている請求項１乃至請求項２２の何れかに記載のアンプ。
24. 処理された出力信号を供給する前記処理手段は、前記又は各デジタルエラー信号にフィルタをかけるように構成されている請求項２３に記載のアンプ。
25. 処理された出力信号を供給する前記処理手段は、前記第１積分デジタルエラー信号にフィルタをかけるように構成された第１フィルタを具えており、前記処理された出力信号は、フィルタのかけられた第１積分デジタルエラー信号である請求項２４に記載のアンプ。
26. 処理された出力信号を供給する前記処理手段は、前記第１積分デジタルエラー信号にフィルタをかけるように構成された第１フィルタと、前記第２積分デジタルエラー信号にフィルタをかけるように構成された第２フィルタと、フィルタのかけられた第１積分及び第２積分デジタルエラー信号を受信し、これらの差を示す差信号を生成するように構成された減算器とを具えている請求項２３又は請求項２４に記載のアンプ。
27. 処理された出力信号を供給する前記処理手段は、前記差信号にフィルタをかけるように構成された第３フィルタを具えており、前記処理された出力信号は、該第３フィルタからの出力である請求項２６に記載のアンプ。
28. 前記第１フィルタは、フィルタのかけられたエラー信号が１６と３２との間の数のエラー信号サンプルの平均となるように構成された平均化フィルタを具えている請求項２５乃至請求項２６の何れかに記載のアンプ。
29. 前記差信号はデジタル信号であり、前記第２フィルタは、フィルタのかけられた差信号が１６と３２との間の数のエラー信号サンプルの平均となるように構成された平均化フィルタを具えている請求項２６乃至請求項２７の何れかに記載のアンプ。
30. 前記比較器及び／又はＡＮＤゲートの出力信号の少なくとも１つを受信して、前記アンプ出力での故障状態の有無を示す１つの故障信号を供給するように構成された出力段を更に具えている請求項１乃至請求項２９の何れかに記載のアンプ。
31. 前記出力段はＯＲゲートを具えている請求項３０に記載のアンプ。
32. 請求項１乃至請求項３１の何れかに記載のアンプの故障検出回路。
33. 入力信号に応じて出力信号を生成する型のアンプであって、入力信号を受信して変調基準信号を生成するように構成された変調手段と、アンプ出力信号を示すフィードバック信号を供給するように構成されたフィードバック手段と、前記フィードバック信号及び変調基準信号を受信し、該変調基準信号とフィードバック信号との間の差を示すデジタルエラー信号を生成するように構成されたエラー信号生成手段と、前記出力信号を生成すると共に前記デジタルエラー信号を積分して積分デジタルエラー信号を生成し、該積分デジタルエラー信号に応じて該出力信号を調整するように構成された出力信号生成手段とを具えている型のアンプの出力での故障状態を検出する方法であって、
    前記積分デジタルエラー信号を監視するステップと、
    前記積分デジタルエラー信号に応じてアンプ出力での故障状態の有無を決定するステップ
    とを具えた方法。
34. 前記決定のステップは、前記積分デジタルエラー信号の大きさに応じて前記アンプ出力での故障状態の有無を決定するステップを具えている請求項３３に記載の方法。
35. 前記監視のステップは、前記積分デジタルエラー信号を処理することを具えている請求項３３又は請求項３４に記載の方法。
36. 前記処理は、前記積分デジタルエラー信号にフィルタをかけることを具えている請求項３５に記載の方法。
37. 前記処理は、前記積分デジタルエラー信号又はフィルタのかけられた積分デジタルエラー信号の大きさに対応する信号を生成することを具えている請求項３５又は請求項３６に記載の方法。
38. 前記決定のステップは、処理された積分デジタルエラー信号を少なくとも１つの所定の閾値と比較することと、該比較の結果を故障状態の有無の表示として用いることとを具えている請求項３５乃至請求項３７の何れかに記載の方法。
39. 前記アンプへの前記入力信号を監視するステップと、
    前記積分デジタルエラー信号及び前記入力信号に応じて前記アンプ出力での故障状態の有無を決定するステップ
    とを更に具えている請求項３３乃至請求項３８の何れかに記載の方法。
40. 前記決定のステップは、前記積分デジタルエラー信号の大きさ及び前記入力信号の大きさに応じて前記アンプ出力での故障状態の有無を決定するステップを具えている請求項３９に記載の方法。
41. 前記決定のステップは、前記入力信号の大きさを少なくとも１つの所定の閾値と比較することを具えている請求項４０に記載の方法。
42. 入力信号に応じて第１及び第２出力で第１及び第２出力信号を生成する型のアンプであって、入力信号を受信して第１変調基準信号を生成するように構成された第１変調手段と、入力信号を受信して第２変調基準信号を生成するように構成された第２変調手段と、第１出力信号を示す第１フィードバック信号を供給するように構成された第１フィードバック手段と、第２出力信号を示す第２フィードバック信号を供給するように構成された第２フィードバック手段と、前記第１フィードバック信号及び第１変調基準信号を受信し、該第１変調基準信号と第１フィードバック信号との間の差を示す第１デジタルエラー信号を生成するように構成された第１エラー信号生成手段と、前記第２フィードバック信号及び第２変調基準信号を受信し、該第２変調基準信号と第２フィードバック信号との間の差を示す第２デジタルエラー信号を生成するように構成された第２エラー信号生成手段と、前記第１出力信号を生成すると共に前記第１デジタルエラー信号を積分して第１積分デジタル信号を生成し、該第１積分デジタルエラー信号に応じて該第１出力信号を調整するように構成された第１出力信号生成手段と、前記第２出力信号を生成すると共に前記第２デジタルエラー信号を積分して第２積分デジタル信号を生成し、該第２積分デジタルエラー信号に応じて該第２出力信号を調整するように構成された第２出力信号生成手段とを具えている型のアンプの出力での故障状態を検出する方法であって、
    前記第１積分デジタルエラー信号を監視するステップと、
    前記第１積分デジタルエラー信号に応じてアンプ出力での故障状態の有無を決定するステップと、
    前記第２積分デジタルエラー信号を監視するステップと、
    前記第２積分デジタルエラー信号に応じてアンプ出力での故障状態の有無を決定するステップ
    とを具えた方法。
43. 前記アンプへの前記入力信号を監視するステップと、
    前記第１積分及び第２積分デジタルエラー信号を処理し、該第１積分及び第２積分デジタルエラー信号の両方に応じて処理された信号を供給するステップと、
    前記処理された信号及び前記入力信号に応じてアンプ出力での故障状態の有無を決定するステップ
    とを更に具えている請求項４２に記載の方法。
44. 前記処理された信号は、前記第１積分デジタルエラー信号と第２積分デジタルエラー信号との間の差を示すものである請求項４３に記載の方法。
45. 故障状態の有無を示す信号に応答するように構成された故障応答回路構成を更に具えている請求項１乃至請求項３１の何れかに記載のアンプ。
    

Images