JP5385144B2 - 高周波適合性ラインを有する基板 - Google Patents

高周波適合性ラインを有する基板 Download PDF

Info

Publication number
JP5385144B2
JP5385144B2 JP2009530754A JP2009530754A JP5385144B2 JP 5385144 B2 JP5385144 B2 JP 5385144B2 JP 2009530754 A JP2009530754 A JP 2009530754A JP 2009530754 A JP2009530754 A JP 2009530754A JP 5385144 B2 JP5385144 B2 JP 5385144B2
Authority
JP
Japan
Prior art keywords
substrate
signal conductor
line
ground plane
slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009530754A
Other languages
English (en)
Other versions
JP2010506387A (ja
Inventor
コック、ロベルト
ピッチ、マクシミリアン
キウィット、ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2010506387A publication Critical patent/JP2010506387A/ja
Application granted granted Critical
Publication of JP5385144B2 publication Critical patent/JP5385144B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

高周波で動作する際、必要なアイソレーションを確保するため、通常の線路導体(track conductor)はストリップラインに置き換えられる。そのようなストリップラインは、少なくとも1つのストリップ状の信号導体と少なくとも1つのグラウンド面(ground plane)とを含み、その信号導体はグラウンド面と距離をおいて走っている。信号導体が2つのグラウンド面の間に配置されるいわゆるトリプレートラインもまた可能である。ストリップラインは、メタライゼーション面が間に配置されるいくつかの誘電層をそれぞれが有する多層基板内に有利に配置される。グラウンド面と信号導体はそれぞれ、上下に配置される異なるメタライゼーション面内で実現される。
各ストリップラインのインピーダンスは、容量及び誘導の伝送線路定数により決定される。ストリップラインのインピーダンスは基本的に、ストリップ状の信号導体の幅と、信号導体と最も近いグラウンド面との距離と、さらに基板材料の誘電率との関数である。ストリップ状の信号導体の幅が減少し、かつ/又は信号導体と最も近いグラウンド面との距離が増加すると、容量の減少ひいてはインピーダンスの増加が達成される。
実際に、信号導体と最も近いグラウンド面との距離は、ストリップラインが実現される多層基板の厚さにより制限され、トリプレートラインとして構成されているストリップラインでは、基板の厚さの半分が信号導体とグラウンド面との距離の最大値として利用できる。また、信号導体の幅は技術的に制限される。例えばセラミック多層部品においては、導体幅を任意に減らすことができない。
長いストリップライン又は信号導体が多層基板内に備えられる場合、高度に小型化された部品やモジュールにおける今日一般的な基板の厚さでは、ストリップラインのインピーダンスを決定する信号導体とグラウンド面との距離を任意に増加させることができない。これにより、基板内のストリップラインは、しばしば例えば50オームといった望ましい標準のインピーダンスに達することができない。この問題は、トリプレートラインがより良好なアイソレーションのために専ら基板内で使用される場合さらに悪化する。
1つの観点において、本発明は、高周波信号を伝えるのに適したラインを有する基板を備え、容認されない方法でアイソレーションに悪影響を与えることなく、このラインにより必要なインピーダンスを達成できる。
この課題は、請求項1の特徴を有するラインを備える基板により解決される。基板の有利なデザインは、さらなる請求項で認定される。
多層構造と、この構造内で実現されるラインとを有し、信号導体が2つのグラウンド面の間に配置される基板が提案される。しかし、既知のストリップラインとは対照的に、少なくとも1つのグラウンド面が信号導体の線路に沿って延びているスロットを有する。
このようにして、ラインの容量定数を減少させ、ひいてはラインのインピーダンスを望ましい値まで増加させることができる。電気容量は、スロットの幅により簡単な方法で設定される。ここで、新しいラインのアイソレーションレベルは、既知のトリプレートストリップラインと比べてほんのわずかしか減少しない。
スロットは有利には信号導体の上の中心に位置する。このようにして、最大の効果が達成される。
有利には、信号導体の幅とスロットの幅の両方が全線路にわたって一定であり、単に必要なフィードスルーにより中断されるにすぎない。このようにして、ラインのインピーダンスが全長にわたってほぼ一定のままであることが達成される。
基板内では、いくつかのライン、または、いくつかの信号導体または信号導体セクションを有するラインを必要とするワイヤリングが実現される。有利には、近接するグラウンド面内に配置され少なくとも全長の大部分にわたって信号導体に沿って延びているスロットが、各信号導体また信号導体セクションに割り当てられる。また、両方のグラウンド面内で信号導体に沿って延びているスロットを備えることも可能である。第1及び第2グラウンド面内のスロットの幅が異なるように選択されてもよい。
特に基板内に配置されたいくつかの信号導体を有する基板では、スロットを備えるグラウンド面はいくつかのグラウンド副領域に分割されうる。良好なアイソレーションのため、低いインピーダンスのグラウンドが有利である。この目的のため、第1グラウンド面内で互いに電気的に切り離された全てのグラウンド副領域は、フィードスルーにより第2グラウンド面と接続される。この場合、有利には、第2グラウンド面は、せいぜいフィードスルーにより中断されはしても、スロットによりグラウンド副領域に分割されない連続的なメタライゼーション領域である。しかし、グラウンド面内でグラウンド副領域を互いに接続し、スロットをクロスバーで橋渡しすることも可能である。
低反射のフィードスルーを実現するために、スロットを有するグラウンド面内で、スロットはフィードスルーがある位置において広がって、フィードスルーが案内される凹部を形成している。フィードスルーは、信号導体をラインの上または下に配置されたメタライゼーション面と接続する。このメタライゼーション面は基板の表面または下側であってもよい。
ここで、フィードスルーの引き込み導体のための凹部は、この引き込み導体の電気容量に影響を与えるラインの線路に対して横方向の幅wを有する。対照的に、凹部の長さlは引き込み導体の誘導部分を規定する。引き込み導体の長さと幅を適切に選択することで、引き込み導体のインピーダンスは望ましい値に設定され、ライン特有のインピーダンスと有利に適合する。基準に従えば、これは50オームに等しい。そのため、有利には、凹部は長方形の開口部または基本面を有し、このようにして望ましいインピーダンスの適合がさらに一様で、かつ単純になる。しかし、他の形状の断面もまた可能である。
多層部品基板またはモジュール基板内では、2つのグラウンド面の距離は、基板内に配置された他のメタライゼーション構造体により占有されていない自由で利用可能な基板体積を考慮した最大値に設定される。理想的に、2つのグラウンド面は、基板の上側と下側から誘電層のみによって離れてそれぞれ設置されているメタライゼーション面内に配置される。このようにして、与えられた基板の厚さにおいて信号導体とグラウンド面との距離を最大にすることが可能である。
グラウンド面内の本発明の実施形態におけるスロットによって下げられたラインの電気容量はまた、2つのグラウンド面の間の中心に配置されていないメタライゼーション面内で信号導体が実現されるように変えられる。グラウンド面までの距離に対して信号導体を非対称に配置することによっても、ラインにとって高すぎる電気容量定数を発生させることなく、基板の厚さが最小値となるように最適化される。これは、互いに垂直方向に規定された2つのグラウンド面間の距離に関して中心でない位置であってもよく、従って、スロットを有するグラウンド面とより近い位置であってもよい。しかし、信号導体はまた、スロットを有さないグラウンド面のより近くに配置されてもよい。
スロットの幅は、信号導体のストリップの幅よりも大きく、または小さく選択されてもよく、その全ての場合において、スロットを有さないグラウンド面に関するラインの電気容量は、スロットの幅と関わりなく減少する。与えられたスロット幅sと与えられた信号導体の幅dとについて、スロット幅sは有利には約0.25dから5dの間の値に設定される。
基板内で有利に最適化されたラインは、できる限り直線状の信号導体の線路を有し、望ましい導体のガイドが、信号導体の直線状の部分が互いに角度をなして配置されていることにより、または円弧状の部分により実現されうる。有利には、信号導体セクション間で角度を成している部分の数は、最小限である。その全ての場合において、スロットもまた信号導体の角度を成している線路に沿って延びており、常に信号導体の中心上にある。
有利には、基板は、メタライゼーション面、信号導体、グラウンド面そしてそこで実現される他のメタライゼーション構造体がセラミック誘電層と一緒に焼結したLTCCセラミック(Low Temperature Co-fired Ceramic, 低温同時焼成セラミック)を含む。LTCCセラミックは特に低い歪みを示すため、過大な焼結歪みによる電気導体のトラックの中断というリスクを生じさせることなく、導体のトラックの断面とその結果として信号導体の幅を最小化できる。
しかし、他のセラミック、ポリマーや積層品を含む誘電層を有する多層基板により本発明の実施形態を実現することも可能である。例えば10以下といったできるだけ低い比誘電率を有する材料が誘電層として好ましい。
基板と合体した誘電層の数は、メタライゼーション面の望ましい数と、基板レイアウトの技術により規定される誘電層の最適な層の厚さと、そして特にLTCCセラミック基板のグリーンフィルムの最適な層の厚さとに依り、また基板の個々の構造部品間の望ましいまたは必要な距離と、特に信号導体のグラウンド面からの距離にも依る。
典型的な基板全体の高さは、例えば約400μmであり、例えばそれぞれ約50μmの厚さを有する8つの誘電LTCC層を上下に重ねて焼結し配置することで実現可能である。今日のLTCC技術において、信号導体の幅は典型的に少なくとも約75μmであるが、改良された技術によりさらに減少させることができる。
有利には、本発明の実施形態における基板は、高周波で動作する電気部品のための部品基板として提供される。これらは、有利には、基板上に配置され、ラインと電気的に接続される。少なくとも1つが高周波域で動作するいくつかの部品とともに備えられるモジュール基板としての基板もまた適している。高周波域で動作する部品は、アクティブまたはパッシブ部品を含んでも良い。パッシブ部品は、SAW(surface acoustic wave, 表面音響波)技術、BAW(bulk acoustic wave, バルク音響波)技術におけるフィルターや共振器、誘電共振器やフィルターであってもよい。
特に良好なアイソレーションを必要とし、本発明の実施形態における基板上に特に有利な方法で実装される1つの部品の型は、デュプレクサである。
しかし、基板はまた、他のメタライゼーション構造体や、このようにして実現され、その部品または基板表面上の部品と相互に作用し、複雑なワイヤリングを含むパッシブ部品を含み、さらに接続ラインと特に本発明の実施形態により構成されるラインを含む。本発明の実施形態における基板はそのため、特にワイヤレス携帯通信の端末装置のフロントエンドで使用されるようなモジュールにおいて有利に使用される。
本発明の実施形態は、下記にさらに詳細に実施形態とその関連した図を参照して説明される。図は単に発明を説明するために用いられ、そのため概略的にのみ描かれ、実寸大ではない。従って、絶対的な、又は相対的な寸法の情報は図から得ることができない。
既知のストリップラインと比較した本発明の実施形態におけるラインの概略断面図を示す。 ラインの斜視図を示す。 凹部を有するラインの上面図を示す。 フィードスルーを有する基板を示す。 この基板に実装された部品を有する基板を示す。 モジュール基板として形成された本発明における基板を示す。
図1Cは、図1Aの既知の埋込型マイクロストリップライン及び図1Bの既知のトリプレートストリップラインと比較されるラインを有する本発明の実施形態における基板を示す。
図1Aのような既知のマイクロストリップラインは、例えば図では8層が示されているようにいくつかの誘電層から形成される多層配置を有する基板SUを含む。第1グラウンド面M1は基板の第1面の領域に備えられ、誘電層のみによってこの基板から切り離されている。第1メタライゼーションから基板面に向かって垂直に測った距離hを有する信号導体SLが第2メタライゼーション面内の基板内の中心に構築されている。距離hは、第1グラウンド面M1の上面から信号ラインSLの下面まで測定される。信号ラインSLはストリップ状であり、幅dを有する。
対照的に、図1Bには、埋込型マイクロストリップラインと比べて基板SUの上面の領域に配置された第2グラウンド面M2がある点で異なり、誘電層のみによって図中のこの上面から切り離されているトリプレートストリップラインが示される。信号導体は、積み重なった層又は多層基板内の中心に有利に配置され、それにより、信号導体は下側の第1グラウンド面M1と上側の第2グラウンド面M2の両方に関して同じ距離hを保っている。
トリプレートストリップラインに関して、図1Cの実施形態におけるラインは、第2グラウンド面M2内にスロットSCHがある点で異なる。スロットは図1Cのように有利に信号導体SLの上に配置され、このスロットに関して有利に中心にある。信号導体は第1及び第2グラウンド面と同じ又は異なる距離を有してもよい。スロット幅sは、信号ラインのストリップ幅dよりも大きくても小さくてもよい。誘電層に関して多層基板の同じ層構造について、図1Cの本発明の実施形態におけるラインは、図1Aにおけるマイクロストリップラインのインピーダンスにほぼ達し、同時に図1Bにおけるストリップラインのアイソレーションにほぼ達する。本発明の実施形態における基板は、このように図1Aにおけるマイクロストリップラインに関してアイソレーションの観点から改善され、図1Bにおけるトリプレートストリップラインに関してアイソレーションの観点から改善される。
図2は、図1Cで断面が示された新規なラインを有する基板の斜視図を示す。ここで、直線状でストリップ状の信号導体SLが第2グラウンド面M2内のスロットと平行に走っていることが特によくわかる。本発明の実施形態における基板の示されるカットアウトは、実際には、より大きく、より複雑な構造であり、スロットは信号ラインに沿ってその全長にわたって延びている。スロットがストリップ長の大部分にわたって、特に信号ラインの全ストリップ長さの少なくとも80%にわたって、信号ラインに沿って延びているときが有利である。有利には、スロットはクロスバーによって中断されない。
スロットの幅sはラインのインピーダンスを連続的に望ましい値にまで設定するために変えられる。これは図1A及び図1Bにおける既知のストリップラインと比較した別の有利点である。そこでは、インピーダンスは、信号導体からグラウンド面までの距離hと信号導体の幅のみによってしか変えることができなかったからである。ストリップ状の信号導体の構造の幅が技術的に下限を有する場合には、距離hは、使用される誘電層の厚さに対応する離散的なステップのみにおいて順次変化してもよい。
信号ラインSLと下側のグラウンド面M1との間に配置され、いくつかの層から形成されている層領域でもある誘電層DS1の厚さは、信号ラインと上側の第2グラウンド面M2との間に配置される第2誘電層DS2の厚さと等しくても異なってもよい。各誘電層領域はまた、異なる数の誘電層を含んでもよい。電気的にグラウンド面を基板表面から絶縁するため、最上の誘電層領域DSはまた、第2グラウンド面M2の上に配置され、最下の誘電層DSは下側の第1グラウンド面M1の下に配置されてもよい。
図3Aは、スロットSCHによって分割された上側のグラウンド面M2を上から見た本発明の実施形態における基板の別の構成を示す。少なくとも示された領域において、上側のグラウンド面は、グラウンド面内で電気的な接続を有さない第1グラウンド副領域MT1と、第2グラウンド副領域MT1と、第2グラウンド副領域MT2とに分割される。スロットに関して中心にありここではスロット幅sよりも小さい幅dで示される信号導体SLがスロットと平行に走る。1つの位置にて、スロットは広がって幅wを有する凹部ANを形成している。凹部は長さlを有する。しかし、示される矩形凹部はまた他の何らかの断面形状又は基本領域を有してもよい。
有利には、フィードスルーDKは、凹部の中央に配置される。フィードスルーDKは、信号ラインSLを上側のグラウンド面M2上に配置されたメタライゼーション面と電気的に接続する。凹部の幅wと長さlはフィードスルーDKのインピーダンス、ひいてはこのフィードスルーにおける反射を規定する。図には示されていないが、下側のグラウンド面M1は連続的である。しかし、下側のグラウンド面内に信号ラインの線路に沿って延びているスロットを備えてもよい。同様に、下側のグラウンド面内に凹部ANをスロットを備えて、又はスロットなしで設けてもよい。これらの凹部により、信号ラインSLは、下側の第1グラウンド面M1の下側に配置されるメタライゼーション面と、特に基板の下側に配置される外部コンタクトと接続してもよい。
図3B及び図3Cにおいて、フィードスルーDKが信号導体SLの一端部に配置される図3Aの変形が示される。図3Bにおいて、信号導体SLはグラウンド副領域MT1とMT2のメタライゼーションとともに終端しているのに対し、図3Cにおいてはグラウンド面Mのメタライゼーションが信号導体SLの端部を越えて案内されている。
概略断面図を参照して、図4はスロットにより切り離されているグラウンド副領域MT1とMT2を第1グラウンド面M1とフィードスルーDKにより接続している状態を示す。各グラウンド副領域MT1とMT2において、十分に低いインピーダンスでグラウンド面を接続するために、複数のフィードスルーDKが備えられてもよい。
図5は、適切な電気接続部EVにより電気部品BEが実装された本発明の実施形態にかかる基板の概略断面図を示す。基板SUの内部において、本発明の実施形態に従って構成され、さらに詳細には示されていないラインLが配置され、少なくとも1つの電気接続部EVにより部品と電気的に接続されている。同様に、ラインLは、適切な接続部により基板の下側に実装された少なくとも1つの外部コンタクトAKと電気的に接続されている。少なくとも1つの外部コンタクトと少なくとも1つの導電性接続部EVはそれぞれグラウンド面と接続している。部品BEは、有利には高周波で動作する部品であり、特に音響波により動作する部品であり、例えばBAWフィルターやSAWフィルターである。後者は圧電結晶板として、またはバンプ接続によるベアダイとして基板SU上に実装されてもよい。しかし、他の任意の導電性接続部EVもまた可能である。BAWフィルターはバンプ接続により電気的にまたは機械的に基板SUと接続されてもよい。
概略断面図を参照して、図6はモジュール基板として使用される本発明の実施形態における基板SUを示す。第1部品BE1と第2部品BE2が基板SU上に実装され、基板SUの内部で本発明の実施形態に従って構成されたラインLと電気的に接続され、基板SUの下側で外部コンタクトAKと電気的に接続される。特にモジュール基板としてのこの構成において、基板SUの内部では、抵抗やコンデンサ、インダクタといったさらなる受動部品が、上下に間隔を空けて配置されたメタライゼーション面と一致するように構築されることによって形成されてもよく、部品BE1及びBE2と電気的に接続されてもよい。
本発明は、詳細に示され、記載されたこれらの実施形態に限定されない。本発明の実施形態にかかる基板は、誘電層の数、メタライゼーション面の数、グラウンド面Mから信号導体SLまでの距離h、スロット幅sに対する信号ラインSLのストリップ幅dの割合、信号導体またはスロットの真っ直ぐでない線路、基板に実装された部品の数や型について変化してもよい。

Claims (14)

  1. ラインを有する基板であって、
    複数の誘電層と、
    前記基板が多層構造を有するように前記誘電層の間に配置されている複数のメタライゼーション面と、
    第1グラウンド面と第2グラウンド面との間に配置されているストリップ状の信号導体を含み、各グラウンド面から少なくとも1つの誘電層により切り離され、基板内に埋め込まれているラインと、を備え、
    前記グラウンド面のうち1つは、前記信号導体の線路に沿って延びているスロットを有し、
    前記スロットは前記信号導体の上の中央に位置し、
    前記スロットを有する前記グラウンド面内で、前記スロットは、1つの位置において広がって、前記基板の下側のメタライゼーション面に配置されている構造体と前記信号導体を電気的に接続するフィードスルーが案内される凹部を形成し、
    前記凹部は、前記信号導体の線路と略平行な方向に所定の長さと、前記信号導体の線路と略直交する方向に所定の幅と、を有する略長方形に形成されている、
    ことを特徴とする基板。
  2. 前記スロットは、前記信号導体の全長のうちの大部分にわたって前記信号導体に沿って延びている、
    ことを特徴とする請求項1に記載の基板。
  3. 前記スロットは、前記信号導体の全長のうち80%よりも大きい部分にわたって前記信号導体に沿って延びている、
    ことを特徴とする請求項に記載の基板。
  4. いくつかの信号導体が前記基板内に埋め込まれている、
    ことを特徴とする請求項1乃至のうちいずれか1項に記載の基板。
  5. 前記第1グラウンド面は1以上のスロットによりグラウンド副領域に分割され、該グラウンド副領域の全てがフィードスルーにより前記第2グラウンド面と接続されている、
    ことを特徴とする請求項1乃至のうちいずれか1項に記載の基板。
  6. 前記信号導体は、2つの前記グラウンド面から前記基板面に対して垂直に測った距離が異なる、
    ことを特徴とする請求項1乃至のうちいずれか1項に記載の基板。
  7. 前記スロットの幅をsとし、前記ストリップ状の信号導体の幅をdとするとき、
    0.25d<s<5d
    である、
    ことを特徴とする請求項1乃至のうちいずれか1項に記載の基板。
  8. 前記信号導体の線路に沿って延びている前記スロットが、2つの前記グラウンド面内に備えられている、
    ことを特徴とする請求項1乃至のうちいずれか1項に記載の基板。
  9. 前記ラインのインピーダンスは、基準のインピーダンスである50Ωと一致する、
    ことを特徴とする請求項1乃至のうちいずれか1項に記載の基板。
  10. 前記基板はLTCCセラミックから成る、
    ことを特徴とする請求項1乃至のうちいずれか1項に記載の基板。
  11. 高周波で動作する電気部品が前記基板上に配置され、前記ラインと電気的に接続されている、
    ことを特徴とする請求項1乃至10のうちいずれか1項に記載の基板。
  12. 前記電気部品は音響波により動作する部品から成る、
    ことを特徴とする請求項11に記載の基板。
  13. 前記誘電層は、10以下の比誘電率を有する、
    ことを特徴とする請求項1乃至12のうちいずれか1項に記載の基板。
  14. 前記電気部品は、デュプレクサであって、
    前記デュプレクサは、ワイヤレス携帯通信の端末装置のフロントエンド回路において用いられる、
    ことを特徴とする請求項11に記載の基板。
JP2009530754A 2006-10-06 2007-10-04 高周波適合性ラインを有する基板 Active JP5385144B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102006047427.9 2006-10-06
DE102006047427A DE102006047427B4 (de) 2006-10-06 2006-10-06 Substrat mit HF-tauglicher Leitung
PCT/DE2007/001778 WO2008040337A1 (de) 2006-10-06 2007-10-04 Substrat mit hf-tauglicher leitung

Publications (2)

Publication Number Publication Date
JP2010506387A JP2010506387A (ja) 2010-02-25
JP5385144B2 true JP5385144B2 (ja) 2014-01-08

Family

ID=38669747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009530754A Active JP5385144B2 (ja) 2006-10-06 2007-10-04 高周波適合性ラインを有する基板

Country Status (4)

Country Link
US (1) US7940144B2 (ja)
JP (1) JP5385144B2 (ja)
DE (1) DE102006047427B4 (ja)
WO (1) WO2008040337A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011018934A1 (ja) * 2009-08-11 2011-02-17 株式会社村田製作所 信号線路
US9462676B2 (en) * 2009-11-06 2016-10-04 Molex, Llc Multi-layer circuit member with reference circuit
JP2011114263A (ja) * 2009-11-30 2011-06-09 Kyocer Slc Technologies Corp 配線基板
KR101383745B1 (ko) * 2012-01-09 2014-04-10 주식회사 기가레인 다중대역 안테나 성능개선을 위한 인쇄회로기판을 이용한 고주파 전송선로
WO2014003089A1 (ja) * 2012-06-29 2014-01-03 株式会社村田製作所 フラットケーブルおよび電子機器
CN104081471B (zh) * 2012-06-29 2016-03-09 株式会社村田制作所 扁平电缆
JP5780362B2 (ja) * 2012-06-29 2015-09-16 株式会社村田製作所 高周波信号線路
JP2014049462A (ja) * 2012-08-29 2014-03-17 Kyocera Corp 多層基板、及び電子機器
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
US9166550B2 (en) * 2013-03-14 2015-10-20 Avago Technologies General Ip (Singapore) Pte. Ltd. System and method for using a reference plane to control transmission line characteristic impedance
JP6493557B2 (ja) * 2015-11-27 2019-04-03 富士通株式会社 回路基板及び電子装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2444228C3 (de) * 1974-09-16 1978-08-17 Siemens Ag, 1000 Berlin Und 8000 Muenchen Anordnung zur Erhöhung des Wellenwiderstandes von Streifenleitungen
US3961296A (en) * 1975-03-06 1976-06-01 Motorola, Inc. Slotted strip-line
DE4240104A1 (de) * 1992-11-28 1994-06-01 Battelle Institut E V Vorrichtung zum Erwärmen/Trocknen mit Mikrowellen
US5334800A (en) * 1993-07-21 1994-08-02 Parlex Corporation Flexible shielded circuit board
JP3125618B2 (ja) 1995-03-27 2001-01-22 株式会社村田製作所 超電導多層電極、超電導多層電極を用いた高周波伝送線路、高周波共振器、高周波フィルタ、高周波デバイス及び超電導多層電極の設計方法
US5757252A (en) * 1995-08-31 1998-05-26 Itt Industries, Inc. Wide frequency band transition between via RF transmission lines and planar transmission lines
US5675299A (en) * 1996-03-25 1997-10-07 Ast Research, Inc. Bidirectional non-solid impedance controlled reference plane requiring no conductor to grid alignment
JPH11177310A (ja) * 1997-10-09 1999-07-02 Murata Mfg Co Ltd 高周波伝送線路、誘電体共振器、フィルタ、デュプレクサおよび通信機
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
JP2000077808A (ja) * 1998-08-31 2000-03-14 Kyocera Corp 配線基板
US6356245B2 (en) 1999-04-01 2002-03-12 Space Systems/Loral, Inc. Microwave strip transmission lines, beamforming networks and antennas and methods for preparing the same
SE514424C2 (sv) * 1999-06-17 2001-02-19 Ericsson Telefon Ab L M Övergång mellan symmetrisk och asymmetrisk stripline i ett flerlagers mönsterkort
JP2001308547A (ja) * 2000-04-27 2001-11-02 Sharp Corp 高周波多層回路基板
US6624729B2 (en) * 2000-12-29 2003-09-23 Hewlett-Packard Development Company, L.P. Slotted ground plane for controlling the impedance of high speed signals on a printed circuit board
JP3878895B2 (ja) * 2001-11-29 2007-02-07 京セラ株式会社 高周波信号伝送用積層構造
JP2004140308A (ja) * 2002-10-16 2004-05-13 Adorinkusu:Kk スリット法を用いた高速信号用プリント配線基板
US20050083147A1 (en) * 2003-10-20 2005-04-21 Barr Andrew H. Circuit board and method in which the impedance of a transmission-path is selected by varying at least one opening in a proximate conductive plane
US7110263B2 (en) * 2004-03-09 2006-09-19 Intel Corporation Reference slots for signal traces
JP2005302799A (ja) * 2004-04-07 2005-10-27 Canon Inc 多層プリント配線板
JP2006014029A (ja) * 2004-06-28 2006-01-12 Kyocera Corp 高周波モジュール
TWI262040B (en) * 2004-09-15 2006-09-11 Mitac Technology Corp Circuit structure and circuit substrate using different reference planes to regulate characteristic impedance
TWI273871B (en) * 2004-10-04 2007-02-11 Via Tech Inc Signal transmission structure
JP2006157646A (ja) * 2004-11-30 2006-06-15 Sony Corp 配線基板
JP2007123740A (ja) * 2005-10-31 2007-05-17 Sony Corp フレキシブル基板、光送受信モジュール及び光送受信装置

Also Published As

Publication number Publication date
DE102006047427A1 (de) 2008-04-10
US7940144B2 (en) 2011-05-10
JP2010506387A (ja) 2010-02-25
US20090278630A1 (en) 2009-11-12
DE102006047427B4 (de) 2012-10-25
WO2008040337A1 (de) 2008-04-10

Similar Documents

Publication Publication Date Title
JP5385144B2 (ja) 高周波適合性ラインを有する基板
JP4579198B2 (ja) 多層帯域通過フィルタ
US5982256A (en) Wiring board equipped with a line for transmitting a high frequency signal
US8283990B2 (en) Signal transmission communication unit and coupler
US9225057B2 (en) Antenna apparatus and wireless communication device using same
EP2221867B1 (en) Connection terminal, package using the same, and electronic device
JP2008167403A (ja) 積層型バラン及び混成集積回路モジュール並びに積層基板
US6265954B1 (en) Microwave filter
EP3098900B1 (en) Passive component
JP5110807B2 (ja) 積層コンデンサ
JP4198912B2 (ja) 対称ストリップラインと非対称ストリップラインの間の遷移構造
JP4243443B2 (ja) バラントランス
JP4926031B2 (ja) フィルタ装置
US6057746A (en) Dielectric duplexer unit with LC coupling circuit laminate
JP4712074B2 (ja) アンテナ装置
KR100541078B1 (ko) 임피던스 조절이 용이한 스트립라인
JP2004296927A (ja) 電子部品収納用配線基板
JP3679059B2 (ja) バラントランス
JP4377725B2 (ja) 高周波用配線基板
JP4328296B2 (ja) 積層ストリップラインフィルタ
KR100577742B1 (ko) 이동통신단말기 송/수신부용 적층 필터
US20100225545A1 (en) Capacitive-feed antenna and wireless communication apparatus having the same
JP3860800B2 (ja) トラップ回路内蔵型フィルタ装置
JP4303664B2 (ja) フィルタ装置
JP2006067221A (ja) 積層型誘電体フィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130408

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131003

R150 Certificate of patent or registration of utility model

Ref document number: 5385144

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250