JP5369944B2 - ディジタルフィルタおよび材料試験機 - Google Patents
ディジタルフィルタおよび材料試験機 Download PDFInfo
- Publication number
- JP5369944B2 JP5369944B2 JP2009161095A JP2009161095A JP5369944B2 JP 5369944 B2 JP5369944 B2 JP 5369944B2 JP 2009161095 A JP2009161095 A JP 2009161095A JP 2009161095 A JP2009161095 A JP 2009161095A JP 5369944 B2 JP5369944 B2 JP 5369944B2
- Authority
- JP
- Japan
- Prior art keywords
- digital filter
- filter
- output
- data
- sum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
Description
本発明は、ディジタルフィルタ、および、そのディジタルフィルタを備えた材料試験機に関するものである。
従来から知られているFIR(有限インパルス応答)型のディジタルフィルタは、量子化されたデータを逐次入力して蓄積するための遅延素子を縦続接続し、それぞれの遅延素子から得られた出力に所定のフィルタ係数を乗じることにより、所望する周波数特性を得ている(特許文献1の図2)。
フィルタ係数を決定するための演算式としては様々なものが知られているが、ひとたびフィルタ係数が決定された後には、決定されたフィルタ係数の下でフィルタ処理が実行されている。例えば、ディジタルフィルタの周波数特性を容易に変更するために、フィルタリングの振幅特性の阻止域において減衰量を部分的に大きくすべき少なくとも一つの減衰帯域の減衰量を指定する第1パラメータと、当該少なくとも一つの減衰帯域の帯域位置を指定する第2パラメータと、阻止域の開始周波数を指定する第3パラメータとを含んだ演算式が知られている(特許文献2の段落[0096]〜[0098])。また、阻止域での周波数特性を維持しつつフィルタの応答速度を速めるために、複素数のフィルタ係数を有する複素係数ディジタルフィルタが知られている(特許文献3の段落[0041])。
他方、材料試験機に着目してみると、材料試験機に用いられているロードセルあるいは伸び計などの各種センサからはノイズが重畳されたアナログ信号が出力されるので、材料試験に使用する各種センサの種別およびノイズ成分量に応じて、適切なフィルタ処理をディジタル的に行うことが知られている(特許文献4の段落[0019],[0020])。
しかしながら、ディジタルフィルタに入力される個々のデータのうち、一部のデータが突発的に真のデータから大きくずれてしまった場合には、ディジタルフィルタの出力値も正確な値から変動したデータになってしまうという問題がある。たとえば、あるセンサから得られたディジタルデータの中に母集団の平均値(すなわち、真のデータ)から大きくずれたデータが含まれているときには、そのデータに引きずられてフィルタ出力自体が変化してしまうという問題がある。
請求項1によるディジタルフィルタは、フィルタ処理すべきデータを逐次蓄積するために縦続接続されたn個の遅延素子D0〜Dn−1と、前記遅延素子D0〜Dn−1からそれぞれ出力されたデータを増幅するn個の増幅器A0〜An−1と、前記n個の遅延素子D0〜Dn−1にそれぞれ蓄積されている個々のデータx0〜xn−1に基づいて算出される平均値mと、前記平均値mと前記個々のデータx0〜xn−1との差分に基づいて算出される標準偏差σとにより規定される確率密度関数値f(xk)(kは、0〜(n−1)までのn個の整数)を、前記増幅器A0〜An−1の各増幅率として設定するフィルタ係数設定手段と、前記n個の増幅器A0〜An−1からそれぞれ出力されたデータの総和を求める総和算出手段と、前記総和算出手段により求められた総和を前記フィルタ係数設定手段により設定されたn個の確率密度関数値f(xk)の総和で割る除算手段とを備え、前記除算手段からフィルタ出力を得ている。
このような構成を採る本ディジタルフィルタによれば、ディジタルフィルタに逐次入力されるデータのうち、それら母集団の平均値に近い入力データについてはフィルタ係数を大きくし、逆にそれら母集団の平均値から離れている入力データについてはフィルタ係数を小さく設定するので、突発的に生じる不適切な入力データによりフィルタの出力自体が大きく変動してしまうことを避けることができる。
請求項2に記載のディジタルフィルタは、請求項1に記載のディジタルフィルタにおいて、前記確率密度関数値f(xk)を、f(xk)=((2π)1/2σ)−1・exp((xk−m)2/(2σ2))として定義してあるので、ディジタルフィルタに入力される個々のデータが正規分布しているとの前提の下に、各フィルタ係数を設定することができる。
請求項3に記載のディジタルフィルタは、請求項1に記載のディジタルフィルタにおいて、pを正の実数としたとき前記確率密度関数値f(xk)を、f(xk)=((2π)1/2σ)−1・exp((xk−m)2/(2σ2・p))として定義しているので、pの値を適宜設定することにより正規分布曲線の裾の形状を変化させ、その結果として所望の周波数特性を得ることができる。
請求項4に記載のディジタルフィルタは、請求項1ないし3のいずれか一項に記載のディジタルフィルタにおいて、前記n個の増幅器A0〜An−1と前記総和算出手段と前記除算手段の機能を併せ有する演算手段を備え、前記演算手段からフィルタ出力を得る構成を採っているので、専用のハードウェアあるいはCPUを用いて演算を高速に行うことができる。
請求項5に記載の発明は、請求項1ないし4のいずれか一項に記載のディジタルフィルタを、試験力アンプおよび伸び計アンプの少なくとも一方に内蔵されたノイズ除去用フィルタとして用いる材料試験機である。
このような構成を採る本ディジタルフィルタによれば、ディジタルフィルタに逐次入力されるデータのうち、それら母集団の平均値に近い入力データについてはフィルタ係数を大きくし、逆にそれら母集団の平均値から離れている入力データについてはフィルタ係数を小さく設定するので、突発的に生じる不適切な入力データによりフィルタの出力自体が大きく変動してしまうことを避けることができる。
請求項2に記載のディジタルフィルタは、請求項1に記載のディジタルフィルタにおいて、前記確率密度関数値f(xk)を、f(xk)=((2π)1/2σ)−1・exp((xk−m)2/(2σ2))として定義してあるので、ディジタルフィルタに入力される個々のデータが正規分布しているとの前提の下に、各フィルタ係数を設定することができる。
請求項3に記載のディジタルフィルタは、請求項1に記載のディジタルフィルタにおいて、pを正の実数としたとき前記確率密度関数値f(xk)を、f(xk)=((2π)1/2σ)−1・exp((xk−m)2/(2σ2・p))として定義しているので、pの値を適宜設定することにより正規分布曲線の裾の形状を変化させ、その結果として所望の周波数特性を得ることができる。
請求項4に記載のディジタルフィルタは、請求項1ないし3のいずれか一項に記載のディジタルフィルタにおいて、前記n個の増幅器A0〜An−1と前記総和算出手段と前記除算手段の機能を併せ有する演算手段を備え、前記演算手段からフィルタ出力を得る構成を採っているので、専用のハードウェアあるいはCPUを用いて演算を高速に行うことができる。
請求項5に記載の発明は、請求項1ないし4のいずれか一項に記載のディジタルフィルタを、試験力アンプおよび伸び計アンプの少なくとも一方に内蔵されたノイズ除去用フィルタとして用いる材料試験機である。
本発明に係るディジタルフィルタによれば、ディジタルフィルタに入力されるデータが瞬時的に真のデータから大きくずれてしまったときにも、ディジタルフィルタの出力値にばらつきが生じるのを防止することができる。
本発明に係る材料試験機は、上記のディジタルフィルタを試験力アンプおよび伸び計アンプの少なくとも一方に内蔵しているので、測定環境にかかわりなく安定した測定結果を得ることができる。
本発明に係る材料試験機は、上記のディジタルフィルタを試験力アンプおよび伸び計アンプの少なくとも一方に内蔵しているので、測定環境にかかわりなく安定した測定結果を得ることができる。
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
<実施の形態1>
図1は、本発明を適用したFIR型フィルタを示すブロック図である。フィルタ処理すべきデータX(X=x0,x1,x2,x3,・・・,xn−1)は、本図に示す入力端INに入力される。縦続接続されたn個の遅延素子D0〜Dn−1には、それぞれデータx0〜xn−1が蓄積される。これらn個の遅延素子D0〜Dn−1からそれぞれ出力された遅延信号は、フィルタ係数(タップ係数)a0〜an−1をそれぞれ有する乗算器A0〜An−1に入力される。乗算器A0〜An−1からそれぞれ出力された信号は、加算器SUMに入力される。加算器SUMから出力された加算結果は除算器DIVに入力され、除算演算(÷(akの総和),k=0〜(n−1))が行われる。そして、除算器DIVからフィルタ出力Yが得られる。
図1は、本発明を適用したFIR型フィルタを示すブロック図である。フィルタ処理すべきデータX(X=x0,x1,x2,x3,・・・,xn−1)は、本図に示す入力端INに入力される。縦続接続されたn個の遅延素子D0〜Dn−1には、それぞれデータx0〜xn−1が蓄積される。これらn個の遅延素子D0〜Dn−1からそれぞれ出力された遅延信号は、フィルタ係数(タップ係数)a0〜an−1をそれぞれ有する乗算器A0〜An−1に入力される。乗算器A0〜An−1からそれぞれ出力された信号は、加算器SUMに入力される。加算器SUMから出力された加算結果は除算器DIVに入力され、除算演算(÷(akの総和),k=0〜(n−1))が行われる。そして、除算器DIVからフィルタ出力Yが得られる。
次に、本実施の形態で用いるタップ係数a0〜an−1について説明していく。上述の通り、n個の遅延素子D0〜Dn−1にはデータx0〜xn−1がそれぞれ蓄積されているものとする。これらn個のデータx0〜xn−1の単純平均値をmとすると、それぞれのデータx0〜xn−1と平均値mとの差分の二乗に基づいて標準偏差σを算出することができる。すなわち、次の(数式1)により、平均値mおよび標準偏差σを求めることができる。
いま、試験力センサあるいは伸び計などのセンサから出力されるデータx0〜xn−1を想定してみると、nの値が十分に大きい(例えば、数百,数千といった数)ときには中心極限定理が適用されるので、x0,x1,x2,x3,・・・,xn−1の出現頻度は正規分布に近づく。そこで、その確率密度関数をf(x)とすると、このf(x)は正規分布曲線を表す次の(数式2)で与えられる。
本実施の形態では、図1に示すフィルタ係数a0〜an−1を、離散的なx0,x1,x2,x3,・・・,xn−1に基づいて、次の(数式3)により定義する。
ここで、フィルタ係数akのサブスクリプトkは、0,1,2,・・・,〜(n−1)を表している。
ここで、フィルタ係数akのサブスクリプトkは、0,1,2,・・・,〜(n−1)を表している。
(数式4)の分子は加算器SUMの出力であり、(数式4)の分母は除算器DIVにより行われる除算の除数である。このように、通常のディジタルフィルタとは異なり、本実施の形態によるディジタルフィルタでは、n個の遅延素子D0〜Dn−1に蓄積されるデータx0〜xn−1が変化するたびに、フィルタ係数ak(k=0,1,2,・・・,〜(n−1))およびそれらの総和も変化していく。
図2は、図1に示したディジタルフィルタを試験力アンプAMP中に含んだ材料試験機のブロック構成図である。本図は、ロードセルLCから出力されたアナログ信号を表示するための回路構成を示す。ロードセルLCから出力されたアナログ信号は、プリアンプ2に供給される。プリアンプ2からの出力信号は、サンプリング時のエリアシングを防止するために、アンチエリアシング処理用アナログフィルタ4に入力される。アンチエリアシング処理用アナログフィルタ4から出力された信号は、オーバーサンプリングを行うA/D変換器6に入力される。A/D変換器6から出力されたディジタル信号は、ディジタルフィルタ8に入力される。このディジタルフィルタ8が、図1において説明したディジタルフィルタであり、上記オーバーサンプリングによるノイズを除去するために用いる。
本実施の形態により構成したディジタルフィルタ8の出力信号は、ロードセルLCが無負荷のときに、オフセット成分を除去して測定値をゼロにするためのオフセット除去回路10に入力される。このオフセット除去回路10には、オフセット値を設定するためのオフセット設定部12が接続されている。オフセット除去回路10の出力信号は、ロードセルLCに定格実負荷を与えたとき、フルスケールの測定値が得られるようにゲイン調整を行う乗算回路14に入力される。乗算回路14には、乗算回路14の乗算率を設定するゲイン設定部16が接続されている。なお、ロードセルLCに定格実負荷を与えるとき、分銅などを実際にロードセルLCに負荷するほか、模擬的なロードセル出力変化(抵抗値変化)をプリアンプ2に与えることによりゲイン調整を行うことも可能である。以上により、ロードセル出力を非線形補正する前の信号処理が終了する。乗算回路14からの出力信号は、ハードウェアで構成した非線形補正回路18に入力される。
試験力アンプAMPは、上記のプリアンプ2から非線形補正回路18までを備えている。非線形補正回路18の出力は遅延型フィルタ20に入力される。この遅延型フィルタ20は、後段の表示器側に測定値を送出するためのフィルタである。遅延型フィルタ20から出力された信号はFIFOメモリ22に入力される。FIFOメモリ22から出力されたデータは、表示器24に送られて可視表示がなされる。すなわち、FIFOメモリ22は、制御盤42(図3において説明する)に取り付けられている(あるいは、外付けされている)表示器24にデータを転送する機能を果たす。
なお、クロスヘッド32(図3において説明する)の位置を制御するためのサーボモータ制御回路などについては、本発明と直接関係がないので、説明を省略する。また、ロードセルLCの替わりに伸び計(図示せず)を用いる場合には、プリアンプ2から非線形補正回路18までにより伸び計アンプが構成される。
図3は、図2に示したブロック構成を含む材料試験機の全体構成図である。試験片TPに負荷される試験力を検出するロードセルLCは、クロスヘッド32の上部に載置されている。ロードセルLCからの信号はケーブルユニットCUを介して制御盤42に送られる。この制御盤42には、図2に示したプリアンプ2以降の各ブロックが含まれている。
基台34からは一対の支柱31Aおよび31Bが立設され、それらの上部はクロスヨーク36によって固定接続されている。一対の支柱31Aおよび31Bの内部にはモータ(図示せず)により回転されるボールねじ(図示せず)が内装されている。この2本のボールネジ間に横架され、それらに螺合しているクロスヘッド32は上記ボールねじの回転に応じて上下に移動する。上つかみ具38はロードセルLCを介してクロスヘッド32に固定接続され、下つかみ具40は基台34に固定接続されている。上つかみ具38と下つかみ具40は互いに対向しており、これら2つのつかみ具38,39によって試験片TPが把持される。試験片TPの伸びを検出する伸び計KKは試験片TPに直接接続され、その信号は制御盤42に送られる。伸び計KKの信号線については図示を省略している。制御盤42は、図示しない負荷機構の制御のみならず、各種インタフェース回路(図示せず)を備えている。以上の各構成要素により、材料試験機44を構成する。
−実施の形態1による作用・効果−
実施の形態1によれば、以下のような作用・効果を奏することができる。
(1)縦続接続されたn個の遅延素子D0〜Dn−1と、遅延素子D0〜Dn−1からそれぞれ出力されたデータx0,x1,x2,x3,・・・,xn−1を増幅するn個の増幅器A0〜An−1とを備えたディジタルフィルタ(図1)において、n個の遅延素子D0〜Dn−1にそれぞれ蓄積されている個々のデータx0,x1,x2,x3,・・・,xn−1に基づいて算出される平均値mと、その平均値mと個々のデータx0,x1,x2,x3,・・・,xn−1との差分に基づいて算出される標準偏差σとにより規定される確率密度関数値f(xk)(kは、0〜(n−1)までのn個の整数)を増幅器A0〜An−1の各増幅率として設定し、n個の増幅器A0〜An−1からそれぞれ出力されたデータの総和を加算器SUMで求め、加算器SUMにより求められた加算結果を除算器DIVに入力してn個の確率密度関数値f(xk)の総和で割ることにより、除算器DIVからフィルタ出力を得る構成としてあるので、ディジタルフィルタに入力されるデータが瞬時的に真のデータから大きくずれてしまったときにも、ディジタルフィルタの出力Yにばらつきが生じるのを防止することができる。ここで、確率密度関数値f(xk)は、f(xk)=((2π)1/2σ)−1・exp((xk−m)2/(2σ2))として定義する。
実施の形態1によれば、以下のような作用・効果を奏することができる。
(1)縦続接続されたn個の遅延素子D0〜Dn−1と、遅延素子D0〜Dn−1からそれぞれ出力されたデータx0,x1,x2,x3,・・・,xn−1を増幅するn個の増幅器A0〜An−1とを備えたディジタルフィルタ(図1)において、n個の遅延素子D0〜Dn−1にそれぞれ蓄積されている個々のデータx0,x1,x2,x3,・・・,xn−1に基づいて算出される平均値mと、その平均値mと個々のデータx0,x1,x2,x3,・・・,xn−1との差分に基づいて算出される標準偏差σとにより規定される確率密度関数値f(xk)(kは、0〜(n−1)までのn個の整数)を増幅器A0〜An−1の各増幅率として設定し、n個の増幅器A0〜An−1からそれぞれ出力されたデータの総和を加算器SUMで求め、加算器SUMにより求められた加算結果を除算器DIVに入力してn個の確率密度関数値f(xk)の総和で割ることにより、除算器DIVからフィルタ出力を得る構成としてあるので、ディジタルフィルタに入力されるデータが瞬時的に真のデータから大きくずれてしまったときにも、ディジタルフィルタの出力Yにばらつきが生じるのを防止することができる。ここで、確率密度関数値f(xk)は、f(xk)=((2π)1/2σ)−1・exp((xk−m)2/(2σ2))として定義する。
(2)ロードセルLCから得られた検出出力が外乱の影響を受けて正しい測定値でなくなったとき、すなわち母集団の平均値からかけ離れた測定値が得られたときにも、そのデータに対しては小さなフィルタ係数が割り当てられることになるので、フィルタ出力Yに与える影響を極力抑えることができる。
(3)ロードセルLCから得られた検出出力が外乱の影響を受けない環境にあったとしても、ロードセルLCの歪みゲージ自体からは白色ガウス雑音が発せられている。しかし、その雑音電圧も正規分布をしているので、白色ガウス雑音に起因したフィルタ出力への影響をより小さく抑えることができる。
<実施の形態2>
図4は、実施の形態2によるディジタルフィルタを示すブロック図である。先に説明した図1との相違は、図1の乗算器A0〜An−1と加算器SUMと除算器DIVの機能を併せ備えた演算回路50を用いていることである。そして、演算回路50からフィルタ出力Yを直接得ることができる。
図4は、実施の形態2によるディジタルフィルタを示すブロック図である。先に説明した図1との相違は、図1の乗算器A0〜An−1と加算器SUMと除算器DIVの機能を併せ備えた演算回路50を用いていることである。そして、演算回路50からフィルタ出力Yを直接得ることができる。
(数式5)のように変形することにより、分子および分母に共通のexp((xk−m)2/(2σ2))を含ませることができる。この(数式5)に示す演算は、FPGAなどを利用した専用のハードウェアあるいはマイクロコンピュータにより実行することができる。
実施の形態2によるディジタルフィルタ(図4)についても、図2および図3に基づいて材料試験機を構成することができる。その内容は先に述べた通りであるので、説明は省略する。
−実施の形態2による作用・効果−
実施の形態2によれば、先に述べた実施の形態1による作用・効果に加えて、次の作用・効果を奏することができる。
(1)FPGAなどを利用した専用のハードウェアあるいはマイクロコンピュータを用いることにより、遅延素子D0〜Dn−1にそれぞれ蓄積されているxk(xk=x0,x1,x2,x3,・・・,xn−1)から直接にフィルタ出力を得ることができるので、高速演算が可能となる。
実施の形態2によれば、先に述べた実施の形態1による作用・効果に加えて、次の作用・効果を奏することができる。
(1)FPGAなどを利用した専用のハードウェアあるいはマイクロコンピュータを用いることにより、遅延素子D0〜Dn−1にそれぞれ蓄積されているxk(xk=x0,x1,x2,x3,・・・,xn−1)から直接にフィルタ出力を得ることができるので、高速演算が可能となる。
このことにより、各フィルタ係数を表す確率密度関数値g(xk)は、ak=g(xk)=((2π)1/2σ)−1・exp((xk−m)2/(2σ2・p))
により与えられる(kは、0〜(n−1)までのn個の整数)。
により与えられる(kは、0〜(n−1)までのn個の整数)。
図5(A)は、平均値m=0であり、標準偏差σ=1となる確率密度関数f(x)を示した線図である。この図5(A)に示す正規分布曲線は、フィルタ係数ak(k=0〜(n−1))について既に説明した通り、データxkが平均値mから離れるほどフィルタ係数フィルタ係数akが小さくなっていくこと視覚的に表現したものである。
他方、図5(B)は確率密度関数g(x)を示した線図である。当然のことながらp=1のときにはf(x)=g(x)となるので、図5(A)との対比が明らかになるように平均値m=0となる場合について図示してある。(数式6)で示す確率密度関数g(x)において、pの値を1,2,・・・,10と徐々に大きくしていくと、平均値mは変化せずに裾の形状のみが緩やかに広がっていく。その結果として、フィルタ出力Yは、既に説明した(数式5)との対比から明らかなように、次の(数式7)によって与えられる。
したがって、この実施の形態3においても、FPGAなどを利用した専用のハードウェアあるいはマイクロコンピュータを用いることにより、遅延素子D0〜Dn−1にそれぞれ蓄積されているxk(xk=x0,x1,x2,x3,・・・,xn−1)から直接にフィルタ出力を高速演算することができる。換言すると、図4に示した演算回路50の演算式を変化させるだけでさまざまなフィルタ係数を設定することができる。図2および図3についても、実施の形態2と同様であるので、説明は省略する。
−実施の形態3による作用・効果−
実施の形態2によれば、先に述べた実施の形態2による作用・効果に加えて、次の作用・効果を奏することができる。
(1)(数式6)で示した確率密度関数g(x)のpを小さくするほど、遅延素子D0〜Dn−1に記憶されているデータの平均値mから離れたデータxkの影響を小さく抑えることができる。たとえば、図5(B)におけるp=1とp=10とを比較してみると明らかなように、p=1のほうが、平均値mから離れたデータxkの影響が少なくなっていることが判る。
実施の形態2によれば、先に述べた実施の形態2による作用・効果に加えて、次の作用・効果を奏することができる。
(1)(数式6)で示した確率密度関数g(x)のpを小さくするほど、遅延素子D0〜Dn−1に記憶されているデータの平均値mから離れたデータxkの影響を小さく抑えることができる。たとえば、図5(B)におけるp=1とp=10とを比較してみると明らかなように、p=1のほうが、平均値mから離れたデータxkの影響が少なくなっていることが判る。
(2)上記の場合とは逆に、確率密度関数g(x)のpを大きくするほど、フィルタ出力Yの出力変化を素早くすることができる。この点について、さらに詳述していく。
確率密度関数g(x)のpを小さくするほど確率密度関数g(x)の裾野が狭まり、pを大きくするほど確率密度関数g(x)の裾野が広がっていくので、pが小さいときには、平均値mから離れたデータxk(=ばらつきの大きなデータ)のフィルタ出力Yに対する影響は小さいものとなる。換言すると、フィルタ出力Yを時系列で見たときには、フィルタ出力Yのばらつきが小さくなる。
ところが、確率密度関数g(x)のpが大きいときには裾野が広くなるので、平均値mから離れたデータxk(=ばらつきの大きなデータ)も、フィルタ出力Yに大きな影響を与えることになる。換言すると、個々のデータxkが単調に変化するときには、フィルタ出力Yもその変化に追従し易くなる。
確率密度関数g(x)のpを小さくするほど確率密度関数g(x)の裾野が狭まり、pを大きくするほど確率密度関数g(x)の裾野が広がっていくので、pが小さいときには、平均値mから離れたデータxk(=ばらつきの大きなデータ)のフィルタ出力Yに対する影響は小さいものとなる。換言すると、フィルタ出力Yを時系列で見たときには、フィルタ出力Yのばらつきが小さくなる。
ところが、確率密度関数g(x)のpが大きいときには裾野が広くなるので、平均値mから離れたデータxk(=ばらつきの大きなデータ)も、フィルタ出力Yに大きな影響を与えることになる。換言すると、個々のデータxkが単調に変化するときには、フィルタ出力Yもその変化に追従し易くなる。
(3)上記の(2)で説明したことから明らかなように、確率密度関数g(x)のpを変化させることにより、FIR型ディジタルフィルタの周波数特性を調整することができる。すなわち、pは周波数特性を設定するためのパラメータとなる。
<その他の変形例>
(1)これまで説明してきた実施の形態1,2,3では、材料試験機に適用したディジタルフィルタについて述べたが、材料試験機に限定されないことは勿論であり、ディジタル信号をフィルタ処理する電子装置すべてに対して適用可能である。
(2)これまで説明してきたディジタルフィルタを実現するために、必要とされるタップ数はその用途に応じて適宜設定することができる。また、ソフトウェアおよびハードウェアのいずれにより実現するかは、その用途に応じて適宜選択することができる。
(1)これまで説明してきた実施の形態1,2,3では、材料試験機に適用したディジタルフィルタについて述べたが、材料試験機に限定されないことは勿論であり、ディジタル信号をフィルタ処理する電子装置すべてに対して適用可能である。
(2)これまで説明してきたディジタルフィルタを実現するために、必要とされるタップ数はその用途に応じて適宜設定することができる。また、ソフトウェアおよびハードウェアのいずれにより実現するかは、その用途に応じて適宜選択することができる。
以上の説明はあくまで一例であり、本発明の特徴を損なわない限り、本発明は上述した実施の形態および変形例に限定されるものではない。
実施の形態と変形例の一つとを組み合わせること、もしくは、実施の形態と変形例の複数とを組み合わせることも可能である。
変形例同士をどのように組み合わせることも可能である。
さらに、本発明の技術的思想の範囲内で考えられる他の形態についても、本発明の範囲内に含まれる。
実施の形態と変形例の一つとを組み合わせること、もしくは、実施の形態と変形例の複数とを組み合わせることも可能である。
変形例同士をどのように組み合わせることも可能である。
さらに、本発明の技術的思想の範囲内で考えられる他の形態についても、本発明の範囲内に含まれる。
D0〜Dn−1 遅延素子
A0〜An−1 乗算器
a0〜an−1 フィルタ係数
SUM 加算器
DIV 除算器
Y フィルタ出力
AMP 試験力アンプ
CU ケーブルユニット
LC ロードセル
KK 伸び計
TP 試験片
2 プリアンプ
4 アンチエリアシング処理用アナログフィルタ
6 A/D変換器
8 ディジタルフィルタ
10 オフセット除去回路
12 オフセット設定部
14 乗算回路
16 ゲイン設定部
18 非線形補正回路
20 遅延型フィルタ
22 FIFOメモリ
24 表示器
32 クロスヘッド
34 基台
36 クロスヨーク
38 上つかみ具
40 下つかみ具
42 制御盤
44 材料試験機
A0〜An−1 乗算器
a0〜an−1 フィルタ係数
SUM 加算器
DIV 除算器
Y フィルタ出力
AMP 試験力アンプ
CU ケーブルユニット
LC ロードセル
KK 伸び計
TP 試験片
2 プリアンプ
4 アンチエリアシング処理用アナログフィルタ
6 A/D変換器
8 ディジタルフィルタ
10 オフセット除去回路
12 オフセット設定部
14 乗算回路
16 ゲイン設定部
18 非線形補正回路
20 遅延型フィルタ
22 FIFOメモリ
24 表示器
32 クロスヘッド
34 基台
36 クロスヨーク
38 上つかみ具
40 下つかみ具
42 制御盤
44 材料試験機
Claims (5)
- フィルタ処理すべきデータを逐次蓄積するために縦続接続されたn個の遅延素子D0〜Dn−1と、
前記遅延素子D0〜Dn−1からそれぞれ出力されたデータを増幅するn個の増幅器A0〜An−1と、
前記n個の遅延素子D0〜Dn−1にそれぞれ蓄積されている個々のデータx0〜xn−1に基づいて算出される平均値mと、前記平均値mと前記個々のデータx0〜xn−1との差分に基づいて算出される標準偏差σとにより規定される確率密度関数値f(xk)(kは、0〜(n−1)までのn個の整数)を、前記増幅器A0〜An−1の各増幅率として設定するフィルタ係数設定手段と、
前記n個の増幅器A0〜An−1からそれぞれ出力されたデータの総和を求める総和算出手段と、
前記総和算出手段により求められた総和を、前記フィルタ係数設定手段により設定されたn個の確率密度関数値f(xk)の総和で割る除算手段とを備え、
前記除算手段からフィルタ出力を得ることを特徴とするディジタルフィルタ。 - 請求項1に記載のディジタルフィルタにおいて、
前記確率密度関数値f(xk)は、
f(xk)=((2π)1/2σ)−1・exp((xk−m)2/(2σ2))
として定義されることを特徴とするディジタルフィルタ。 - 請求項1に記載のディジタルフィルタにおいて、
前記確率密度関数値f(xk)は、pを正の実数としたとき、
f(xk)=((2π)1/2σ)−1・exp((xk−m)2/(2σ2・p))
として定義されることを特徴とするディジタルフィルタ。 - 請求項1ないし3のいずれか一項に記載のディジタルフィルタにおいて、
前記n個の増幅器A0〜An−1と前記総和算出手段と前記除算手段の機能を併せ有する演算手段を備え、
前記演算手段からフィルタ出力を得ることを特徴とするディジタルフィルタ。 - 請求項1ないし4のいずれか一項に記載のディジタルフィルタを、試験力アンプおよび伸び計アンプの少なくとも一方に内蔵されたノイズ除去用フィルタとして用いることを特徴とする材料試験機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009161095A JP5369944B2 (ja) | 2009-07-07 | 2009-07-07 | ディジタルフィルタおよび材料試験機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009161095A JP5369944B2 (ja) | 2009-07-07 | 2009-07-07 | ディジタルフィルタおよび材料試験機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011019012A JP2011019012A (ja) | 2011-01-27 |
JP5369944B2 true JP5369944B2 (ja) | 2013-12-18 |
Family
ID=43596485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009161095A Expired - Fee Related JP5369944B2 (ja) | 2009-07-07 | 2009-07-07 | ディジタルフィルタおよび材料試験機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5369944B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11293743B2 (en) | 2018-12-20 | 2022-04-05 | Ametek, Inc. | Texture analyzer |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6436211A (en) * | 1987-07-31 | 1989-02-07 | Toshiba Corp | Digital filtering device |
JPH0720048B2 (ja) * | 1987-08-18 | 1995-03-06 | 株式会社東芝 | 過渡変化追従型ディジタルフィルタ |
JP4164682B2 (ja) * | 2004-05-18 | 2008-10-15 | 株式会社島津製作所 | 材料試験機 |
-
2009
- 2009-07-07 JP JP2009161095A patent/JP5369944B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11293743B2 (en) | 2018-12-20 | 2022-04-05 | Ametek, Inc. | Texture analyzer |
Also Published As
Publication number | Publication date |
---|---|
JP2011019012A (ja) | 2011-01-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108168680B (zh) | 一种动态称重滤波方法及其系统 | |
WO2012032574A1 (ja) | デジタル秤用デジタルフィルタ、それを備えたデジタル秤及び濾波処理方法 | |
JP2003337062A (ja) | 重量測定用ノイズ除去装置および重量測定用ノイズ除去方法 | |
JP2007003524A (ja) | 測定変換器の出力信号を処理する方法、および力測定デバイス | |
EP1783906A2 (en) | Noise eliminating apparatus, weight measurement apparatus, method of eliminating noise, and method of designing digital filter | |
JP5369944B2 (ja) | ディジタルフィルタおよび材料試験機 | |
JP2012150025A (ja) | 測定装置 | |
JP4697433B2 (ja) | 材料試験機 | |
JP5139009B2 (ja) | 荷重検出器のクリープ特性同定装置およびこれを用いたクリープ誤差補償装置、ならびにクリープ回復特性同定装置およびこれを用いたクリープ回復誤差補償装置 | |
JP5724161B2 (ja) | 材料試験機 | |
EP1416631A2 (en) | Weight measurement apparatus, method of eliminating noise and method of designing digital filter | |
Khanra et al. | Use of squared magnitude function in approximation and hardware implementation of SISO fractional order system | |
WO2001025731A2 (en) | A fast-responding electronic balance using a multi-filter | |
Kelemençe et al. | Dynamic weighing using a time-variant low pass filter | |
JP5669360B2 (ja) | デジタル秤用デジタルフィルタ、それを備えたデジタル秤及び濾波処理方法 | |
JP5281983B2 (ja) | クリープ誤差補償装置及びクリープ誤差補償方法 | |
JP5110030B2 (ja) | 材料試験機 | |
US10345329B2 (en) | Inertial force sensor | |
JP4246006B2 (ja) | 重量信号のクリープ誤差補償装置および補償方法 | |
JP5098995B2 (ja) | センサ特性補正装置および材料試験機 | |
EP2651033B1 (en) | Filter system | |
CN109991084B (zh) | 信号处理方法及材料试验机 | |
JP2987635B2 (ja) | ディジタル信号処理方法及びその装置 | |
CN105656450A (zh) | 整数运算的数字低通滤波方法及装置 | |
CN113014206A (zh) | 电流/频率转换电路的标度因数温漂补偿装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130902 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5369944 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |