JP2011019012A - ディジタルフィルタおよび材料試験機 - Google Patents

Abstract

【課題】ＦＩＲ型のディジタルフィルタに入力される個々のデータのうち、一部のデータが真のデータから大きくずれてしまった場合には、ディジタルフィルタの出力も変動してしまうという問題がある。
【解決手段】ｎ個の遅延素子Ｄ_０〜Ｄ_ｎ−１にそれぞれ蓄積されている個々のデータｘ_０〜ｘ_ｎ−１に基づいて算出される平均値ｍと、その平均値ｍと個々のデータｘ_０〜ｘ_ｎ−１との差分に基づいて算出される標準偏差σとにより規定される確率密度関数値ｆ（ｘ_ｋ）（ｋは、０〜（ｎ−１）までのｎ個の整数）を、増幅器Ａ_０〜Ａ_ｎ−１の各増幅率（すなわち、フィルタ係数）として設定する。乗算器Ａ_０〜Ａ_ｎ−１からそれぞれ出力された信号は加算器ＳＵＭに入力され、その加算結果は除算器ＤＩＶに入力される。除算器ＤＩＶでは、除算演算（÷（ａ_ｋの総和），ｋ＝０〜（ｎ−１））が行われ、フィルタ出力Ｙが得られる。
【選択図】図１

Description

本発明は、ディジタルフィルタ、および、そのディジタルフィルタを備えた材料試験機に関するものである。

従来から知られているＦＩＲ（有限インパルス応答）型のディジタルフィルタは、量子化されたデータを逐次入力して蓄積するための遅延素子を縦続接続し、それぞれの遅延素子から得られた出力に所定のフィルタ係数を乗じることにより、所望する周波数特性を得ている（特許文献１の図２）。

フィルタ係数を決定するための演算式としては様々なものが知られているが、ひとたびフィルタ係数が決定された後には、決定されたフィルタ係数の下でフィルタ処理が実行されている。例えば、ディジタルフィルタの周波数特性を容易に変更するために、フィルタリングの振幅特性の阻止域において減衰量を部分的に大きくすべき少なくとも一つの減衰帯域の減衰量を指定する第１パラメータと、当該少なくとも一つの減衰帯域の帯域位置を指定する第２パラメータと、阻止域の開始周波数を指定する第３パラメータとを含んだ演算式が知られている（特許文献２の段落［００９６］〜［００９８］）。また、阻止域での周波数特性を維持しつつフィルタの応答速度を速めるために、複素数のフィルタ係数を有する複素係数ディジタルフィルタが知られている（特許文献３の段落［００４１］）。

他方、材料試験機に着目してみると、材料試験機に用いられているロードセルあるいは伸び計などの各種センサからはノイズが重畳されたアナログ信号が出力されるので、材料試験に使用する各種センサの種別およびノイズ成分量に応じて、適切なフィルタ処理をディジタル的に行うことが知られている（特許文献４の段落［００１９］，［００２０］）。

特開２００６−９３８８４号公報 特開２００８−１８２３６７号公報 特開２００５−２３３８９７号公報 特開２００５−３３１２５６号公報

しかしながら、ディジタルフィルタに入力される個々のデータのうち、一部のデータが突発的に真のデータから大きくずれてしまった場合には、ディジタルフィルタの出力値も正確な値から変動したデータになってしまうという問題がある。たとえば、あるセンサから得られたディジタルデータの中に母集団の平均値（すなわち、真のデータ）から大きくずれたデータが含まれているときには、そのデータに引きずられてフィルタ出力自体が変化してしまうという問題がある。

請求項１によるディジタルフィルタは、フィルタ処理すべきデータを逐次蓄積するために縦続接続されたｎ個の遅延素子Ｄ_０〜Ｄ_ｎ−１と、前記遅延素子Ｄ_０〜Ｄ_ｎ−１からそれぞれ出力されたデータを増幅するｎ個の増幅器Ａ_０〜Ａ_ｎ−１と、前記ｎ個の遅延素子Ｄ_０〜Ｄ_ｎ−１にそれぞれ蓄積されている個々のデータｘ_０〜ｘ_ｎ−１に基づいて算出される平均値ｍと、前記平均値ｍと前記個々のデータｘ_０〜ｘ_ｎ−１との差分に基づいて算出される標準偏差σとにより規定される確率密度関数値ｆ（ｘ_ｋ）（ｋは、０〜（ｎ−１）までのｎ個の整数）を、前記増幅器Ａ_０〜Ａ_ｎ−１の各増幅率として設定するフィルタ係数設定手段と、前記ｎ個の増幅器Ａ_０〜Ａ_ｎ−１からそれぞれ出力されたデータの総和を求める総和算出手段と、前記総和算出手段により求められた総和を前記フィルタ係数設定手段により設定されたｎ個の確率密度関数値ｆ（ｘ_ｋ）の総和で割る除算手段とを備え、前記除算手段からフィルタ出力を得ている。
このような構成を採る本ディジタルフィルタによれば、ディジタルフィルタに逐次入力されるデータのうち、それら母集団の平均値に近い入力データについてはフィルタ係数を大きくし、逆にそれら母集団の平均値から離れている入力データについてはフィルタ係数を小さく設定するので、突発的に生じる不適切な入力データによりフィルタの出力自体が大きく変動してしまうことを避けることができる。
請求項２に記載のディジタルフィルタは、請求項１に記載のディジタルフィルタにおいて、前記確率密度関数値ｆ（ｘ_ｋ）を、ｆ（ｘ_ｋ）＝（（２π）^１／２σ）^−１・exp（（ｘ_ｋ−ｍ）^２／（２σ^２））として定義してあるので、ディジタルフィルタに入力される個々のデータが正規分布しているとの前提の下に、各フィルタ係数を設定することができる。
請求項３に記載のディジタルフィルタは、請求項１に記載のディジタルフィルタにおいて、ｐを正の実数としたとき前記確率密度関数値ｆ（ｘ_ｋ）を、ｆ（ｘ_ｋ）＝（（２π）^１／２σ）^−１・exp（（ｘ_ｋ−ｍ）^２／（２σ^２・ｐ））として定義しているので、ｐの値を適宜設定することにより正規分布曲線の裾の形状を変化させ、その結果として所望の周波数特性を得ることができる。
請求項４に記載のディジタルフィルタは、請求項１ないし３のいずれか一項に記載のディジタルフィルタにおいて、前記ｎ個の増幅器Ａ_０〜Ａ_ｎ−１と前記総和算出手段と前記除算手段の機能を併せ有する演算手段を備え、前記演算手段からフィルタ出力を得る構成を採っているので、専用のハードウェアあるいはＣＰＵを用いて演算を高速に行うことができる。
請求項５に記載の発明は、請求項１ないし４のいずれか一項に記載のディジタルフィルタを、試験力アンプおよび伸び計アンプの少なくとも一方に内蔵されたノイズ除去用フィルタとして用いる材料試験機である。

本発明に係るディジタルフィルタによれば、ディジタルフィルタに入力されるデータが瞬時的に真のデータから大きくずれてしまったときにも、ディジタルフィルタの出力値にばらつきが生じるのを防止することができる。
本発明に係る材料試験機は、上記のディジタルフィルタを試験力アンプおよび伸び計アンプの少なくとも一方に内蔵しているので、測定環境にかかわりなく安定した測定結果を得ることができる。

第１の実施の形態によるディジタルフィルタを示すブロック図である。 本発明を適用したディジタルフィルタを試験力アンプ中に含んだ材料試験機のブロック構成図である。 図２に示したブロック構成を含む材料試験機の全体構成図である。 第２の実施の形態によるディジタルフィルタを示すブロック図である。 第３の実施の形態を説明するための線図である。

以下、図面を参照して、本発明の実施の形態を詳細に説明する。

＜実施の形態１＞
図１は、本発明を適用したＦＩＲ型フィルタを示すブロック図である。フィルタ処理すべきデータＸ（Ｘ＝ｘ_０，ｘ_１，ｘ_２，ｘ_３，・・・，ｘ_ｎ−１）は、本図に示す入力端ＩＮに入力される。縦続接続されたｎ個の遅延素子Ｄ_０〜Ｄ_ｎ−１には、それぞれデータｘ_０〜ｘ_ｎ−１が蓄積される。これらｎ個の遅延素子Ｄ_０〜Ｄ_ｎ−１からそれぞれ出力された遅延信号は、フィルタ係数（タップ係数）ａ_０〜ａ_ｎ−１をそれぞれ有する乗算器Ａ_０〜Ａ_ｎ−１に入力される。乗算器Ａ_０〜Ａ_ｎ−１からそれぞれ出力された信号は、加算器ＳＵＭに入力される。加算器ＳＵＭから出力された加算結果は除算器ＤＩＶに入力され、除算演算（÷（ａ_ｋの総和），ｋ＝０〜（ｎ−１））が行われる。そして、除算器ＤＩＶからフィルタ出力Ｙが得られる。

次に、本実施の形態で用いるタップ係数ａ_０〜ａ_ｎ−１について説明していく。上述の通り、ｎ個の遅延素子Ｄ_０〜Ｄ_ｎ−１にはデータｘ_０〜ｘ_ｎ−１がそれぞれ蓄積されているものとする。これらｎ個のデータｘ_０〜ｘ_ｎ−１の単純平均値をｍとすると、それぞれのデータｘ_０〜ｘ_ｎ−１と平均値ｍとの差分の二乗に基づいて標準偏差σを算出することができる。すなわち、次の（数式１）により、平均値ｍおよび標準偏差σを求めることができる。

いま、試験力センサあるいは伸び計などのセンサから出力されるデータｘ_０〜ｘ_ｎ−１を想定してみると、ｎの値が十分に大きい（例えば、数百，数千といった数）ときには中心極限定理が適用されるので、ｘ_０，ｘ_１，ｘ_２，ｘ_３，・・・，ｘ_ｎ−１の出現頻度は正規分布に近づく。そこで、その確率密度関数をｆ（ｘ）とすると、このｆ（ｘ）は正規分布曲線を表す次の（数式２）で与えられる。

本実施の形態では、図１に示すフィルタ係数ａ_０〜ａ_ｎ−１を、離散的なｘ_０，ｘ_１，ｘ_２，ｘ_３，・・・，ｘ_ｎ−１に基づいて、次の（数式３）により定義する。

ここで、フィルタ係数ａ_ｋのサブスクリプトｋは、０，１，２，・・・，〜（ｎ−１）を表している。

したがって、加算器ＳＵＭから得られた結果を（フィルタ係数ａ_ｋの総和）で除算することにより、次の（数式４）で示すフィルタ出力Ｙが除算器ＤＩＶから得られる。

（数式４）の分子は加算器ＳＵＭの出力であり、（数式４）の分母は除算器ＤＩＶにより行われる除算の除数である。このように、通常のディジタルフィルタとは異なり、本実施の形態によるディジタルフィルタでは、ｎ個の遅延素子Ｄ_０〜Ｄ_ｎ−１に蓄積されるデータｘ_０〜ｘ_ｎ−１が変化するたびに、フィルタ係数ａ_ｋ（ｋ＝０，１，２，・・・，〜（ｎ−１））およびそれらの総和も変化していく。

図２は、図１に示したディジタルフィルタを試験力アンプＡＭＰ中に含んだ材料試験機のブロック構成図である。本図は、ロードセルＬＣから出力されたアナログ信号を表示するための回路構成を示す。ロードセルＬＣから出力されたアナログ信号は、プリアンプ２に供給される。プリアンプ２からの出力信号は、サンプリング時のエリアシングを防止するために、アンチエリアシング処理用アナログフィルタ４に入力される。アンチエリアシング処理用アナログフィルタ４から出力された信号は、オーバーサンプリングを行うＡ／Ｄ変換器６に入力される。Ａ／Ｄ変換器６から出力されたディジタル信号は、ディジタルフィルタ８に入力される。このディジタルフィルタ８が、図１において説明したディジタルフィルタであり、上記オーバーサンプリングによるノイズを除去するために用いる。

本実施の形態により構成したディジタルフィルタ８の出力信号は、ロードセルＬＣが無負荷のときに、オフセット成分を除去して測定値をゼロにするためのオフセット除去回路１０に入力される。このオフセット除去回路１０には、オフセット値を設定するためのオフセット設定部１２が接続されている。オフセット除去回路１０の出力信号は、ロードセルＬＣに定格実負荷を与えたとき、フルスケールの測定値が得られるようにゲイン調整を行う乗算回路１４に入力される。乗算回路１４には、乗算回路１４の乗算率を設定するゲイン設定部１６が接続されている。なお、ロードセルＬＣに定格実負荷を与えるとき、分銅などを実際にロードセルＬＣに負荷するほか、模擬的なロードセル出力変化（抵抗値変化）をプリアンプ２に与えることによりゲイン調整を行うことも可能である。以上により、ロードセル出力を非線形補正する前の信号処理が終了する。乗算回路１４からの出力信号は、ハードウェアで構成した非線形補正回路１８に入力される。

試験力アンプＡＭＰは、上記のプリアンプ２から非線形補正回路１８までを備えている。非線形補正回路１８の出力は遅延型フィルタ２０に入力される。この遅延型フィルタ２０は、後段の表示器側に測定値を送出するためのフィルタである。遅延型フィルタ２０から出力された信号はＦＩＦＯメモリ２２に入力される。ＦＩＦＯメモリ２２から出力されたデータは、表示器２４に送られて可視表示がなされる。すなわち、ＦＩＦＯメモリ２２は、制御盤４２（図３において説明する）に取り付けられている（あるいは、外付けされている）表示器２４にデータを転送する機能を果たす。

なお、クロスヘッド３２（図３において説明する）の位置を制御するためのサーボモータ制御回路などについては、本発明と直接関係がないので、説明を省略する。また、ロードセルＬＣの替わりに伸び計（図示せず）を用いる場合には、プリアンプ２から非線形補正回路１８までにより伸び計アンプが構成される。

図３は、図２に示したブロック構成を含む材料試験機の全体構成図である。試験片ＴＰに負荷される試験力を検出するロードセルＬＣは、クロスヘッド３２の上部に載置されている。ロードセルＬＣからの信号はケーブルユニットＣＵを介して制御盤４２に送られる。この制御盤４２には、図２に示したプリアンプ２以降の各ブロックが含まれている。

基台３４からは一対の支柱３１Ａおよび３１Ｂが立設され、それらの上部はクロスヨーク３６によって固定接続されている。一対の支柱３１Ａおよび３１Ｂの内部にはモータ（図示せず）により回転されるボールねじ（図示せず）が内装されている。この２本のボールネジ間に横架され、それらに螺合しているクロスヘッド３２は上記ボールねじの回転に応じて上下に移動する。上つかみ具３８はロードセルＬＣを介してクロスヘッド３２に固定接続され、下つかみ具４０は基台３４に固定接続されている。上つかみ具３８と下つかみ具４０は互いに対向しており、これら２つのつかみ具３８，３９によって試験片ＴＰが把持される。試験片ＴＰの伸びを検出する伸び計ＫＫは試験片ＴＰに直接接続され、その信号は制御盤４２に送られる。伸び計ＫＫの信号線については図示を省略している。制御盤４２は、図示しない負荷機構の制御のみならず、各種インタフェース回路（図示せず）を備えている。以上の各構成要素により、材料試験機４４を構成する。

−実施の形態１による作用・効果−
実施の形態１によれば、以下のような作用・効果を奏することができる。
（１）縦続接続されたｎ個の遅延素子Ｄ_０〜Ｄ_ｎ−１と、遅延素子Ｄ_０〜Ｄ_ｎ−１からそれぞれ出力されたデータｘ_０，ｘ_１，ｘ_２，ｘ_３，・・・，ｘ_ｎ−１を増幅するｎ個の増幅器Ａ_０〜Ａ_ｎ−１とを備えたディジタルフィルタ（図１）において、ｎ個の遅延素子Ｄ_０〜Ｄ_ｎ−１にそれぞれ蓄積されている個々のデータｘ_０，ｘ_１，ｘ_２，ｘ_３，・・・，ｘ_ｎ−１に基づいて算出される平均値ｍと、その平均値ｍと個々のデータｘ_０，ｘ_１，ｘ_２，ｘ_３，・・・，ｘ_ｎ−１との差分に基づいて算出される標準偏差σとにより規定される確率密度関数値ｆ（ｘ_ｋ）（ｋは、０〜（ｎ−１）までのｎ個の整数）を増幅器Ａ_０〜Ａ_ｎ−１の各増幅率として設定し、ｎ個の増幅器Ａ_０〜Ａ_ｎ−１からそれぞれ出力されたデータの総和を加算器ＳＵＭで求め、加算器ＳＵＭにより求められた加算結果を除算器ＤＩＶに入力してｎ個の確率密度関数値ｆ（ｘ_ｋ）の総和で割ることにより、除算器ＤＩＶからフィルタ出力を得る構成としてあるので、ディジタルフィルタに入力されるデータが瞬時的に真のデータから大きくずれてしまったときにも、ディジタルフィルタの出力Ｙにばらつきが生じるのを防止することができる。ここで、確率密度関数値ｆ（ｘ_ｋ）は、ｆ（ｘ_ｋ）＝（（２π）^１／２σ）^−１・exp（（ｘ_ｋ−ｍ）^２／（２σ^２））として定義する。

（２）ロードセルＬＣから得られた検出出力が外乱の影響を受けて正しい測定値でなくなったとき、すなわち母集団の平均値からかけ離れた測定値が得られたときにも、そのデータに対しては小さなフィルタ係数が割り当てられることになるので、フィルタ出力Ｙに与える影響を極力抑えることができる。

（３）ロードセルＬＣから得られた検出出力が外乱の影響を受けない環境にあったとしても、ロードセルＬＣの歪みゲージ自体からは白色ガウス雑音が発せられている。しかし、その雑音電圧も正規分布をしているので、白色ガウス雑音に起因したフィルタ出力への影響をより小さく抑えることができる。

＜実施の形態２＞
図４は、実施の形態２によるディジタルフィルタを示すブロック図である。先に説明した図１との相違は、図１の乗算器Ａ_０〜Ａ_ｎ−１と加算器ＳＵＭと除算器ＤＩＶの機能を併せ備えた演算回路５０を用いていることである。そして、演算回路５０からフィルタ出力Ｙを直接得ることができる。

演算回路５０の演算処理内容について、以下に説明する。
先に示した（数式４）を変形すると、次の（数式５）が得られる。

ここで、ｘ_ｋのサブスクリプトｋは、０，１，２，・・・，〜（ｎ−１）を表している。

（数式５）のように変形することにより、分子および分母に共通のexp（（ｘ_ｋ−ｍ）^２／（２σ^２））を含ませることができる。この（数式５）に示す演算は、ＦＰＧＡなどを利用した専用のハードウェアあるいはマイクロコンピュータにより実行することができる。

実施の形態２によるディジタルフィルタ（図４）についても、図２および図３に基づいて材料試験機を構成することができる。その内容は先に述べた通りであるので、説明は省略する。

−実施の形態２による作用・効果−
実施の形態２によれば、先に述べた実施の形態１による作用・効果に加えて、次の作用・効果を奏することができる。
（１）ＦＰＧＡなどを利用した専用のハードウェアあるいはマイクロコンピュータを用いることにより、遅延素子Ｄ_０〜Ｄ_ｎ−１にそれぞれ蓄積されているｘ_ｋ（ｘ_ｋ＝ｘ_０，ｘ_１，ｘ_２，ｘ_３，・・・，ｘ_ｎ−１）から直接にフィルタ出力を得ることができるので、高速演算が可能となる。

＜実施の形態３＞
実施の形態３では、数式２に示した確率密度関数ｆ（ｘ）の替わりに、次の（数式６）で示す確率密度関数ｇ（ｘ）を用いる。

ここで、ｐは正の実数である。

このことにより、各フィルタ係数を表す確率密度関数値ｇ（ｘ_ｋ）は、ａ_ｋ＝ｇ（ｘ_ｋ）＝（（２π）^１／２σ）^−１・exp（（ｘ_ｋ−ｍ）^２／（２σ^２・ｐ））
により与えられる（ｋは、０〜（ｎ−１）までのｎ個の整数）。

図５（Ａ）は、平均値ｍ＝０であり、標準偏差σ＝１となる確率密度関数ｆ（ｘ）を示した線図である。この図５（Ａ）に示す正規分布曲線は、フィルタ係数ａ_ｋ（ｋ＝０〜（ｎ−１））について既に説明した通り、データｘ_ｋが平均値ｍから離れるほどフィルタ係数フィルタ係数ａ_ｋが小さくなっていくこと視覚的に表現したものである。

他方、図５（Ｂ）は確率密度関数ｇ（ｘ）を示した線図である。当然のことながらｐ＝１のときにはｆ（ｘ）＝ｇ（ｘ）となるので、図５（Ａ）との対比が明らかになるように平均値ｍ＝０となる場合について図示してある。（数式６）で示す確率密度関数ｇ（ｘ）において、ｐの値を１，２，・・・，１０と徐々に大きくしていくと、平均値ｍは変化せずに裾の形状のみが緩やかに広がっていく。その結果として、フィルタ出力Ｙは、既に説明した（数式５）との対比から明らかなように、次の（数式７）によって与えられる。

したがって、この実施の形態３においても、ＦＰＧＡなどを利用した専用のハードウェアあるいはマイクロコンピュータを用いることにより、遅延素子Ｄ_０〜Ｄ_ｎ−１にそれぞれ蓄積されているｘ_ｋ（ｘ_ｋ＝ｘ_０，ｘ_１，ｘ_２，ｘ_３，・・・，ｘ_ｎ−１）から直接にフィルタ出力を高速演算することができる。換言すると、図４に示した演算回路５０の演算式を変化させるだけでさまざまなフィルタ係数を設定することができる。図２および図３についても、実施の形態２と同様であるので、説明は省略する。

−実施の形態３による作用・効果−
実施の形態２によれば、先に述べた実施の形態２による作用・効果に加えて、次の作用・効果を奏することができる。
（１）（数式６）で示した確率密度関数ｇ（ｘ）のｐを小さくするほど、遅延素子Ｄ_０〜Ｄ_ｎ−１に記憶されているデータの平均値ｍから離れたデータｘ_ｋの影響を小さく抑えることができる。たとえば、図５（Ｂ）におけるｐ＝１とｐ＝１０とを比較してみると明らかなように、ｐ＝１のほうが、平均値ｍから離れたデータｘ_ｋの影響が少なくなっていることが判る。

（２）上記の場合とは逆に、確率密度関数ｇ（ｘ）のｐを大きくするほど、フィルタ出力Ｙの出力変化を素早くすることができる。この点について、さらに詳述していく。
確率密度関数ｇ（ｘ）のｐを小さくするほど確率密度関数ｇ（ｘ）の裾野が狭まり、ｐを大きくするほど確率密度関数ｇ（ｘ）の裾野が広がっていくので、ｐが小さいときには、平均値ｍから離れたデータｘ_ｋ（＝ばらつきの大きなデータ）のフィルタ出力Ｙに対する影響は小さいものとなる。換言すると、フィルタ出力Ｙを時系列で見たときには、フィルタ出力Ｙのばらつきが小さくなる。
ところが、確率密度関数ｇ（ｘ）のｐが大きいときには裾野が広くなるので、平均値ｍから離れたデータｘ_ｋ（＝ばらつきの大きなデータ）も、フィルタ出力Ｙに大きな影響を与えることになる。換言すると、個々のデータｘ_ｋが単調に変化するときには、フィルタ出力Ｙもその変化に追従し易くなる。

（３）上記の（２）で説明したことから明らかなように、確率密度関数ｇ（ｘ）のｐを変化させることにより、ＦＩＲ型ディジタルフィルタの周波数特性を調整することができる。すなわち、ｐは周波数特性を設定するためのパラメータとなる。

＜その他の変形例＞
（１）これまで説明してきた実施の形態１，２，３では、材料試験機に適用したディジタルフィルタについて述べたが、材料試験機に限定されないことは勿論であり、ディジタル信号をフィルタ処理する電子装置すべてに対して適用可能である。
（２）これまで説明してきたディジタルフィルタを実現するために、必要とされるタップ数はその用途に応じて適宜設定することができる。また、ソフトウェアおよびハードウェアのいずれにより実現するかは、その用途に応じて適宜選択することができる。

以上の説明はあくまで一例であり、本発明の特徴を損なわない限り、本発明は上述した実施の形態および変形例に限定されるものではない。
実施の形態と変形例の一つとを組み合わせること、もしくは、実施の形態と変形例の複数とを組み合わせることも可能である。
変形例同士をどのように組み合わせることも可能である。
さらに、本発明の技術的思想の範囲内で考えられる他の形態についても、本発明の範囲内に含まれる。

Ｄ_０〜Ｄ_ｎ−１ 遅延素子
Ａ_０〜Ａ_ｎ−１ 乗算器
ａ_０〜ａ_ｎ−１ フィルタ係数
ＳＵＭ 加算器
ＤＩＶ 除算器
Ｙ フィルタ出力
ＡＭＰ 試験力アンプ
ＣＵ ケーブルユニット
ＬＣ ロードセル
ＫＫ 伸び計
ＴＰ 試験片
２ プリアンプ
４ アンチエリアシング処理用アナログフィルタ
６ Ａ／Ｄ変換器
８ ディジタルフィルタ
１０ オフセット除去回路
１２ オフセット設定部
１４ 乗算回路
１６ ゲイン設定部
１８ 非線形補正回路
２０ 遅延型フィルタ
２２ ＦＩＦＯメモリ
２４ 表示器
３２ クロスヘッド
３４ 基台
３６ クロスヨーク
３８ 上つかみ具
４０ 下つかみ具
４２ 制御盤
４４ 材料試験機

Claims (5)

1. フィルタ処理すべきデータを逐次蓄積するために縦続接続されたｎ個の遅延素子Ｄ_０〜Ｄ_ｎ−１と、
   前記遅延素子Ｄ_０〜Ｄ_ｎ−１からそれぞれ出力されたデータを増幅するｎ個の増幅器Ａ_０〜Ａ_ｎ−１と、
   前記ｎ個の遅延素子Ｄ_０〜Ｄ_ｎ−１にそれぞれ蓄積されている個々のデータｘ_０〜ｘ_ｎ−１に基づいて算出される平均値ｍと、前記平均値ｍと前記個々のデータｘ_０〜ｘ_ｎ−１との差分に基づいて算出される標準偏差σとにより規定される確率密度関数値ｆ（ｘ_ｋ）（ｋは、０〜（ｎ−１）までのｎ個の整数）を、前記増幅器Ａ_０〜Ａ_ｎ−１の各増幅率として設定するフィルタ係数設定手段と、
   前記ｎ個の増幅器Ａ_０〜Ａ_ｎ−１からそれぞれ出力されたデータの総和を求める総和算出手段と、
   前記総和算出手段により求められた総和を、前記フィルタ係数設定手段により設定されたｎ個の確率密度関数値ｆ（ｘ_ｋ）の総和で割る除算手段とを備え、
   前記除算手段からフィルタ出力を得ることを特徴とするディジタルフィルタ。
2. 請求項１に記載のディジタルフィルタにおいて、
   前記確率密度関数値ｆ（ｘ_ｋ）は、
   ｆ（ｘ_ｋ）＝（（２π）^１／２σ）^−１・exp（（ｘ_ｋ−ｍ）^２／（２σ^２））
   として定義されることを特徴とするディジタルフィルタ。
3. 請求項１に記載のディジタルフィルタにおいて、
   前記確率密度関数値ｆ（ｘ_ｋ）は、ｐを正の実数としたとき、
   ｆ（ｘ_ｋ）＝（（２π）^１／２σ）^−１・exp（（ｘ_ｋ−ｍ）^２／（２σ^２・ｐ））
   として定義されることを特徴とするディジタルフィルタ。
4. 請求項１ないし３のいずれか一項に記載のディジタルフィルタにおいて、
   前記ｎ個の増幅器Ａ_０〜Ａ_ｎ−１と前記総和算出手段と前記除算手段の機能を併せ有する演算手段を備え、
   前記演算手段からフィルタ出力を得ることを特徴とするディジタルフィルタ。
5. 請求項１ないし４のいずれか一項に記載のディジタルフィルタを、試験力アンプおよび伸び計アンプの少なくとも一方に内蔵されたノイズ除去用フィルタとして用いることを特徴とする材料試験機。

Images