JP5366363B2 - Ｍをｎより小さいとしてｎビット語をｍビット語にトランスコードする方法および装置 - Google Patents
Ｍをｎより小さいとしてｎビット語をｍビット語にトランスコードする方法および装置 Download PDFInfo
- Publication number
- JP5366363B2 JP5366363B2 JP2006544428A JP2006544428A JP5366363B2 JP 5366363 B2 JP5366363 B2 JP 5366363B2 JP 2006544428 A JP2006544428 A JP 2006544428A JP 2006544428 A JP2006544428 A JP 2006544428A JP 5366363 B2 JP5366363 B2 JP 5366363B2
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- value
- bit word
- mantissa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 12
- 230000006870 function Effects 0.000 claims description 11
- 238000013507 mapping Methods 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/14—Conversion to or from non-weighted codes
- H03M7/24—Conversion to or from floating-point codes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
- G09G5/06—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed using colour palettes, e.g. look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/20—Circuitry for controlling amplitude response
- H04N5/202—Gamma control
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Picture Signal Circuits (AREA)
- Controls And Circuits For Display Device (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
本発明は、M＜NとしてNビット語をMビット語にトランスコードする方法に関する。本発明はさまざまな分野、より具体的にはディスプレイ分野において適用可能である。
本発明は、プラズマディスプレイ装置の分野において述べられる。当該トランスコード方法は、ディスプレイ受信器における逆ガンマ機能のあとに使われる。図１は、ビデオデータをサブフィールドデータにエンコードするための標準的な実装回路である。この回路は１０ビットビデオデータYI[9:0]を扱うための１０２４×１２ビットを有する第一のメモリ１００を有している。第一の探索表がメモリ１００内に保存されており、これらのデータを再マッピングするために使われる。これは、メタコード概念を実装するための欧州特許出願第1353314号または重心符号化（Gravity Center Coding）を実装するための欧州特許出願第1256954号に記載されている。メモリ１００の出力では、１２ビットビデオ信号YA[11:0]が得られる。利用可能な１２ビットは８ビット整数解像度および４ビットの端数解像度に対応する。次いで、ビデオ信号YA[11-0]の１２ビットはディザ回路１１０に転送される。この回路１１０では端数解像度の４ビットがディザの４ビットと加えられ、それから打ち切られる。
回路１１０からのビデオ信号YB[7,0]は次いで２５６×１６ビットを有する第二のメモリ１２０に転送される。第二の探索表がメモリ１２０に保存されており、データYB[7:0]をサブフィールドデータSF[15:0]に変換するために使用される。
今までは、逆ガンマ機能はメモリ１００の探索表において実装されている。そうでなければ、有効ビットを失わないためには、ビデオ入力が有しているよりずっと多くのビット（典型的には１６ビット）が逆ガンマ機能後に必要とされるところである。よって、逆ガンマ機能がメモリ１００より前で行われれば、該メモリはより多くの入力（１６ビット）をもつ必要がある。これはこのメモリの大きさを劇的に増加させる。１０から１６ビットに移行するためには、メモリサイズは６４倍になる。
他方、ユーザーが逆ガンマの値を変える、各色について異なる逆ガンマを使う、あるいは特定の逆ガンマ機能を使うことを望む場合には、それぞれの場合について特定の探索表を生成するべきであり（逆ガンマ関数を知ることができれば）、そのすべてを保存するべきである。
これらの理由のため、逆ガンマ機能をメモリ１００の探索表から分離し、１６ビットデータ（たとえば逆ガンマブロックからくる）を１０ビットデータにトランスコードするためのトランスコード回路を作成することが必要である。
本発明の一つの目的は、１６ビット語を１０ビット語にトランスコードする方法およびより一般的にN＞MとしてNビット語をMビット語にトランスコードする方法を提案することである。
本発明は、N＞MとしてNビット語をMビット語にトランスコードする方法であって：
・Nビット語を指数部と仮数部に分解し、指数部と仮数部がそれぞれ前記Nビット語の値に応じて変動するサイズをもち、仮数部のサイズは前記Nビット語の値とともに大きくなるようにし、
・前記Nビット語の指数部を可変ビット数Aにエンコードし、必要なら仮数部の最下位の数ビットを除去してA＋B＝Mとなるような可変ビット数Bをもつ仮数部を得る、
ステップを含む方法に関するものである。
・Nビット語を指数部と仮数部に分解し、指数部と仮数部がそれぞれ前記Nビット語の値に応じて変動するサイズをもち、仮数部のサイズは前記Nビット語の値とともに大きくなるようにし、
・前記Nビット語の指数部を可変ビット数Aにエンコードし、必要なら仮数部の最下位の数ビットを除去してA＋B＝Mとなるような可変ビット数Bをもつ仮数部を得る、
ステップを含む方法に関するものである。
本発明はまた、N＞MとしてNビット語をMビット語にトランスコードする装置であって：
・Nビット語を指数部と仮数部に分解し、指数部と仮数部がそれぞれ前記Nビット語の値に応じて変動するサイズをもち、仮数部のサイズは前記Nビット語の値とともに大きくなるようにする手段と、
・前記Nビット語の指数部を可変ビット数Aにエンコードし、必要なら仮数部の最下位の数ビットを除去してA＋B＝Mとなるような可変ビット数Bをもつ仮数部を得る手段、
とを有する装置にも関するものである。
・Nビット語を指数部と仮数部に分解し、指数部と仮数部がそれぞれ前記Nビット語の値に応じて変動するサイズをもち、仮数部のサイズは前記Nビット語の値とともに大きくなるようにする手段と、
・前記Nビット語の指数部を可変ビット数Aにエンコードし、必要なら仮数部の最下位の数ビットを除去してA＋B＝Mとなるような可変ビット数Bをもつ仮数部を得る手段、
とを有する装置にも関するものである。
本発明はまた、逆ガンマ機能をビデオ入力データに適用してNビットデータを与えるための逆ガンマ手段と、N＞MとしてMビットデータを再マッピングするためのマッピングメモリとを有しており、上述したトランスコード装置を有することを特徴とするプラズマディスプレイパネルにも関する。
本発明の例示的な実施形態が図面において図示されており、以下の記述においてより詳細に説明される。
本発明は、１６ビット語を１０ビット語にトランスコードするためとして記述される。本トランスコード方法は逆ガンマ関数の出力について使用されるので、本トランスコード方法の入力値は線形ビデオ情報を表すものである。そこで、目は明るいレベルでは暗いレベルほど敏感でないため、大きな値を表す１６ビット語の最下位数ビットは重要ではない（有意ですらないかもしれない）。これは、大きな値は小さな値ほどの精度を必要としないということを意味している。他方、低いレベルを表す１６ビット語の最重要数ビットは、みな０なので必要でない。これは、小さい値は１６ビットは必要としないということを意味している。
たとえば、１６ビット語について、２５６より小さい値は精度を失うことなくエンコードされるために高々８ビットしか必要としないのであり、１０２４より大きな値は１ビット精度を有する必要はない。結果として、語のいくつかのビットは節約の余地がある。
本発明によれば、各値は仮数および指数によって定義される。よって、１０ビット語は仮数部および指数部からなる。本発明の発想は仮数に使うビット数を削減することである。
基本的に仮数部については８ビットが使われるが、最も小さいいくつかの値についてはより少ないビットが使われる。実際は、これは、仮数部について、小さい値にはより多くのビットを（１６まで）、最も大きいいくつかの値についてはより少ないビットを使用することと等価である。
そのような変換の例を以下に与える。この例では、65536通りの１６ビット入力値が１０２４通りの出力値（１０ビット）に変換される。
１６ビット値は次のように分類できる。
1XXXXXXXxxxxxxxx 32768≦値≦65535
01XXXXXXXxxxxxxx 16384≦値≦32767
001XXXXXXXxxxxxx 8192≦値≦16383
0001XXXXXXXxxxxx 4096≦値≦8191
00001XXXXXXXxxxx 2048≦値≦4095
000001XXXXXXXxxx 1024≦値≦2047
0000001XXXXXXXxx 512≦値≦1023
00000001XXXXXXXx 256≦値≦511
000000001XXXXXXX 128≦値≦255
0000000001XXXXXX 64≦値≦127
00000000001XXXXX 32≦値≦63
00000000000XXXXX 0≦値≦31
01XXXXXXXxxxxxxx 16384≦値≦32767
001XXXXXXXxxxxxx 8192≦値≦16383
0001XXXXXXXxxxxx 4096≦値≦8191
00001XXXXXXXxxxx 2048≦値≦4095
000001XXXXXXXxxx 1024≦値≦2047
0000001XXXXXXXxx 512≦値≦1023
00000001XXXXXXXx 256≦値≦511
000000001XXXXXXX 128≦値≦255
0000000001XXXXXX 64≦値≦127
00000000001XXXXX 32≦値≦63
00000000000XXXXX 0≦値≦31
本発明によれば、右端の小文字のx（０または１を区別なく表す）は失われるビットで、左側の０と１はエンコードによって保存される情報である（指数によって定義される）。大文字のX（０または１を区別なく表す）は１６ビット語の中にある通りに保存されるビットである。
トランスコード演算は次の２つの一覧によって例解できる。左の列は１６ビット語に対応し、右の列は１０ビット語に対応する。
1XXXXXXXxxxxxxxx →111XXXXXXX
01XXXXXXXxxxxxxx →110XXXXXXX
001XXXXXXXxxxxxx →101XXXXXXX
0001XXXXXXXxxxxx →100XXXXXXX
00001XXXXXXXxxxx →011XXXXXXX
000001XXXXXXXxxx →010XXXXXXX
0000001XXXXXXXxx →0011XXXXXX
00000001XXXXXXXx →0010XXXXXX
000000001XXXXXXX →00011XXXXX
0000000001XXXXXX →00010XXXXX
00000000001XXXXX →00001XXXXX
00000000000XXXXX →00000XXXXX
01XXXXXXXxxxxxxx →110XXXXXXX
001XXXXXXXxxxxxx →101XXXXXXX
0001XXXXXXXxxxxx →100XXXXXXX
00001XXXXXXXxxxx →011XXXXXXX
000001XXXXXXXxxx →010XXXXXXX
0000001XXXXXXXxx →0011XXXXXX
00000001XXXXXXXx →0010XXXXXX
000000001XXXXXXX →00011XXXXX
0000000001XXXXXX →00010XXXXX
00000000001XXXXX →00001XXXXX
00000000000XXXXX →00000XXXXX
この例では、
・32768から65535までの数はもとからの７ビットを用いてエンコードされる（32768通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・16384から32767までの数はもとからの７ビットを用いてエンコードされる（16384通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・8192から16383までの数はもとからの７ビットを用いてエンコードされる（8192通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・4096から8191までの数はもとからの７ビットを用いてエンコードされる（4096通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・2048から4095までの数はもとからの７ビットを用いてエンコードされる（2048通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・1024から2047までの数はもとからの７ビットを用いてエンコードされる（1024通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・512から1023までの数はもとからの６ビットを用いてエンコードされる（512通りの入力値を64通りの出力値に）；仮数は６ビットであり、指数は４ビットである。
・256から511までの数はもとからの６ビットを用いてエンコードされる（256通りの入力値を64通りの出力値に）；仮数は６ビットであり、指数は４ビットである。
・128から255までの数はもとからの５ビットを用いてエンコードされる（128通りの入力値を32通りの出力値に）；仮数は５ビットであり、指数は５ビットである。
・64から127までの数はもとからの５ビットを用いてエンコードされる（64通りの入力値を32通りの出力値に）；仮数は５ビットであり、指数は５ビットである。
・32から63までの数はもとからの５ビットを用いてエンコードされる（32通りの入力値を32通りの出力値に）；仮数は５ビットであり、指数は５ビットである。
・0から31までの数はもとからの５ビットを用いてエンコードされる（32通りの入力値を32通りの出力値に）；仮数は５ビットであり、指数は５ビットである。
・32768から65535までの数はもとからの７ビットを用いてエンコードされる（32768通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・16384から32767までの数はもとからの７ビットを用いてエンコードされる（16384通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・8192から16383までの数はもとからの７ビットを用いてエンコードされる（8192通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・4096から8191までの数はもとからの７ビットを用いてエンコードされる（4096通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・2048から4095までの数はもとからの７ビットを用いてエンコードされる（2048通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・1024から2047までの数はもとからの７ビットを用いてエンコードされる（1024通りの入力値を128通りの出力値に）；仮数は７ビットであり、指数は３ビットである。
・512から1023までの数はもとからの６ビットを用いてエンコードされる（512通りの入力値を64通りの出力値に）；仮数は６ビットであり、指数は４ビットである。
・256から511までの数はもとからの６ビットを用いてエンコードされる（256通りの入力値を64通りの出力値に）；仮数は６ビットであり、指数は４ビットである。
・128から255までの数はもとからの５ビットを用いてエンコードされる（128通りの入力値を32通りの出力値に）；仮数は５ビットであり、指数は５ビットである。
・64から127までの数はもとからの５ビットを用いてエンコードされる（64通りの入力値を32通りの出力値に）；仮数は５ビットであり、指数は５ビットである。
・32から63までの数はもとからの５ビットを用いてエンコードされる（32通りの入力値を32通りの出力値に）；仮数は５ビットであり、指数は５ビットである。
・0から31までの数はもとからの５ビットを用いてエンコードされる（32通りの入力値を32通りの出力値に）；仮数は５ビットであり、指数は５ビットである。
このエンコードは、下に示すようないくつかの論理要素を用いてなされる。In[15:0]はエンコードすべき１６ビット語であり、out[9:0]は１０ビット語である。
if(in[15]==1)
out[9:7]=7
out[6:0]=in[14:8]
else if(in[14]==1)
out[9:7]=6
out[6:0]=in[13:7]
else if(in[13]==1)
out[9:7]=5
out[6:0]=in[12:6]
else if(in[12]==1)
out[9:7]=4
out[6:0]=in[11:5]
else if(in[11]==1)
out[9:7]=3
out[6:0]=in[10:4]
else if(in[10]==1)
out[9:7]=2
out[6:0]=in[9:3]
else if(in[9]==1)
out[9:6]=3
out[5:0]=in[8:3]
else if(in[8]==1)
out[9:6]=2
out[5:0]=in[7:2]
else if(in[7]==1)
out[9:5]=3
out[4:0]=in[6:2]
else if(in[6]==1)
out[9:5]=2
out[4:0]=in[5:1]
else if(in[5]==1)
out[9:5]=1
out[4:0]=in[4:0]
else
out[9:5]=0
out[4:0]=in[4:0]
out[9:7]=7
out[6:0]=in[14:8]
else if(in[14]==1)
out[9:7]=6
out[6:0]=in[13:7]
else if(in[13]==1)
out[9:7]=5
out[6:0]=in[12:6]
else if(in[12]==1)
out[9:7]=4
out[6:0]=in[11:5]
else if(in[11]==1)
out[9:7]=3
out[6:0]=in[10:4]
else if(in[10]==1)
out[9:7]=2
out[6:0]=in[9:3]
else if(in[9]==1)
out[9:6]=3
out[5:0]=in[8:3]
else if(in[8]==1)
out[9:6]=2
out[5:0]=in[7:2]
else if(in[7]==1)
out[9:5]=3
out[4:0]=in[6:2]
else if(in[6]==1)
out[9:5]=2
out[4:0]=in[5:1]
else if(in[5]==1)
out[9:5]=1
out[4:0]=in[4:0]
else
out[9:5]=0
out[4:0]=in[4:0]
このトランスコード方法は、図２に示すように、１６ビットデータを出力する逆ガンマブロック８０とメモリ１００との間に挿入されるトランスコードブロック９０によって実装される。もちろん、この回路ではメモリ１００の探索表は逆ガンマ機能を含んでおらず、ブロック９０の逆トランスコードを含むべきである。
Claims (3)
- N＞MとしてN＝16ビット語をM＝10ビット語にトランスコードする方法であって：
・N＝16ビット語を指数部と仮数部に分解する段階であって、前記指数部は（ｉ）最上位の1であるビットが下位B0＝5ビットより上位に現れる場合には最上位の1であるビットまでの上位ビットであり、（ｉｉ）下位B0ビットより上位に1であるビットが現れない場合には前記N＝16ビット語から下位B0ビットを除去したものであり、前記仮数部は前記Nビット語のうち前記指数部以外の部分からなる、ステップと、
・前記N＝16ビット語の前記指数部を可変数A個のビットにエンコードするステップであって、ここで、B＝M−AはB0＝5以上であり、前記N＝16ビット語の値の増加に伴って非減少の値を取り、
（ｉ）もとのN＝16ビット語が1024から65535までの値をもつ場合にはA＝3であり；
（ｉｉ）もとのN＝16ビット語が256から1023までの値をもつ場合にはA＝4であり、該A＝4ビットの上位3ビットの組み合わせは上記（ｉ）の場合において使われないものであり；
（ｉｉｉ）もとのN＝16ビット語が0から255までの値をもつ場合にはA＝5であり、該A＝5ビットの上位3ビットの組み合わせは上記（ｉ）の場合において使われないものであり、かつ、該A＝5ビットの上位4ビットの組み合わせは上記（ｉｉ）の場合において使われないものである、ステップと、
・前記仮数部がBビットより長い場合、前記仮数部がBビットの長さになるよう前記仮数部の最下位の数ビットを除去するステップと、
を有することを特徴とする方法。 - N＞MとしてN＝16ビット語をM＝10ビット語にトランスコードする装置であって：
・N＝16ビット語を指数部と仮数部に分解する手段であって、前記指数部は（ｉ）最上位の1であるビットが下位B0＝5ビットより上位に現れる場合には最上位の1であるビットまでの上位ビットであり、（ｉｉ）下位B0ビットより上位に1であるビットが現れない場合には前記N＝16ビット語から下位B0ビットを除去したものであり、前記仮数部は前記Nビット語のうち前記指数部以外の部分からなる、手段と、
・前記N＝16ビット語の前記指数部を可変数A個のビットにエンコードする手段であって、ここで、B＝M−AはB0＝5以上であり、前記N＝16ビット語の値の増加に伴って非減少の値を取り、
（ｉ）もとのN＝16ビット語が1024から65535までの値をもつ場合にはA＝3であり；
（ｉｉ）もとのN＝16ビット語が256から1023までの値をもつ場合にはA＝4であり、該A＝4ビットの上位3ビットの組み合わせは上記（ｉ）の場合において使われないものであり；
（ｉｉｉ）もとのN＝16ビット語が0から255までの値をもつ場合にはA＝5であり、該A＝5ビットの上位3ビットの組み合わせは上記（ｉ）の場合において使われないものであり、かつ、該A＝5ビットの上位4ビットの組み合わせは上記（ｉｉ）の場合において使われないものである、手段と、
・前記仮数部がBビットより長い場合、前記仮数部がBビットの長さになるよう前記仮数部の最下位の数ビットを除去する手段、
とを有することを特徴とする装置。 - ・逆ガンマ関数をビデオ入力データ（Y[9:0]）に適用してNビットデータを与えるための逆ガンマ手段（８０）と、
・N＞Mとして前記NビットデータをMビットデータにトランスコードするためのトランスコード装置と、
・前記Mビットデータを再マッピングするためのマッピングメモリ（１００）、
とを有しており、前記トランスコード装置が請求項２記載のトランスコード装置であることを特徴とするプラズマディスプレイパネル。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP03293224.6 | 2003-12-18 | ||
| EP03293224 | 2003-12-18 | ||
| EP04100811.1 | 2004-03-01 | ||
| EP04100811A EP1545010A1 (en) | 2003-12-18 | 2004-03-01 | Method and device for transcoding N-bit words into M-bit words with M smaller N |
| PCT/EP2004/053447 WO2005064799A1 (en) | 2003-12-18 | 2004-12-14 | Method and device for transcoding n-bit words into m-bit words with m smaller n |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007514973A JP2007514973A (ja) | 2007-06-07 |
| JP5366363B2 true JP5366363B2 (ja) | 2013-12-11 |
Family
ID=34524766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006544428A Active JP5366363B2 (ja) | 2003-12-18 | 2004-12-14 | Ｍをｎより小さいとしてｎビット語をｍビット語にトランスコードする方法および装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7397399B2 (ja) |
| EP (2) | EP1545010A1 (ja) |
| JP (1) | JP5366363B2 (ja) |
| KR (1) | KR20060125800A (ja) |
| AU (1) | AU2004309912A1 (ja) |
| BR (1) | BRPI0417482A (ja) |
| MX (1) | MXPA06006772A (ja) |
| RU (1) | RU2006125719A (ja) |
| WO (1) | WO2005064799A1 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8674855B2 (en) | 2006-01-13 | 2014-03-18 | Essex Pa, L.L.C. | Identification of text |
| US7783079B2 (en) | 2006-04-07 | 2010-08-24 | Monro Donald M | Motion assisted data enhancement |
| US7586424B2 (en) * | 2006-06-05 | 2009-09-08 | Donald Martin Monro | Data coding using an exponent and a residual |
| US7770091B2 (en) | 2006-06-19 | 2010-08-03 | Monro Donald M | Data compression for use in communication systems |
| US7845571B2 (en) | 2006-06-19 | 2010-12-07 | Monro Donald M | Data compression |
| US7885992B2 (en) * | 2006-06-22 | 2011-02-08 | Honeywell International Inc. | System and method for implementing irregular data formats |
| US7689049B2 (en) | 2006-08-31 | 2010-03-30 | Donald Martin Monro | Matching pursuits coding of data |
| US7508325B2 (en) | 2006-09-06 | 2009-03-24 | Intellectual Ventures Holding 35 Llc | Matching pursuits subband coding of data |
| US20080084924A1 (en) * | 2006-10-05 | 2008-04-10 | Donald Martin Monro | Matching pursuits basis selection design |
| US7974488B2 (en) | 2006-10-05 | 2011-07-05 | Intellectual Ventures Holding 35 Llc | Matching pursuits basis selection |
| US7707214B2 (en) | 2007-02-21 | 2010-04-27 | Donald Martin Monro | Hierarchical update scheme for extremum location with indirect addressing |
| US7707213B2 (en) | 2007-02-21 | 2010-04-27 | Donald Martin Monro | Hierarchical update scheme for extremum location |
| US20080205505A1 (en) * | 2007-02-22 | 2008-08-28 | Donald Martin Monro | Video coding with motion vectors determined by decoder |
| US10194175B2 (en) | 2007-02-23 | 2019-01-29 | Xylon Llc | Video coding with embedded motion |
| US8280941B2 (en) * | 2007-12-19 | 2012-10-02 | HGST Netherlands B.V. | Method and system for performing calculations using fixed point microprocessor hardware |
| US20090164544A1 (en) * | 2007-12-19 | 2009-06-25 | Jeffrey Dobbek | Dynamic range enhancement for arithmetic calculations in real-time control systems using fixed point hardware |
| US7791513B2 (en) | 2008-10-06 | 2010-09-07 | Donald Martin Monro | Adaptive combinatorial coding/decoding with specified occurrences for electrical computers and digital data processing systems |
| US7786903B2 (en) | 2008-10-06 | 2010-08-31 | Donald Martin Monro | Combinatorial coding/decoding with specified occurrences for electrical computers and digital data processing systems |
| US7864086B2 (en) | 2008-10-06 | 2011-01-04 | Donald Martin Monro | Mode switched adaptive combinatorial coding/decoding for electrical computers and digital data processing systems |
| US7786907B2 (en) | 2008-10-06 | 2010-08-31 | Donald Martin Monro | Combinatorial coding/decoding with specified occurrences for electrical computers and digital data processing systems |
| GB2485774A (en) * | 2010-11-23 | 2012-05-30 | Advanced Risc Mach Ltd | Processor instruction to extract a bit field from one operand and insert it into another with an option to sign or zero extend the field |
| US10289412B2 (en) | 2012-02-09 | 2019-05-14 | Qualcomm Incorporated | Floating point constant generation instruction |
| US9379735B1 (en) * | 2015-10-19 | 2016-06-28 | Mbit Wireless, Inc. | Method and apparatus for signal saturation |
| EP4348632A2 (en) * | 2021-05-27 | 2024-04-10 | Barco N.V. | Method and apparatus of generating drive signal for light emitting element |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4617641A (en) * | 1983-10-19 | 1986-10-14 | Hitachi, Ltd. | Operation unit for floating point data having a variable length exponent part |
| JPS6097435A (ja) * | 1983-11-02 | 1985-05-31 | Hitachi Ltd | 演算処理装置 |
| JPS61141033A (ja) * | 1984-12-14 | 1986-06-28 | Hitachi Ltd | 演算処理装置 |
| JPH0738757A (ja) * | 1993-07-22 | 1995-02-07 | Fuji Xerox Co Ltd | 領域別濃度補正型画像処理装置 |
| US5819017A (en) * | 1995-08-22 | 1998-10-06 | Silicon Graphics, Inc. | Apparatus and method for selectively storing depth information of a 3-D image |
| EP1256924B1 (en) * | 2001-05-08 | 2013-09-25 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for processing video pictures |
| EP1262942A1 (en) * | 2001-06-01 | 2002-12-04 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for processing video data for a display device |
| JP3912079B2 (ja) * | 2001-11-13 | 2007-05-09 | 日本ビクター株式会社 | 表示装置の誤差拡散処理回路及び方法 |
| EP1353314A1 (en) * | 2002-04-11 | 2003-10-15 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for processing video pictures to improve the greyscale resolution of a display device |
-
2004
- 2004-03-01 EP EP04100811A patent/EP1545010A1/en not_active Withdrawn
- 2004-12-14 BR BRPI0417482-8A patent/BRPI0417482A/pt not_active Application Discontinuation
- 2004-12-14 EP EP04820854A patent/EP1695442A1/en not_active Ceased
- 2004-12-14 US US10/583,428 patent/US7397399B2/en active Active
- 2004-12-14 AU AU2004309912A patent/AU2004309912A1/en not_active Abandoned
- 2004-12-14 MX MXPA06006772A patent/MXPA06006772A/es not_active Application Discontinuation
- 2004-12-14 JP JP2006544428A patent/JP5366363B2/ja active Active
- 2004-12-14 KR KR1020067011748A patent/KR20060125800A/ko not_active Application Discontinuation
- 2004-12-14 RU RU2006125719/09A patent/RU2006125719A/ru not_active Application Discontinuation
- 2004-12-14 WO PCT/EP2004/053447 patent/WO2005064799A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007514973A (ja) | 2007-06-07 |
| EP1545010A1 (en) | 2005-06-22 |
| AU2004309912A1 (en) | 2005-07-14 |
| EP1695442A1 (en) | 2006-08-30 |
| US20070252733A1 (en) | 2007-11-01 |
| WO2005064799A1 (en) | 2005-07-14 |
| US7397399B2 (en) | 2008-07-08 |
| KR20060125800A (ko) | 2006-12-06 |
| RU2006125719A (ru) | 2008-01-27 |
| MXPA06006772A (es) | 2006-09-04 |
| BRPI0417482A (pt) | 2007-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5366363B2 (ja) | Ｍをｎより小さいとしてｎビット語をｍビット語にトランスコードする方法および装置 | |
| JP3016987B2 (ja) | 信号生成装置とその方法 | |
| US6798833B2 (en) | Video frame compression/decompression hardware system | |
| JP3227292B2 (ja) | 符号化装置、符号化方法、復号化装置、復号化方法、符号化復号化装置及び符号化復号化方法 | |
| US6900747B2 (en) | Method of compressing lookup table for reducing memory, non-linear function generating apparatus having lookup table compressed using the method, and non-linear function generating method | |
| JP3410629B2 (ja) | 可変長符号化回路及び可変長符号化方法 | |
| JPH08162970A (ja) | 復号装置およびその方法 | |
| US7548175B2 (en) | Encoding apparatus, decoding apparatus, encoding method, computer readable medium storing program thereof, and computer data signal | |
| US7825835B2 (en) | Method and system for encoded video compression | |
| TWI334106B (en) | Apparatus for converting gray scale and method for the same | |
| US8280937B2 (en) | Sparse-coded look-up table | |
| EP0822481B1 (en) | Constant divider | |
| US6496602B2 (en) | Sorting device of variable-length code | |
| JPH0786957A (ja) | 可変長コード化装置 | |
| JP2002271207A (ja) | データ変換装置およびデータ圧縮装置およびデータ伸長装置 | |
| JPH03145887A (ja) | 予測符号化装置 | |
| JP2002118846A (ja) | 画像符号化装置 | |
| JPH0883263A (ja) | ディジタル信号処理装置 | |
| JP3083119B2 (ja) | 適応デルタ変調方式を利用した符号化／復号化回路 | |
| JP2900895B2 (ja) | デコード方法 | |
| JP3427651B2 (ja) | 算術符号化装置およびそのフラッシュ処理方法 | |
| JP3135156B2 (ja) | Ｑｅテーブルデータ作成方法、Ｑｅテーブルデータ作成装置及びＱｅテーブルデータ読出装置 | |
| JP2005176169A (ja) | 映像符号化方法および装置 | |
| JP2002063022A (ja) | データ変換装置、データ記憶装置とその方法 | |
| JPS6125247A (ja) | デイジタル演算回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130827 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130910 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5366363 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |