JP5362519B2 - 回路板の製造方法 - Google Patents
回路板の製造方法 Download PDFInfo
- Publication number
- JP5362519B2 JP5362519B2 JP2009247483A JP2009247483A JP5362519B2 JP 5362519 B2 JP5362519 B2 JP 5362519B2 JP 2009247483 A JP2009247483 A JP 2009247483A JP 2009247483 A JP2009247483 A JP 2009247483A JP 5362519 B2 JP5362519 B2 JP 5362519B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit
- board
- layer
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 239000010410 layer Substances 0.000 claims abstract description 141
- 239000002184 metal Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000011888 foil Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000012792 core layer Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 14
- 238000007747 plating Methods 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000013011 mating Effects 0.000 abstract 2
- 239000004020 conductor Substances 0.000 description 11
- 239000000463 material Substances 0.000 description 7
- 239000008187 granular material Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000007772 electroless plating Methods 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、回路板の製造方法に関し、且つ高/低配線密度を統合した回路板を製造方法に関する。
消費性電子製品の市場は、ニーズが大きく、消費者は、機能が強力であることを要求するだけでなく、更に、軽く、薄く、短く、小さいことを要求しているので、市場の電子製品の回路は、益々細密になり、電子部材を取り付けるプリント回路板も多層に発展し、二層、四層から六層、八層へ、更には、十層以上へと変化し、電子部材をプリント回路板上により密集して設置できるようにし、プリント回路板の面積を縮小し、電子製品の体積をより小さくしている。
しかしながら、プリント回路板の層数が益々多くなるに伴い、製造のステップも極めて複雑になり、製造時間も長くなっている。高配線密度の回路を製造する為、プリント回路板の層数は、しばしば四層を超過するが、四層のプリント回路板を製造する時、フィルム、銅箔を内層回路と１つにプレス接合するのに必要な時間だけで、約数時間を要し、更に後続の処理ステップを加えた場合、約５時間を要する。製造するプリント回路板が四層以上の多層板、例えば、六層、八層、十層のプリント回路板である場合、プレス接合に必要な時間がより長くなるので、製造コストが過度に高くなる。
相対して述べれば、低配線密度のプリント回路板は、層数が少ないことにより、製造のステップが比較的少なく、比較的短い時間内に完成できるので、生産量が高く、コストが低くなり、従って、業界は、比較的少ないステップで高配線密度のプリント回路板を製造することを希望している。注意すべきことは、局部的に高配線密度な回路板において、高配線密度の領域は、回路板全体の一部分を占めるだけであり、その残りの領域は、通常配置（低配線密度）の回路であるが、製造工程において新しいものを創造することの妨げになり、従来の製造方法は、依然として長い時間を必要とするので、製造コストが減少せず、経済効果に適合しない。
本発明は、局部的に高配線密度な回路板を製造することに用い、ステップを簡易化し、製造コストを減少させることができる回路板の製造方法を提供する。
本発明が提示する回路板の製造方法は、以下のステップを含む。先ず、親基板（circuit mother board）を切断し、親基板を複数の子基板（circuit daughter board）に分離する。続いて、子基板を内層回路板の開口中に配置し、内層回路板が第１回路層と、第２回路層と、第１回路層及び第２回路層の間に位置するコア層と、を有し、そのうち、子基板の配線密度が内層回路板の配線密度より大きい。その後、絶縁フィルム及び金属箔片を子基板及び内層回路板の相対する両側にそれぞれ配置し、熱プレス接合ステップを行い、相対する両側の金属箔片、絶縁フィルムを子基板及び内層回路板と一体に結合する。
本発明の一実施例では、上記熱プレス接合ステップを完成後、相対する両側の金属箔片、絶縁フィルム及び内層回路板を貫通する通孔を形成することを更に含む。
本発明の一実施例では、上記熱プレス接合ステップを完成後、それぞれ内層回路板上の第１回路層及び第２回路層を露出させる複数のブラインドビアを形成することを更に含む。本発明の一実施例では、上記のブラインドビアが子基板の少なくとも一側に位置する接続パッドを更に露出する。
本発明の一実施例では、上記通孔及びブラインドビアを完成後、相対する両側の金属箔片、子基板及び内層回路板中の少なくとも２つを電気接続する通孔鍍金工程を行うことを更に含む。
本発明の一実施例では、上記熱プレス接合ステップを完成後、相対する両側の金属箔片をパターン化し、２つのパターン化回路層を形成することを更に含む。
本発明の一実施例では、上記熱プレス接合を行う前、型抜きフィルムを子基板の少なくとも一側上に形成し、同様に子基板の少なくとも一側に位置する絶縁フィルムを隔離することを更に含む。
本発明の一実施例では、上記型抜きフィルムを形成後、少なくとも１つの所定開口領域をレーザで切断し、少なくとも１つの所定開口領域をカバーする絶縁フィルムの一部分及び金属箔片の一部分を除去する。その後、型抜きフィルムを除去し、子基板を少なくとも１つの開口領域中に露出させる。
本発明の一実施例では、上記子基板が四層以上の回路層を有する。
本発明の一実施例では、上記子基板の層数が内層回路板の層数より大きい。
本発明の一実施例では、上記子基板がコア層中に埋め込まれ、且つ相対する両側の絶縁フィルムが子基板の周囲をカバーする。
本発明の一実施例では、上記の子基板の厚さが内層回路板の厚さより小さいか等しい。
上記に基づき、本発明の回路板は、予め完成された高配線密度の子基板を通常配置（低配線密度）の内層回路板中に統合し、２つの絶縁フィルム及び２つのパターン化回路層と一体に結合し、ステップを簡易化し、製造コストを減少させる。従って、回路板は、ただ一度のプレス接合に要する時間のみ必要とし、長い時間を浪費する必要がなく、従来の多層回路板の製造コストを大幅に減少する。
本発明の上記及び他の目的、特徴、および利点をより分かり易くするため、図面と併せた幾つかの実施形態を以下に説明する。
図１Ａ〜図１Ｅは、それぞれ本発明の一実施例の回路板の製造方法を示すフロー図である。図１Ａにおいて、高配線密度を有する回路板１００は、親基板１０を切断することにより得られるものである。親基板１０を複数の子基板１００に分離した後、これら子基板１００は、何れも高配線密度の回路を有し、四層以上の回路層１０２を含み、例えば、六層、八層又は十層である。本実施例では、先ず、多層の回路層１０２及び絶縁層１０４を順にコア基板１０６上に積層し、更に、ブラインドビアＶ及び鍍金した通孔Ｐで回路層１０２の回路を電気接続し、複数の同一配置の子基板１００を親基板１０上に製造する。子基板１００の相対する両側に複数の接続パッドＢを有し、子基板１００上に密集して配列し、子基板１００を高水準処理する電子部材（図示せず）、例えば、ＣＰＵ又はビデオチップ等に電気接続できるようにする。
続いて、図１Ｂ及び図１Ｃのステップにおいて、高配線密度を完成した子基板１００を内層回路板２００の開口Ｃ中に配置する。内層回路板２００の開口Ｃが、例えば、レーザで所定の形状及び大きさに切断され、寸法が比較的小さい子基板１００を収容することに用いられる。本実施例中、内層回路板２００は、第１回路層２０２と、第２回路層２０４と、第１回路層２０２及び第２回路層２０４間に位置するコア層２０６と、を有するが、図１Ｂから分かるように、子基板１００の配線密度が内層回路板２００の配線密度より大きく、且つ子基板１００の層数（四層以上）も内層回路板２００の層数（二層以上）より高い。
子基板１００の厚さは、概ね、内層回路板２００の厚さより小さい又は等しいものであることができ、設計の必要に応じて決定される。子基板１００がコア層２０６に埋め込まれる時、絶縁フィルム２１２及び金属箔片２１４を回路板１００及び内層回路板２００の両側にそれぞれ配置し、熱プレス接合ステップを行い、上下両側の２つの金属箔片２１４を２つの絶縁フィルム２１２により子基板１００及び内層回路板２００上に固着させ、一体に結合する。
子基板１００の厚さは、概ね、内層回路板２００の厚さより小さい又は等しいものであることができ、設計の必要に応じて決定される。子基板１００がコア層２０６に埋め込まれる時、絶縁フィルム２１２及び金属箔片２１４を回路板１００及び内層回路板２００の両側にそれぞれ配置し、熱プレス接合ステップを行い、上下両側の２つの金属箔片２１４を２つの絶縁フィルム２１２により子基板１００及び内層回路板２００上に固着させ、一体に結合する。
続いて、図１Ｄ及び図１Ｅのステップにおいて、熱プレス接合ステップを完成後、通孔製造工程及び通孔鍍金工程を更に行うことができ、導電材料を通孔Ｐ１及び複数のブラインドビアＶ１中にそれぞれ形成する。通孔Ｐ１は、相対する両側の２つの金属箔片２１４と、２つの絶縁フィルム２１２と、内層回路板２００と、を貫通することができる。複数のブラインドビアＶ１は、内層回路板２００上の第１回路層２０２及び第２回路層２０４をそれぞれ露出させ、子基板１００の相対する両側に位置する接続パッドＢを露出させる。また、通孔鍍金工程は、例えば、導電材料を通孔Ｐ１中に電気鍍金し、相対する両側の２つの金属箔片２１４を内層回路板２００に電気接続し、導電材料をブラインドビアＶ１中に電気鍍金し、相対する両側の２つの金属箔片２１４を子基板１００及び内層回路板２００に電気接続する。
詳細に言えば、通孔Ｐ，Ｐ１を形成する方式は、以下の二種がある。（１）実体導電柱を形成する。（２）中空導電中を形成し、該中空導電柱の空室中に更に充填材料を充填することができ、そのうち、充填材料は、以下のように分けることができる。（ａ）導体材料、例えば、金属ペースト又は導電高分子等を含む。（ｂ）絶縁材料、例えば、樹脂材料、セラミック材料又はセラミック材料顆粒分布を有する樹脂材料等を含む。（ｃ）導熱材料、例えば、金属顆粒、金属化合物顆粒又はセラミック材料顆粒分布を有する樹脂材料等を含む。
前記導電柱体を形成する方式は、通常、化学気相成長法で通孔表面に無電解鍍金導体層を形成し、且つ/又は該導体層上に電気鍍金法を行い、電解鍍金導体層を形成するものを含む。
前記ブラインドビアＶ，Ｖ１を形成する方式は、通常、以下を含む：（１）化学気相成長法でブラインドビア表面に無電解鍍金導体層を形成し、且つ/又は該導体層上に電気鍍金法を行い、電解鍍金導体層を形成し、中空導電柱を有するブラインドビアを形成する。（２）化学気相成長法でブラインドビア表面に無電解鍍金導体層を形成し、引き続き沈積し、実体導電柱を有するブラインドビアを形成する。
子基板１００のブラインドビアＶ及び/又は内層回路板２００の通孔を形成し、本技術分野において、通常、中空導電柱を形成し、中空導電柱中に樹脂材料、金属顆粒又はセラミック顆粒分布を有する樹脂材料、又は金属ペースト、例えば、銅ペース又は銀ペースト等を充填する。もちろん、状況に応じて中空状を保留し、直接熱プレス接合を行い、フィルムを半固化した接着体を熱プレス過程で該ブラインドビア又は通孔中に充填するよう流動させることもできる。
その後、相対する両側の２つの金属箔片２１４をパターン化し、２つのパターン化回路層２１４ａを形成する。このように、本発明の回路板２２０は、概ね、製造を完成し、子基板１００と、内層回路板２００と、２つの絶縁フィルム２１２と、２つのパターン化回路層２１４ａと、を含む。子基板１００が内層回路板２００中に埋め込まれ、且つ子基板１００の配線密度が内層回路板２００の配線密度より大きく、回路板２２０の高配線密度の領域とされる。また、２つの絶縁フィルム２１２は、子基板１００の周囲をカバーし、２つのパターン化回路層２１４ａと、第１回路層２０２及び第２回路層２０４との間を隔離する。また、子基板１００及び内層回路板２００は、外層のパターン化回路層２１４ａにより電子部材（図示せず）と電気接続し、信号を伝達することができる。
図２Ａ〜図２Ｆは、それぞれ本発明の他の実施例の回路板の製造方法を示すフロー図である。図２Ａにおいて、高配線密度を有する回路板１００は、親基板１０を切断したものである。親基板１０を複数の子基板１００に分離した後、これら子基板１００は、何れも高配線密度の回路を有し、四層以上の回路層１０２を含み、例えば、六層、八層又は十層である。関連する説明は、上記実施例を参考とし、ここでは再度記載しない。
続いて、図２Ｂ及び図２Ｃのステップでは、高配線密度を完成する子基板１００を内層回路板２００の開口Ｃ中に配置する。子基板１００の配線密度が内層回路板２００の配線密度より大きく、且つ子基板１００の層数（四層以上）も内層回路板２００の層数（二層以上）より高い。上記実施例と異なるのは、熱プレス接合を行う前、型抜きフィルム２１０を子基板１００の一側上に予め形成し、同様に子基板１００の一側に位置する絶縁フィルム２１２を隔離することができることである。型抜きフィルム２１０は、後続の通孔製造工程、通孔鍍金工程及びパターン化回路製造工程を完成した後、子基板１００上から引き離し、除去することができ、図２Ｆに示すように、子基板１００を開口領域中に露出する。図２Ｄ及び図２Ｅの通孔製造工程、通孔鍍金工程及びパターン化回路製造工程については、上記実施例を参考とし、ここでは再度記載しない。
図２Ｅ及び図２Ｆにおいて、回路板構造２２０ａが所定開口領域Ａを有し、型抜き膜２１０がある位置に対応し、所定開口領域Ａ上に外層回路２１４ｂの一部分を保留することができるが、外層回路２１４ｂのこの部分を保留しないこともできる。本発明は、レーザにより所定開口領域Ａを切断し、所定開口領域をカバーする絶縁フィルム２１２の一部分及び金属箔片２１４の一部分を除去し、型抜きフィルム２１０を露出することができる。その後、型抜きフィルム２１０を除去し、子基板１００を開口領域Ｃ１中に露出する。
他の実施例では、図示していないが、想定から分かるように、回路板が、例えば、２つの所定開口領域を有し、それぞれ２つの型抜きフィルムがある位置に対応し、そのうち、２つの型抜きフィルムが子基板の相対する両側に位置する。同様に、上記の説明のように、相対する両側の絶縁フィルムの一部分及び金属箔片の一部分を除去し、２つの型抜きフィルムを露出することができる。その後、型抜きフィルムを除去し、子基板の相対する両側を２つの開口領域中に露出する。
このように、本発明の回路板構造２２０ａは、概ね、製造を完成し、子基板１００と、内層回路板２００と、２つの絶縁フィルム２１２と、２つのパターン化回路層２１４ａと、を含む。子基板１００は、内層回路板２００中に埋め込まれ、且つ子基板１００の配線密度が内層回路板２００の配線密度より大きく、回路板２２０の高配線密度の領域とされる。また、２つの絶縁フィルム２１２が子基板１００の周囲をカバーし、２つのパターン化回路層２１４ａと、第１回路層２０２及び第２回路層２０４との間を隔離する。また、子基板１００の少なくとも一側が開口領域Ｃ１中に対応して露出される。開口領域Ｃ１は、１つ又は複数の電子部材（図示せず）を収容でき、導電ボール又は導電ブロック（図示せず）によって、子基板１００の接続パッドＢと電気接続し、信号を伝達することができる。
上記のように、本発明の回路板は、予め完成した高配線密度の子基板を通常配置（低配線密度）の内層回路板中に統合し、２つの絶縁フィルム及び２つのパターン化回路層と一体に結合し、ステップを簡易化し、製造コストを減少させる。従って、回路板は、一度のプレス接合に必要な時間のみを要し、長い時間を浪費する必要がなく、従来の多層回路板の製造コストを大幅に減少し、経済効果に適合し、産業上に利用させることができる発明である。
以上のごとく、この発明を実施形態により開示したが、もとより、この発明を限定するためのものではなく、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲および、それと均等な領域を基準として定めなければならない。
１０ 親基板
１００ 子基板
１０２ 回路層
１０４ 絶縁層
１０６ コア層
２００ 内層回路板
２０２ 第１回路層
２０４ 第２回路層
２０６ コア層
２１０ 型抜きフィルム
２１２ 絶縁フィルム
２１４ 金属箔片
２１４ａ パターン化回路層
２１４ｂ 外層回路
２２０ 回路板
２２０ａ 回路板構造
Ａ 所定開口領域
Ｂ 接続パッド
Ｃ 開口
Ｃ１ 開口領域
Ｐ 通孔
Ｐ１ 通孔
Ｖ ブランドビア
Ｖ１ ブラインドビア
１００ 子基板
１０２ 回路層
１０４ 絶縁層
１０６ コア層
２００ 内層回路板
２０２ 第１回路層
２０４ 第２回路層
２０６ コア層
２１０ 型抜きフィルム
２１２ 絶縁フィルム
２１４ 金属箔片
２１４ａ パターン化回路層
２１４ｂ 外層回路
２２０ 回路板
２２０ａ 回路板構造
Ａ 所定開口領域
Ｂ 接続パッド
Ｃ 開口
Ｃ１ 開口領域
Ｐ 通孔
Ｐ１ 通孔
Ｖ ブランドビア
Ｖ１ ブラインドビア
Claims (7)
- 第１回路層と、第２回路層と、前記第１回路層及び前記第２回路層の間に位置するコア層と、前記第１回路層、第２回路層及びコア層を貫通する開口とを有する内層回路板を構成することと、
親基板を切断し、前記親基板を、前記開口中に配置可能であり、配線密度が前記内層回路板の配線密度より大きく接続パッドを有する複数の子基板に分離することと、
前記子基板を前記内層回路板の開口中に配置し、前記子基板の両面の回路層を前記内層回路板の開口内に露出させることと、
前記子基板の少なくとも一側上に型抜きフィルムを形成し、該型抜きフィルムは該子基板の一側の回路層上を覆い、同時に該側の該内層回路板の回路層を覆うことと、
絶縁フィルム及び金属箔片を、前記子基板を含む前記内層回路板の両面に配置し、前記絶縁フィルム及び該型抜きフィルムを前記内層回路板の前記第１回路層、第２回路層及び前記子基板の両面の回路層にそれぞれ接触させる方式で熱プレス接合ステップを行なうことによって前記金属箔片を、前記絶縁フィルム、該型抜きフィルムを介して前記子基板及び前記内層回路板と一体に結合し、この際、前記子基板の少なくとも一側では前記絶縁フィルムを前記型抜きフィルムで隔置することと、
前記絶縁フィルム及び金属箔片を形成後、前記子基板の少なくとも一側で前記型抜きフィルムを含む大きさの少なくとも１つの所定開口領域をレーザで切断し、前記少なくとも一つの所定開口領域をカバーする前記絶縁フィルムの一部分及び前記金属箔片の一部分を除去し、前記型抜きフィルムを露出させることと、
前記型抜きフィルムを除去し、少なくとも一つの所定開口領域中に、高配線密度の前記子基板の一側と、低配線密度の前記第１回路層又は前記第２回路層のうちの一つを露出させることと、
を含む回路板の製造方法。 - 前記熱プレス接合ステップを完成後、相対する両側の前記金属箔片、前記絶縁フィルム及び前記内層回路板を貫通する通孔を形成することを更に含む請求項１記載の回路板の製造方法。
- 前記熱プレス接合ステップを完成後、それぞれ前記内層回路板上の前記第１回路層及び前記第２回路層を露出させる複数のブラインドビアを形成することを更に含む請求項１又は２記載の回路板の製造方法。
- 前記ブラインドビアが子基板の少なくとも一側に位置する接続パッドを更に露出する請求項３記載の回路板の製造方法。
- 相対する両側の前記金属箔片、前記子基板及び前記内層回路板中の少なくとも２つを電気接続する通孔鍍金工程を行うことを更に含む請求項２乃至４の何れか１項に記載の回路板の製造方法。
- 前記熱プレス接合ステップを完成後、相対する両側の前記金属箔片をパターン化し、２つのパターン化回路層を形成することを更に含む請求項１乃至５の何れか１項に記載の回路板の製造方法。
- 前記子基板が四層以上の回路層を有し、且つ前記子基板の層数が前記内層回路板の層数より大きい請求項１記載の回路板の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW98131248A TWI399147B (zh) | 2009-09-16 | 2009-09-16 | 線路板的製作方法 |
| TW098131248 | 2009-09-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011066372A JP2011066372A (ja) | 2011-03-31 |
| JP5362519B2 true JP5362519B2 (ja) | 2013-12-11 |
Family
ID=43952262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009247483A Active JP5362519B2 (ja) | 2009-09-16 | 2009-10-28 | 回路板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5362519B2 (ja) |
| TW (1) | TWI399147B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI511626B (zh) * | 2011-10-06 | 2015-12-01 | Htc Corp | 複合式電路板及其製造方法 |
| CN103857187B (zh) * | 2012-12-07 | 2017-03-08 | 深南电路有限公司 | 一种电路板及电路板的余胶处理方法 |
| KR101472639B1 (ko) | 2012-12-31 | 2014-12-15 | 삼성전기주식회사 | 전자부품 내장기판 및 그 제조방법 |
| JP6068167B2 (ja) * | 2013-01-31 | 2017-01-25 | 京セラ株式会社 | 配線基板およびその製造方法 |
| JP6236841B2 (ja) * | 2013-04-12 | 2017-11-29 | 日本電気株式会社 | 多層配線基板及びその製造方法 |
| US9161452B2 (en) * | 2013-06-17 | 2015-10-13 | Microcosm Technology Co., Ltd. | Component-embedded printed circuit board and method of forming the same |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61153344U (ja) * | 1985-03-15 | 1986-09-22 | ||
| JP2665094B2 (ja) * | 1991-11-25 | 1997-10-22 | 埼玉日本電気株式会社 | 多層基板 |
| JPH1022645A (ja) * | 1996-07-08 | 1998-01-23 | Nippon Avionics Co Ltd | キャビティ付きプリント配線板の製造方法 |
| JPH11317582A (ja) * | 1998-02-16 | 1999-11-16 | Matsushita Electric Ind Co Ltd | 多層配線基板およびその製造方法 |
| JP3904541B2 (ja) * | 2003-09-26 | 2007-04-11 | 沖電気工業株式会社 | 半導体装置内蔵基板の製造方法 |
| JP2005223153A (ja) * | 2004-02-05 | 2005-08-18 | Toyo Commun Equip Co Ltd | 積層基板、及びその製造方法 |
| JP4880277B2 (ja) * | 2005-10-06 | 2012-02-22 | 日本特殊陶業株式会社 | 配線基板の製造方法 |
| JP2009081342A (ja) * | 2007-09-27 | 2009-04-16 | Sharp Corp | 多層プリント配線板とその製造方法 |
-
2009
- 2009-09-16 TW TW98131248A patent/TWI399147B/zh not_active IP Right Cessation
- 2009-10-28 JP JP2009247483A patent/JP5362519B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2011066372A (ja) | 2011-03-31 |
| TW201112903A (en) | 2011-04-01 |
| TWI399147B (zh) | 2013-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101175378B (zh) | 制造电路板的方法 | |
| CN103458628B (zh) | 多层电路板及其制作方法 | |
| JP2011066373A (ja) | 回路板構造 | |
| JP5362519B2 (ja) | 回路板の製造方法 | |
| TW201414379A (zh) | 電路板及其製作方法 | |
| TW201501599A (zh) | 多層電路板及其製作方法 | |
| CN102045964B (zh) | 线路板的制作方法 | |
| US20170273195A1 (en) | Recessed cavity in printed circuit board protected by lpi | |
| US10292279B2 (en) | Disconnect cavity by plating resist process and structure | |
| TWI442861B (zh) | 多層電路板及其製作方法 | |
| JP2008016817A (ja) | 埋立パターン基板及びその製造方法 | |
| TWI544850B (zh) | 內埋散熱塊的線路結構的製作方法 | |
| KR101089986B1 (ko) | 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법 | |
| US10772220B2 (en) | Dummy core restrict resin process and structure | |
| CN102045936B (zh) | 线路板结构 | |
| JP5110346B2 (ja) | 基板及び基板の製造方法 | |
| TWI462660B (zh) | 電路板及其製作方法 | |
| CN102026489B (zh) | 电路板的制作方法 | |
| KR20050065289A (ko) | 동축 배선 구조를 갖는 반도체 다층 배선 기판과 그 제조방법 | |
| US8288663B2 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
| CN110366310B (zh) | 软硬复合板及其制法 | |
| US20100193232A1 (en) | Printed circuit board and method of manufacturing the same | |
| TW201422070A (zh) | 承載電路板、承載電路板的製作方法及封裝結構 | |
| KR101640751B1 (ko) | 인쇄회로기판 및 제조방법 | |
| CN103987207B (zh) | 软硬复合线路板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120411 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120709 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120712 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130606 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130819 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130904 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5362519 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |