JP5360383B2 - Plcのプログラミング装置におけるオペランドの入力支援方法 - Google Patents

Plcのプログラミング装置におけるオペランドの入力支援方法 Download PDF

Info

Publication number
JP5360383B2
JP5360383B2 JP2009062112A JP2009062112A JP5360383B2 JP 5360383 B2 JP5360383 B2 JP 5360383B2 JP 2009062112 A JP2009062112 A JP 2009062112A JP 2009062112 A JP2009062112 A JP 2009062112A JP 5360383 B2 JP5360383 B2 JP 5360383B2
Authority
JP
Japan
Prior art keywords
address
operand
candidate
instruction word
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009062112A
Other languages
English (en)
Other versions
JP2010218068A (ja
Inventor
裕 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2009062112A priority Critical patent/JP5360383B2/ja
Publication of JP2010218068A publication Critical patent/JP2010218068A/ja
Application granted granted Critical
Publication of JP5360383B2 publication Critical patent/JP5360383B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Programmable Controllers (AREA)

Description

本発明は、PLCのプログラム開発支援装置への適用等に好適なオペランドの入力支援方法に係り、特に、ラダープログラムの作成や編集において、命令語のオペランドを入力する際に使用される入力支援方法に関する。
一般に、プログラマブル・コントローラ(以下、「PLC」と称する)のユーザプログラム(ラダープログラム)の作成や編集のためには、プログラム開発支援装置等と称されるツールが使用される。
このプログラム開発支援装置は、命令語やオペランドの入力が可能な入力手段(キーボードやマウス等)と、文字や画像を表示可能なディスプレイと、演算の際に使用されるワーク領域が定義された記憶部と、各種のプログラムを実行するための演算部(CPU)とを少なくとも有するコンピュータ(例えば、パソコン等)に、専用のソフトウェアをインストールすることで構成されている。
PLCのユーザプログラムとなるラダープログラムは、一般に、命令語(例えば、LD命令、AND命令、OR命令、OUT命令、MOV命令等々)とそのオペランド(ビット指定のアドレス0.00,0.01,0.02・・・、チャネル指定のアドレスD0,D1,D2・・・)とを対として並べることで構成される。ここで、例えば、ビット指定のアドレス0.00とは、オペランドとなるビットデータがメモリの0チャネルの00ビットに格納されていることを意味し、チャネル指定のアドレスD0とはオペランドとなる2バイトデータがメモリの0チャネルに格納されていることを意味するものである。
特開2002−229613号公報
従来、命令語に対応する各オペランドに相当するアドレスは、その都度、互いに重複しないように配慮しながら、オペレータにより決定されるのが通例である。そのため、オペレータは、命令語の入力の毎に、過去に使用したアドレスと重複がないようにして、アドレス数値を割り当てねばならないと言う煩わしさがあった。
ところで、この種のラダープログラムを新規にプログラミングする場合等には、命令語(例えば、LD命令、AND命令、OR命令)が出現する毎に、オペランドに対応するビットアドレスを1つずつ機械的にインクリメントすると言ったオペランドの決め方が往々にして採用される。また、ユーザプログラムのイニシャライズ処理部分等においては、MOV命令を用いて、一連のチャネル(D0,D1,D2・・・)に初期値「0」を転送記憶すると言った処理(下記参照)がしばしば組み込まれる。

LD 0.00
MOV #0 D0
MOV #0 D1
MOV #0 D2
MPV #0 D3



したがって、命令語が出現するたびに、そのオペランドとなるアドレス数値が自動的にインクリメントする機能が存在すれば、要求される処理によっては、プログラミングの効率が向上するものと考えられる。
本発明は、上述の技術的背景に鑑みてなされたものであり、その目的とするところは、命令語(例えば、LD命令、AND命令、OR命令)が出現する毎に、オペランドに対応するビットアドレスを1つずつ機械的にインクリメントすると言ったオペランドの決め方が採用される場合や、ユーザプログラムのイニシャライズ処理部分等においては、MOV命令を用いて、一連のチャネル(D0,D1,D2・・・)に初期値「0」を転送記憶すると言った処理を実現する場合等において、オペレータのアドレス決定の負担を可及的に軽減して、プログラミングの効率を向上させることができるようにしたPLCのプログラミング装置におけるオペランドの入力支援方法、装置、及びそのような装置の実現に好適なコンピュータプログラムを提供することにある。
本発明のさらに他の目的並びに作用効果については、明細書の以下の記述を参照する殊により、当業者であれば容易に理解される筈である。
上記の発明が解決しようとする課題は、以下の構成を有するPLCのプログラミング装置におけるオペランドの入力支援方法により解決することができる。
この方法は、所定のディスプレイと、アドレスの次候補を記憶するための記憶手段とを使用して、PLCのユーザプログラム上で使用される命令語のオペランドとなるべきアドレスのオペレータによる入力を支援する方法である。
そして、この方法は、前記記憶手段に、アドレス次候補のアドレス初期値を記憶させる第1のステップと、前記命令語が入力される毎に、前記記憶手段から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示する第2のステップと、前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されているアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれた第3のステップとを有することを特徴とする。
このような構成によれば、命令語が入力される毎に、アドレス次候補が次々と仮決定されて、それがディスプレイ上に表示されるから、オペレータはその表示を介してアドレス次候補の適否を目視確認しつつ、それに対する確定操作を必要に応じて行うだけで、所定アドレス離れた一連のアドレスをオペランドとして採用して、プログラミングを効率よく行うことができる。
したがって、命令語(例えば、LD命令、AND命令、OR命令)が出現する毎に、オペランドに対応するビットアドレスを1つずつ機械的にインクリメントすると言ったオペランドの決め方が採用される場合や、ユーザプログラムのイニシャライズ処理部分等においては、MOV命令を用いて、一連のチャネル(D0,D1,D2・・・)に初期値「0」を転送記憶すると言った処理を実現する場合等において、オペレータのアドレス決定の負担を可及的に軽減して、プログラミングの効率を向上させることができる。
上述の方法の好ましい実施形態としては、前記第3のステップは、前記待機する間に行われたオペレータ操作が確定操作でなくて、アドレス入力操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値及び前記ディスプレイ上の仮決定アドレス表示をクリアする代わりに、前記アドレス入力操作で入力されるアドレスを取り込んで前記ディスプレイ上に表示すると共に、こうして入力されたアドレスを、オペレータによる所定の確定操作を待って当該命令語のオペランドとして確定し、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されているアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれているものであってもよい。
このような構成によれば、仮決定されて表示されたアドレスとは別のアドレスを入力したい場合には、単に所望のアドレスを入力するだけで、仮決定されたアドレス及びその表示は自動的にクリアされると共に、確定操作を行うことで所望のアドレスをオペランドとして確定させることができるから、このような自動インクリメント機能を備えつつも、これに拘束されることなく、通常通りの人為的なアドレス決定操作をも支障なく行うことができる。
上述の方法の好ましい実施形態としては、PLCのユーザプログラム上で使用される命令語が、オペランドとしてビットデータを扱う入力系の命令語と、オペランドとしてビットデータを扱う出力系の命令語と、オペランドとしてチャネルデータを扱う入力系の命令語と、オペランドとしてチャネルデータを扱う出力系の命令語との4つの命令語種別に分類され、かつ前記記憶手段には、各命令語種別毎にアドレスの次候補が記憶可能に構成されていて、前記第1のステップは、前記各命令語種別毎に、アドレス次候補のアドレス初期値を前記記憶手段に記憶させるように仕組まれており、前記第2のステップは、前記命令語が入力される毎に、当該入力された命令語の命令語種別に応じて、前記記憶手段から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示するように仕組まれており、前記第3のステップは、前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されている当該入力された命令語の命令語種別に応じたアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれていてもよい。
このような構成によれば、4種の命令語種別のそれぞれ毎に、上述のアドレス自動インクリメント機能を実現することできる。
上述の発明が解決しようとする課題は、以下の構成を有するPLCのプログラミング装置におけるオペランドの入力支援装置により解決することもできる。
この装置は、所定のディスプレイと、アドレスの次候補を記憶するための記憶手段とを使用して、PLCのユーザプログラム上で使用される命令語のオペランドとなるべきアドレスのオペレータによる入力を支援する装置である。
そして、この装置は、前記記憶手段に、アドレス次候補のアドレス初期値を記憶させる第1の手段と、前記命令語が入力される毎に、前記記憶手段から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示する第2の手段と、前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されているアドレス次候補の内容を更新したのち、前記第2の手段の実行へと戻るように仕組まれた第3の手段とを有することを特徴とする。
決定の負担を可及的に軽減して、プログラミングの効率を向上させることができる。
上述の装置の好ましい実施形態としては、前記第3の手段は、前記待機する間に行われたオペレータ操作が確定操作でなくて、アドレス入力操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値及び前記ディスプレイ上の仮決定アドレス表示をクリアする代わりに、前記アドレス入力操作で入力されるアドレスを取り込んで前記ディスプレイ上に表示すると共に、こうして入力されたアドレスを、オペレータによる所定の確定操作を待って当該命令語のオペランドとして確定し、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されているアドレス次候補の内容を更新したのち、前記第2の手段の実行へと戻るように仕組まれているものであってもよい。
上述の装置の好ましい実施形態としては、PLCのユーザプログラム上で使用される命令語が、オペランドとしてビットデータを扱う入力系の命令語と、オペランドとしてビットデータを扱う出力系の命令語と、オペランドとしてチャネルデータを扱う入力系の命令語と、オペランドとしてチャネルデータを扱う出力系の命令語との4つの命令語種別に分類され、かつ前記記憶手段には、各命令語種別毎にアドレスの次候補が記憶可能に構成されていて、前記第1の手段は、前記各命令語種別毎に、アドレス次候補のアドレス初期値を前記記憶手段に記憶させるように仕組まれており、前記第2の手段は、前記命令語が入力される毎に、当該入力された命令語の命令語種別に応じて、前記記憶手段から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示するように仕組まれており、前記第3の手段は、前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されている当該入力された命令語の命令語種別に応じたアドレス次候補の内容を更新したのち、前記第2の手段の実行へと戻るように仕組まれていてもよい。
このような各装置によっても、上述の各方法と同様な作用効果を得ることができる。
上述の発明が解決しようとする課題は、以下の構成を有するコンピュータプログラムによっても解決することができる。
このコンピュータプログラムは、命令語やオペランドの入力が可能な入力手段と、文字や画像を表示可能なディスプレイと、演算の際に使用されるワーク領域とアドレスの次候補を記憶するための次候補記憶領域とが定義された記憶部と、各種のプログラムを実行するための演算部とを少なくとも有するコンピュータを、PLCのユーザプログラム上で使用される命令語のオペランドとなるべきアドレスのオペレータによる入力を支援するオペランドの入力支援装置として機能させるためのコンピュータプログラムである。
そして、このコンピュータプログラムは、前記次候補記憶領域に、アドレス次候補のアドレス初期値を記憶させる第1のステップと、前記命令語が入力される毎に、前記次候補記憶領域から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示する第2のステップと、前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記次候補記憶領域に記憶されているアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれた第3のステップとを有することを特徴とする。
上述のコンピュータプログラムの好ましい実施形態としては、前記第3のステップは、前記待機する間に行われたオペレータ操作が確定操作でなくて、アドレス入力操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値及び前記ディスプレイ上の仮決定アドレス表示をクリアする代わりに、前記アドレス入力操作で入力されるアドレスを取り込んで前記ディスプレイ上に表示すると共に、こうして入力されたアドレスを、オペレータによる所定の確定操作を待って当該命令語のオペランドとして確定し、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記次候補記憶領域に記憶されているアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれているものであってもよい。
上述のコンピュータプログラムの好ましい実施形態としては、PLCのユーザプログラム上で使用される命令語が、オペランドとしてビットデータを扱う入力系の命令語と、オペランドとしてビットデータを扱う出力系の命令語と、オペランドとしてチャネルデータを扱う入力系の命令語と、オペランドとしてチャネルデータを扱う出力系の命令語との4つの命令語種別に分類され、かつ前記次候補記憶領域には、各命令語種別毎にアドレスの次候補が記憶可能に構成され、前記第1のステップは、前記各命令語種別毎に、アドレス次候補のアドレス初期値を前記次候補記憶領域に記憶させるように仕組まれており、前記第2のステップは、前記命令語が入力される毎に、当該入力された命令語の命令語種別に応じて、前記次候補記憶領域から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示するように仕組まれており、前記第3のステップは、前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記次候補記憶領域に記憶されている当該入力された命令語の命令語種別に応じたアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれている、ものであってもよい。
このようなコンピュータプログラムのそれぞれによっても、上述の各方法と同様な作用効果を得ることができる。
本発明によれば、命令語が入力される毎に、アドレス次候補が次々と仮決定されて、それがディスプレイ上に表示されるから、オペレータはその表示を介してアドレス次候補の適否を目視確認しつつ、それに対する確定操作を必要に応じて行うだけで、所定アドレス離れた一連のアドレスをオペランドとして採用して、プログラミングを効率よく行うことができる。
したがって、命令語(例えば、LD命令、AND命令、OR命令)が出現する毎に、オペランドに対応するビットアドレスを1つずつ機械的にインクリメントすると言ったオペランドの決め方が採用される場合や、ユーザプログラムのイニシャライズ処理部分等においては、MOV命令を用いて、一連のチャネル(D0,D1,D2・・・)に初期値「0」を転送記憶すると言った処理を実現する場合等において、オペレータのアドレス決定の負担を可及的に軽減して、プログラミングの効率を向上させることができる。
本発明に係る装置のハードウェア構成図である。 本発明に係る装置のソフトウェア構成図である。 次候補記憶領域の内容を示す説明図である。
以下に、本発明に係るPLCのプログラミング装置におけるオペランドの入力支援方法、装置、及びコンピュータプログラムの好適な実施の一形態を添付図面を参照しながら詳細に説明する。
本発明に係る方法、装置、及びプログラムは、例えばパソコン(PC)に専用ソフトをインストールしてなるプログラム開発支援装置に組み込むことができる。このようなプログラム開発支援装置として機能するパソコン(PC)の一般的なハードウェア構成図が図1に示されている。
同図に示されるように、このパソコン(PC)10は、命令語やオペランドの入力が可能な入力手段として機能するキーボード11と、マウス等のポインティングデバイス12と、文字や画像を表示可能なディスプレイ13と、オペランドの次候補を記憶させるための次候補記憶領域14aと演算の際に使用されるワーク領域14bとが定義された記憶部14と、各種のプログラムを実行するための演算部(CPU)15と、図示しないが、ハードディスクドライブやCDドライブ等の外部記憶装置を有する。
なお、16は、図示しないPLC等との通信(ラダープログラムのダウンロード、アップロード、モニタ等)を行うための通信インタフェースである。
本発明に係る装置のソフトウェア構成図が図2に示されている。同図に示されるフローチャートは、本発明に係る装置をコンピュータで実現するためのコンピュータプログラムを概略的に示すものである。同時に、このコンピュータプログラムは、図1に示されるパソコン(PC)10を、プログラム開発支援装置として機能させるためのコンピュータプログラム全体の一部を構成するものでもある。
一般に、この種のプログラミング装置を用いて、PLCのラダープログラムを作成するためには、オペレータは、キーボード11やポインティングデバイス12を操作しては、その結果をディスプレイ13上で確認しつつ、命令語(例えば、LD、AND、OR、OUT、その他MOVやCNT等の特殊命令)とそのオペランドとなるアドレスとを交互に入力する操作を繰り返す。そしてこの発明にあっては、オペランドとなるアドレスの入力操作が簡素化されるように工夫が加えられている。
すなわち、この発明にあっては、命令語が入力される毎に、アドレス次候補が次々と仮決定されて、それがディスプレイ上に表示されるから、オペレータはその表示を介してアドレス次候補の適否を目視確認しつつ、それに対する確定操作を必要に応じて行うだけで、所定アドレス離れた一連のアドレスをオペランドとして採用して、プログラミングを効率よく行うことができる。
従って、命令語(例えば、LD命令、AND命令、OR命令)が出現する毎に、オペランドに対応するビットアドレスを1つずつ機械的にインクリメントするといったオペランドの決め方が採用される場合や、ユーザプログラムのイニシャライズ処理部分等においては、MOV命令を用いて、一連のチャネル(D0,D1,D2・・・)に初期値「0」を転送記憶するといった処理を実現する場合などにおいて、オペレータのアドレス決定の負担を可及的に軽減して、プログラミングの効率を向上させることができる。
このような本発明の利点は、図1に示されるハードウェアを前提として、図2に示されるソフトウェアを実行することによって実現される。
図2において処理が開始されると、まず最初のステップ101では、オペランドとなるべきアドレスの次候補初期値を次候補記憶領域14aにセットする処理が実行される。
ここで、次候補記憶領域14aには、オペランドとしてビットデータを扱う入力系の命令語と、オペランドとしてビットデータを扱う出力系の命令語と、オペランドとしてチャネルデータを扱う入力系の命令語と、オペランドとしてチャネルデータを扱う出力系の命令語との4つの命令語種別毎に、アドレスの次候補が記憶可能に構成されている。
次候補記憶領域の内容を示す説明図が図3に示されている。同図において、「ビット入力」とあるのが、オペランドとしてビットデータを扱う入力系の命令語に対応するアドレス次候補の記憶領域、「ビット出力」とあるのが、オペランドとしてビットデータを扱う出力系の命令語に対応するアドレス次候補の記憶領域、「チャネル入力」とあるのが、オペランドとしてチャネルデータを扱う入力系の命令語に対応するアドレス次候補の記憶領域、「チャネル出力」とあるのが、オペランドとしてチャネルデータを扱う出力系の命令語に対応するアドレス次候補の記憶領域である。
この例では、初期状態にあっては、「ビット入力」には0.00が、「ビット出力」には100.00が、「チャネル入力」には0が、「チャネル出力」には100がそれぞれ記憶されている。なお、0.00とは0チャネルの00ビット、100.00とは100チャネルの00ビットをそれぞれ示し、0とは0チャネル、100とは100チャネルをそれぞれ示す。
図2に戻って、続くステップ102では、オペレータは命令語に対応するニモニック(例えば、LD、AND、OR、OUT、MOV、CNT等々)をキーボード11から入力する。PLCにおける命令語とニモニックとの関係については既に各種の文献で公知であるから詳細には説明しない。
続くステップ103では、入力された命令語に応じたオペランド種別(入出力ビット、入出力チャネル)の次候補を次候補記憶領域14aから取得する。これにより、ユーザの入力した命令語に対応するアドレス次候補が自動的に仮決定される。こうして仮決定されたアドレス次候補は、ユーザの入力した命令語に対応するニモニックと共に、ディスプレイ13上に表示される。この表示によって、ユーザは、入力した命令語及びそれに対応して仮決定されたアドレス次候補を目視確認することができる。
ここで、オペレータは、自動的に仮決定されたアドレス次候補をそのまま採用するか、それとも新たに別のアドレスを自発的に採用するかの判断を行う。この判断は、そのとき作成されているプログラムの内容に基づいて行う。
すなわち、先に説明したように、命令語(例えば、LD命令、AND命令、OR命令)が出現する毎に、オペランドに対応するビットアドレスを1つずつ機械的にインクリメントするようなオペランドの決め方を採用する場合や、ユーザプログラムのイニシャライズ処理部分などにおいて、MOV命令を用いて、一連のチャネル(D0,D1,D2・・・)に初期値「0」を転送記憶するといった処理の場合には、このようにして自動的に仮決定されたアドレス次候補を採用するのが都合がよい。
一方、そうではなくて、各命令語に対応して、それぞれ不規則なかつ固有なアドレスを割り当てようとする場合には、上述の仮決定されるアドレス次候補を採用することは不都合である。
そこで、ステップ104において、オペレータは、上記仮決定された次候補を採用する場合にはエンターキーを操作する一方、新たに別のアドレスを採用する場合には、そのアドレスに対応する数値列をキー入力する。
ステップ104において、仮決定されたアドレス次候補を採用すべくエンターキーが操作されると、ステップ105においては、エンターキーのキー操作ありとの判定が行われ(ステップ105YES)、続くステップ108においては、入力されたオペランド(アドレス)に1を加算したアドレスを次候補記憶領域14aの該当種別エリアに登録する処理が実行される。これにより、次候補記憶領域14a内の該当種別エリアに記憶されたアドレス次候補は1つインクリメントされることとなる。例えば、図3(a)に示されるように、初期状態におけるビット入力が、符号141に示されるように0.00であったとすれば、図3(b)に示されるように、更新状態においては、ビット入力の値は、符号142に示されるように0.01となる。
続くステップ109では、エンターキー105の操作に対応して、仮決定されたアドレス次候補を確定した後、その命令に関する入力作業を完了し、以後ステップ102へと戻って、以上の処理(ステップ102〜109)が繰り返される。
その結果、次候補記憶領域14aに記憶された該当種別のアドレス次候補は、エンターキーを用いて確定する毎に、+1ずつインクリメントされるから、一連のアドレスに対応するデータに対して、所望の命令を実行することができる。なお、インクリメントする値は、+2、+3と言ったように+1に限る必要はないし、−1、−2と言ったようにマイナスとすれば、一連のアドレス領域を逆方向へと走査しつつオペランドを決定することもできる。
これに対して、ステップ103で仮決定されたアドレス次候補を採用することなく、独自に別のアドレスを採用すべく、何らかの数値キーが入力された場合には(ステップ104)、入力されたものがエンターキーではないと判定されて(ステップ105NO)、その入力された文字(数字)が命令語の入力ののち最初の文字(1文字目)であるかどうかの判定が行われる(ステップ106)。
ここで、1文字目であると判定されると(ステップ106YES)、ステップ103において仮決定されたアドレス次候補は自動的にクリアされ、これによりディスプレイ13上にそれまで表示されていたアドレスもクリアされ、その代わりに、新たに入力された文字(数字)がディスプレイ13上に表示される。
その後、アドレスに相当する一連の文字(数字)が入力されると、それら入力された文字(数字)はエンターキーではないと判定されるから(ステップ105NO)、しかも1文字目以降については(ステップ106NO)、クリア処理(ステップ107)を行うことなく、ディスプレイ13の画面上に次々と表示される。
そうこうするうちに、アドレスに相当する一連の文字(数字)の入力が完了したならば、オペレータは確定のためにエンターキーを操作する(ステップ104)。すると、ステップ105においてエンターキー入力ありとの判定が行われ(ステップ105YES)、こうして独自に入力されたオペランド(アドレス)に対し1を加算したアドレスが、次候補記憶領域14a内の該当種別エリアに登録される(ステップ108)。
このように、独自にアドレスを決定した場合には、その決定されたアドレスを基準として、以後これを1つずつインクリメントして、次候補記憶領域14aに記憶するようにしている。そのため、仮決定されたアドレス次候補を嫌って、独自にアドレスを決定した場合にも、以後、その新たに決定されたアドレスを基準として、1つインクリメントしながら新たなアドレス次候補が決定されるから、これを利用すれば、互いに離隔する一連の複数のアドレス領域に対して、任意の命令語処理を行う場合に極めて好適なものとなる。
この場合においても、仮決定されたアドレス次候補を採用せずに、さらに独自のアドレスを決定する場合には、それまで順次インクリメントしてきたアドレスは、新たに決定されたアドレスに更新されるから、特別なモード切替操作などを行うことなく、連続する一連のアドレス領域に対する処理と、離散的なアドレスに対する処理とを適宜選択してオペランドの決定を行うことができる。
このように図2に示される処理を実行することによって、オペレータは、一連の命令語を順次に入力する度に、1つずつインクリメントしたアドレスを取得することができる一方、仮決定されたアドレスを嫌って独自なアドレスを採用する場合にも、特別なモード切替操作等を要することなく、その所望のアドレスを入力するだけで、独自のアドレスを自由に採用することができるから、この種の自動インクリメント機能という新たな機能を採用しつつも、従前のアドレス選択手法をいつでも利用することができ、この種のPLCのプログラミングにおけるオペランド入力操作の使い勝手を格段に向上させることができる。
なお、以上の実施形態にあっては、本発明をユーザプログラム、中でも、ラダープログラム言語に適用したが、本発明の適用はラダープログラム言語のみに限定されるものではなく、その他、国際基準規格IEC61131−3で規定される5つのプログラム言語の中で、ラダープログラム以外のプログラム言語にも同様に適用できることは言うまでもない。
本発明は、PLCプログラム開発支援装置において、命令語(例えば、LD命令、AND命令、OR命令)が出現する毎に、オペランドに対応するビットアドレスを1つずつ機械的にインクリメントすると言ったオペランドの決め方が採用される場合や、ユーザプログラムのイニシャライズ処理部分等においては、MOV命令を用いて、一連のチャネル(D0,D1,D2・・・)に初期値「0」を転送記憶すると言った処理を実現する場合等において、オペレータのアドレス決定の負担を可及的に軽減して、プログラミングの効率を向上させることができる。
10 パーソナルコンピュータ
11 キーボード
12 ポインティングデバイス
13 ディスプレイ
14 記憶部
15 CPU
16 通信インタフェース
141 ビット入力のアドレス初期値
142 ビット入力のアドレス更新値

Claims (6)

  1. 所定のディスプレイと、アドレスの次候補を記憶するための記憶手段とを使用して、PLCのユーザプログラム上で使用される命令語のオペランドとなるべきアドレスのオペレータによる入力を支援する方法であって、
    前記記憶手段に、アドレス次候補のアドレス初期値を記憶させる第1のステップと、
    前記命令語が入力される毎に、前記記憶手段から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示する第2のステップと、
    前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されているアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれた第3のステップとを有し、
    PLCのユーザプログラム上で使用される命令語が、オペランドとしてビットデータを扱う入力系の命令語と、オペランドとしてビットデータを扱う出力系の命令語と、オペランドとしてチャネルデータを扱う入力系の命令語と、オペランドとしてチャネルデータを扱う出力系の命令語との4つの命令語種別に分類され、かつ前記記憶手段には、各命令語種別毎にアドレスの次候補が記憶可能に構成され、
    前記第1のステップは、前記各命令語種別毎に、アドレス次候補のアドレス初期値を前記記憶手段に記憶させるように仕組まれており、
    前記第2のステップは、前記命令語が入力される毎に、当該入力された命令語の命令語種別に応じて、前記記憶手段から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示するように仕組まれており、
    前記第3のステップは、前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されている当該入力された命令語の命令語種別に応じたアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれている、ことを特徴とするオペランドの入力支援方法。
  2. 前記第3のステップは、前記待機する間に行われたオペレータ操作が確定操作でなくて、アドレス入力操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値及び前記ディスプレイ上の仮決定アドレス表示をクリアする代わりに、前記アドレス入力操作で入力されるアドレスを取り込んで前記ディスプレイ上に表示すると共に、こうして入力されたアドレスを、オペレータによる所定の確定操作を待って当該命令語のオペランドとして確定し、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されているアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれている、ことを特徴とする請求項1に記載のオペランドの入力支援方法。
  3. 所定のディスプレイと、アドレスの次候補を記憶するための記憶手段とを使用して、PLCのユーザプログラム上で使用される命令語のオペランドとなるべきアドレスのオペレータによる入力を支援する装置であって、
    前記記憶手段に、アドレス次候補のアドレス初期値を記憶させる第1の手段と、
    前記命令語が入力される毎に、前記記憶手段から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示する第2の手段と、
    前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されているアドレス次候補の内容を更新したのち、前記第2の手段の実行へと戻るように仕組まれた第3の手段とを有し、
    PLCのユーザプログラム上で使用される命令語が、オペランドとしてビットデータを扱う入力系の命令語と、オペランドとしてビットデータを扱う出力系の命令語と、オペランドとしてチャネルデータを扱う入力系の命令語と、オペランドとしてチャネルデータを扱う出力系の命令語との4つの命令語種別に分類され、かつ前記記憶手段には、各命令語種別毎にアドレスの次候補が記憶可能に構成され、
    前記第1の手段は、前記各命令語種別毎に、アドレス次候補のアドレス初期値を前記記憶手段に記憶させるように仕組まれており、
    前記第2の手段は、前記命令語が入力される毎に、当該入力された命令語の命令語種別に応じて、前記記憶手段から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示するように仕組まれており、
    前記第3の手段は、前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されている当該入力された命令語の命令語種別に応じたアドレス次候補の内容を更新したのち、前記第2の手段の実行へと戻るように仕組まれている、ことを特徴とするオペランドの入力支援装置。
  4. 前記第3の手段は、前記待機する間に行われたオペレータ操作が確定操作でなくて、アドレス入力操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値及び前記ディスプレイ上の仮決定アドレス表示をクリアする代わりに、前記アドレス入力操作で入力されるアドレスを取り込んで前記ディスプレイ上に表示すると共に、こうして入力されたアドレスを、オペレータによる所定の確定操作を待って当該命令語のオペランドとして確定し、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記記憶手段に記憶されているアドレス次候補の内容を更新したのち、前記第2の手段の実行へと戻るように仕組まれている、ことを特徴とする請求項に記載のオペランドの入力支援装置。
  5. 命令語やオペランドの入力が可能な入力手段と、文字や画像を表示可能なディスプレイと、演算の際に使用されるワーク領域とアドレスの次候補を記憶するための次候補記憶領域とが定義された記憶部と、各種のプログラムを実行するための演算部とを少なくとも有するコンピュータを、PLCのラダープログラム上で使用される命令語のオペランドとなるべきアドレスのオペレータによる入力を支援するオペランドの入力支援装置として機能させるためのコンピュータプログラムであって、
    前記次候補記憶領域に、アドレス次候補のアドレス初期値を記憶させる第1のステップと、
    前記命令語が入力される毎に、前記次候補記憶領域から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示する第2のステップと、
    前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記次候補記憶領域に記憶されているアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれた第3のステップとを有し、
    PLCのユーザプログラム上で使用される命令語が、オペランドとしてビットデータを扱う入力系の命令語と、オペランドとしてビットデータを扱う出力系の命令語と、オペランドとしてチャネルデータを扱う入力系の命令語と、オペランドとしてチャネルデータを扱う出力系の命令語との4つの命令語種別に分類され、かつ前記次候補記憶領域には、各命令語種別毎にアドレスの次候補が記憶可能に構成され、
    前記第1のステップは、前記各命令語種別毎に、アドレス次候補のアドレス初期値を前記次候補記憶領域に記憶させるように仕組まれており、
    前記第2のステップは、前記命令語が入力される毎に、当該入力された命令語の命令語種別に応じて、前記次候補記憶領域から前記アドレス次候補のアドレス現在値を読み出してオペランドとして仮決定すると共に、この仮決定されたアドレス次候補のアドレス現在値を、前記ディスプレイの所定位置に表示するように仕組まれており、
    前記第3のステップは、前記アドレス次候補のアドレス現在値がオペランドとして仮決定されている状態において、オペレータの操作を待機し、前記待機する間に行われたオペレータ操作が所定の確定操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値を当該命令語のオペランドとして確定すると共に、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記次候補記憶領域に記憶されている当該入力された命令語の命令語種別に応じたアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれている、ことを特徴とするコンピュータプログラム。
  6. 前記第3のステップは、前記待機する間に行われたオペレータ操作が確定操作でなくて、アドレス入力操作であったときには、前記仮決定されているアドレス次候補のアドレス現在値及び前記ディスプレイ上の仮決定アドレス表示をクリアする代わりに、前記アドレス入力操作で入力されるアドレスを取り込んで前記ディスプレイ上に表示すると共に、こうして入力されたアドレスを、オペレータによる所定の確定操作を待って当該命令語のオペランドとして確定し、前記オペランドとして確定したアドレスに所定数を加算して得られたアドレスにより、前記次候補記憶領域に記憶されているアドレス次候補の内容を更新したのち、前記第2のステップに戻るように仕組まれている、ことを特徴とする請求項に記載のコンピュータプログラム。
JP2009062112A 2009-03-13 2009-03-13 Plcのプログラミング装置におけるオペランドの入力支援方法 Expired - Fee Related JP5360383B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009062112A JP5360383B2 (ja) 2009-03-13 2009-03-13 Plcのプログラミング装置におけるオペランドの入力支援方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009062112A JP5360383B2 (ja) 2009-03-13 2009-03-13 Plcのプログラミング装置におけるオペランドの入力支援方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013073520A Division JP5610169B2 (ja) 2013-03-29 2013-03-29 Plcのプログラミング装置におけるオペランドの入力支援方法

Publications (2)

Publication Number Publication Date
JP2010218068A JP2010218068A (ja) 2010-09-30
JP5360383B2 true JP5360383B2 (ja) 2013-12-04

Family

ID=42976882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009062112A Expired - Fee Related JP5360383B2 (ja) 2009-03-13 2009-03-13 Plcのプログラミング装置におけるオペランドの入力支援方法

Country Status (1)

Country Link
JP (1) JP5360383B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02284204A (ja) * 1989-04-26 1990-11-21 Toshiba Corp プログラミング装置

Also Published As

Publication number Publication date
JP2010218068A (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
JPWO2008102426A1 (ja) プログラマブルコントローラの周辺装置、置換方法およびプログラム
JP5810563B2 (ja) 制御プログラム開発支援装置、制御プログラム開発支援用プログラム及び記録媒体
JP4877068B2 (ja) ソフトウェア開発支援プログラム、ソフトウェア開発支援方法
JP2007249613A (ja) 熱分析測定システムおよび測定データファイル名の自動設定方法
KR101632864B1 (ko) 프로그래머블 컨트롤러 시스템, 프로그래머블 컨트롤러, 프로그램 표시장치, 프로그램의 표시 방법
JP2008276526A (ja) 産業用機器のプログラム開発支援装置
JP5360383B2 (ja) Plcのプログラミング装置におけるオペランドの入力支援方法
JP5610169B2 (ja) Plcのプログラミング装置におけるオペランドの入力支援方法
KR102357029B1 (ko) 컴퓨터 수치제어 공작기계의 대화형 프로그램에서 복합 공정 등록 장치 및 방법
JP5086296B2 (ja) プログラマブルコントローラ制御プログラム作成方法、および、プログラマブルコントローラ制御プログラム作成システム
JP5041990B2 (ja) ソフトウェア部品抽出支援装置
JP4322780B2 (ja) 画面作成装置、画面作成プログラムおよび記録媒体
JP4479558B2 (ja) プログラマブルコントローラ及びそのプログラミングツール
JP7105683B2 (ja) 電子計算機、方法及びプログラム
JP2009163524A (ja) 演算処理装置
JP2021077161A (ja) 数値制御装置
JP2007011728A (ja) 汎用計算機の操作手順作成装置及び方法、並びにプログラム
JP3765299B2 (ja) 情報処理装置
JP2009157534A (ja) プログラム作成支援システム、そのプログラマブルコントローラ支援装置、プログラマブル表示器支援装置
JP4553797B2 (ja) 入力補助装置、入力補助方法、入力補助プログラムおよびコンピュータに読み取り可能な記録媒体
JP4690824B2 (ja) 階層構造表示装置、階層構造表示方法、プログラムおよび記録媒体
JP2024003204A (ja) 運転支援装置、運転支援方法及びコンピュータプログラム
JP2007252162A (ja) 電動機駆動装置
JP2021174033A (ja) ラダープログラムの初期化パラメータ設定支援ツール
JP2022125274A (ja) 電子計算機、方法及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130820

R150 Certificate of patent or registration of utility model

Ref document number: 5360383

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees